IT201600086488A1 - Dispositivo a semiconduttore e corrispondente procedimento - Google Patents

Dispositivo a semiconduttore e corrispondente procedimento

Info

Publication number
IT201600086488A1
IT201600086488A1 IT102016000086488A IT201600086488A IT201600086488A1 IT 201600086488 A1 IT201600086488 A1 IT 201600086488A1 IT 102016000086488 A IT102016000086488 A IT 102016000086488A IT 201600086488 A IT201600086488 A IT 201600086488A IT 201600086488 A1 IT201600086488 A1 IT 201600086488A1
Authority
IT
Italy
Prior art keywords
semiconductor
pad
die
semiconductor die
ground
Prior art date
Application number
IT102016000086488A
Other languages
English (en)
Inventor
Fulvio Vittorio Fontana
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102016000086488A priority Critical patent/IT201600086488A1/it
Priority to US15/471,472 priority patent/US9972562B2/en
Priority to CN201720324701.XU priority patent/CN207398135U/zh
Priority to CN201710199048.3A priority patent/CN107768339B/zh
Publication of IT201600086488A1 publication Critical patent/IT201600086488A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

“Dispositivo a semiconduttore e corrispondente procedimento”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione riguarda i dispositivi a semiconduttore.
Una o più forme di attuazione possono essere applicate a dispositivi a semiconduttore comprendenti moduli di package con “lead frame”.
Dispositivi a semiconduttore quali i circuiti integrati di tipo Quad Flat No-leads (QFN), Quad Flat Package (QFP) e Thin Small Outline Package (TSOP) possono essere esemplificativi di tali dispositivi a semiconduttore.
Sfondo tecnologico
Vari dispositivi a semiconduttore possono comprendere un package (ad es. in compound di plastica/resina) su un lead frame, con le piazzole (“pad”) di massa del die connesse attraverso più fili di collegamento (“bonding wires”) ad un anello di massa.
Questo può comprendere ad es. una struttura metallica integrata nella lead frame o connessa ad un contatto (lead) della lead frame.
E’ stato notato che, eliminando questo anello di massa, le dimensioni della lead frame (e del contenitore nel suo complesso) possono essere ridotte, evitando il rischio di delaminazione tra il compound del contenitore (ad es. resina) e tale anello di massa: questo può comprendere una metallizzazione finale (NiAu o Ag spotlike) che, pur compatibile con il collegamento mediante fili (“wire bonding”), può presentare una ridotta compatibilità con un compound plastico di stampaggio.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è affrontare i problemi discussi in precedenza ad es. riducendo il rapporto tra le dimensioni del package e le dimensioni del die, possibilmente migliorando allo stesso tempo l’affidabilità dei collegamenti di massa.
Secondo una o più forme di attuazione, questo scopo può essere raggiunto tramite un dispositivo a semiconduttore avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche riferirsi a un procedimento corrispondente.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito in riferimento alle forme di attuazione.
Una o più forme di attuazione possono comprendere fornire (ad es. tramite formazione o fissaggio) una piazzola di massa conduttiva sul die a semiconduttore, per esempio vicino al suo centro; la(e) connessione(i) di massa dal die a semiconduttore possono essere fornite (ad es. collegate) a tale piazzola di massa, con la piazzola di massa a sua volta connessa (ad es. mediante un singolo filo) alla massa di una struttura conduttrice.
In una o più forme di attuazione, i fili di massa dal die di semiconduttore possono essere collegati alla piazzola di massa in corrispondenza della superficie superiore o frontale del die di semiconduttore, invece che nella zona del pad; si quindi fare a meno di un anello di massa, con la conseguente possibilità di diminuire le dimensioni del package.
In una o più forme di attuazione la piazzola di massa può comprendere un materiale conduttivo come il rame, l’alluminio, l’argento o, eventualmente, carbonio, con i pad di massa del die a semiconduttore connessi mediante fili a tale piazzola di massa, quest’ultima essendo elettricamente connessa ad es. con un singolo filo ad un contatto di massa nella struttura conduttrice.
In una o più forme di attuazione, la forma della piazzola di massa può essere configurata in modo tale da ridurre la lunghezza dei fili di massa, incrementando allo stesso tempo la superficie della piazzola per migliorare la dissipazione termica.
Una o più forme di attuazione possono essere applicate a vari tipi di dispositivi a semiconduttore comprendenti package con “lead frame” come ad es. QFN, QFP, TSOP.
Una o più forme di attuazione rendono possibile l’assemblaggio di die più grandi in contenitori più piccoli grazie alla riduzione le dimensioni del die pad. Per esempio un die a semiconduttore 4.0x3.6 attualmente assemblato in un QFN 9x9 può essere assemblato in un QFN 7x7, con la possibile riduzione dei costi del contenitore pari a circa il 30%.
In una o più forme di attuazione, ricorrere a una soluzione con piazzola di massa “superiore” (conduttiva) può migliorare l’affidabilità del contenitore. Per esempio, i fili collegati su questa piazzola di massa superiore possono avere una distanza tra la connessione di piazzola (“stitch”) e il centro del contenitore ad es. di 1,2 mm su un QFN 7x7: questo è un valore più ridotto rispetto la corrispondente distanza di collegamento con filo su un anello di massa (ad es. 2,0mm), così che stress termomeccanici applicati alla connessione di piazzola (“stitch”) possono essere più bassi, riducendo quindi il rischio di rottura del filo.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, in riferimento alle figure annesse, in cui:
- la Figura 1 è una vista in sezione di un dispositivo a semiconduttore secondo forme di attuazione,
- la Figura 2 è una vista in pianta essenzialmente corrispondente alla freccia II in Figura 1,
- la Figura 3, che comprende sei porzioni, da a) a f), è rappresentativa di possibili passi nella produzione di un dispositivo a semiconduttore secondo forme di attuazione, - la Figura 4 è una vista in sezione esemplificativa di forme di attuazione,
- la Figura 5, che comprende cinque porzioni, da a) a e), è rappresentativa di possibili passi nella produzione di un dispositivo a semiconduttore secondo forme di attuazione,
- la Figura 6, che comprende due porzioni, a) e b), è esemplificativa di possibili passi nella produzione di un dispositivo a semiconduttore secondo forme di attuazione, - la Figura 7, che comprende cinque porzioni, da a) a e), è esemplificativa di possibili passi nella produzione di un dispositivo a semiconduttore secondo forme di attuazione; e
- le Figure 8, 9 e 19 sono esemplificative di varie caratteristiche applicabili a forme di attuazione.
Si comprenderà che, per motivi di chiarezza e facilità di rappresentazione, le varie figure possono non essere riprodotte nella stessa scala. Inoltre, caratteristiche e dettagli esemplificati in connessione con una delle figure possono essere applicati anche a forme di attuazione come esemplificate in altre figure.
Descrizione dettagliata
Nella seguente descrizione, uno o più dettagli specifici sono illustrati, al fine di fornire una comprensione profonda di esempi di forme di attuazione della descrizione corrente. Le forme di attuazione possono essere ottenute attraverso uno o più dei dettagli specifici o altri procedimenti, componenti, materiali e così via. In altri casi, strutture note, materiali o operazioni non sono illustrati o descritti nel dettaglio così che alcuni aspetti di forma di attuazione non siano oscurati.
Riferimenti a “una forma di attuazione” o “di una forma di attuazione” nell’ambito della presente descrizione sono intesi indicare una particolare configurazione, struttura, caratteristica descritta in relazione alla forma di attuazione in conformità con almeno una forma di attuazione. Quindi, frasi come “in una forma di attuazione” o “in una (o più) forma(e) di attuazione” che possono essere presenti in uno o più punti nella presente descrizione non sono necessariamente riferiti a una e alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche come esemplificate in connessione con una qualsiasi delle figure possono essere combinate in qualsiasi altro modo in una o più forme di attuazione come forse esemplificato in altre figure.
I riferimenti usati in questo documento sono forniti per mera convenienza e quindi non definiscono la misura di protezione o l’ambito delle forme di attuazione.
In Figura 1, un dispositivo a semiconduttore come ad es. un circuito integrato è generalmente indicato dal riferimento numerico 10.
In una o più forme di attuazione, il dispositivo a semiconduttore 10 può essere di un tipo comprendente un modulo di package con lead frame.
Dispositivi a semiconduttore dei tipi QFN (Quad Flat No-leads), QFP (Quad Flat Package) o TSOP (Thin Small Outline Package) possono essere esemplificativi di tali dispositivi a semiconduttore.
In una o più forme di attuazione, il dispositivo a semiconduttore 10 può comprendere un die o chip a semiconduttore 12 avente una prima e una seconda superficie opposte 12a, 12b.
Il riferimento numerico 14 indica un die pad che supporta il die a semiconduttore 12 ad es. con il die pad 14 (ad es. metallico) avente la prima superficie (di fondo o posteriore) 12a del die a semiconduttore 12 attaccata su di esso 16. Questo può avvenire ad es. attraverso un film di attacco del die (“die attach film” - DAF) ad es. di un tipo elettricamente isolante.
In una o più forme di attuazione, un insieme di contatti o lead 18 può essere provvista intorno al die pad 14 così da formare una cosiddetta “lead frame”, LF.
In una o più forme di attuazione, una (prima) rete di fili di collegamento 20 comprendendo ad es. fili di rame può fornire la connessione elettrica del die a semiconduttore 12 ai contatti 18 della lead frame. Questa può comprendere ad es. fili di collegamento 20 (wire bonding) estendentisi da pad di wire bonding in corrispondenza della seconda superficie (superiore o frontale) del die 12 ai rispettivi contatti della lead frame.
Un package del dispositivo 22 può poi essere fornito comprendente ad es. un package moulding compound - PMC, quale ad es. una resina elettricamente isolante, per incorporare gli altri componenti del dispositivo a semiconduttore 10.
La struttura generale discussa in precedenza è peraltro convenzionale nella tecnica, il che rende non necessario fornirne qui una descrizione più dettagliata.
In una o più forme di attuazione, una piazzola di massa elettricamente conduttiva (ad es. metallica) 24 può essere fornita in corrispondenza della seconda superficie (superiore o frontale) 12b del die a semiconduttore 12 così che la piazzola di massa 24 può essere situata (a sandwich, di fatto annegata) tra il die a semiconduttore 12 e il package 22.
In una o più forme di attuazione, un insieme di connessioni di massa (ad es. una rete di connessione 26 – vedi ad es. la Figura 2 o un insieme di tracce di massa – vedi ad es. la Figura 8) può essere fornito tra i terminali di massa del die a semiconduttore (posizionati ad es. sulla superficie superiore o frontale 12b dello stesso) e la piazzola di massa 24.
Come visibile nella vista in pianta della Figura 2 (dove la prima rete di fili di bonding 20 non è visibile per chiarezza di rappresentazione), la rete di connessioni di massa 26 alla piazzola di massa 24 può seguire qualsiasi schema desiderato, con la lunghezza associata ai fili/tracce ridotta alla lunghezza tra i terminali di massa del die a semiconduttore 12 disposti sulla superficie 12b e la piazzola di massa 24 estendentesi su una porzione della stessa superficie 12b.
Essendo la distanza tra i terminali di massa sulla superficie superiore 12b e il centro del die 12 (e del contenitore 22) corrispondentemente ridotta, questo comporterà minori stress termo-meccanici applicati alle connessioni di pad (stitches) con il rischio ad es. di rottura dei fili corrispondentemente ridotto.
Come rappresentato schematicamente in Figura 2, la piazzola di massa 24 può coprire una porzione della superficie superiore del die a semiconduttore 12.
In una o più forme di attuazione, la piazzola di massa 24 può comprendere materiali conduttivi come ad es. metallo (ad es. rame, alluminio, argento e così via) e eventualmente carbonio.
In una o più forme di attuazione, connessioni di massa addizionali 28 (comprendenti eventualmente un singolo filo di massa) possono essere provviste tra la piazzola di massa 24 ed il die pad 14, ad es. in corrispondenza di un’estensione laterale 14a dello stesso come mostrato in Figura 2.
Diversamente, in una o più forme di attuazione, le connessioni di massa dai terminali di massa sulla superficie superiore o frontale 12b del die a semiconduttore 12 possono essere prima “instradate” (“routed”) attraverso le prime connessioni di massa 26 verso la piazzola di massa 24 per essere poi accoppiate dalla piazzola di massa 24 alla piazzola di die 14 usando la connessione 28 (eventualmente a filo singolo).
In una o più forme di attuazione, la configurazione base esemplificata nelle Figure 1 e 2 può essere sviluppata secondo i criteri esemplificati in Figura 3, dove parti o elementi quali parti o elementi già discussi in relazione alle Figure 1 e 2 sono indicati con numeri analoghi, rendendo quindi non necessario ripeterne la corrispondente descrizione.
Brevemente, in una o più forme di attuazione, il die 12 può essere attaccato (ad es. in 16) sul die pad 14 il quale – all’inizio della sequenza rappresentata in Figura 3 – può ancora essere un pezzo unico con i contatti 18, per poi essere separato ad es. tramite retro-incisione (“back etching”) come rappresentato dalla porzione f) della Figura 3.
La porzione b) della Figura 3 è esemplificativa della previsione dei fili di collegamento 20 e delle linee di massa 26 e 28 come precedentemente discusso.
La porzione c) della Figura 3 è esemplificativa della possibilità di accoppiare con la piazzola di massa 24 di un dissipatore di calore (scambiatore di calore) 30.
In una o più forme di attuazione, il dissipatore di calore 30 può comprendere un corpo termicamente conduttivo avente opzionalmente una forma a fungo (forma a T) e quindi comprendere una porzione di gambo 30a e una porzione di testa 30b.
In una o più forme di attuazione, il dissipatore di calore 30 può essere accoppiato con la piazzola di massa 24 attraverso un film termicamente conduttivo 30c di un tipo conosciuto.
In una o più forme di attuazione, un package moulding compound (resina) 22 può poi essere stampato sull’assieme risultante dagli step c) e d) della Figura 3 per fornire una disposizione in cui la porzione di testa 30b del dissipatore di calore 30 emerge alla superficie superiore del contenitore 22 ad es. risultando a filo con questa.
Si può poi effettuare, come esemplificato nella porzione f) della Figura 3, una retro incisione (“back etching”) tale da separare il die pad 14 e i contatti 18 della lead frame.
In una o più forme di attuazione, lo stampaggio della resina del package 22 (come esemplificato ad es. nella porzione e) della Figura 3) può avvenire attraverso una tecnica di film-assisted moulding di un tipo noto.
La Figura 4 è esemplificativa della possibilità di associare ad una struttura essenzialmente come quella esemplificata nella porzione f) della Figura 3 una o più schede a circuito stampato (PCB) 32a, 32b.
In una o più forme di attuazione, queste schede possono comprendere un substrato elettricamente isolante (ad es. organico) avente linee conduttive elettricamente (cosiddette piste o tracce) che si estendono sulla superficie e/o nel corpo della scheda.
Per ragioni di semplicità, in Figura 4, solo gli elementi base del dispositivo a semiconduttore 10 ivi illustrati sono espressamente indicati da riferimenti (ossia, il die di semiconduttore 12, la piazzola di die 14, i contatti 18, la piazzola di massa 24 e il dissipatore di calore 30).
In una o più forme di attuazione la scheda 32a può fornire ad es. linee di alimentazione su PCB, eventualmente con la capacità di cooperare col dissipatore di calore 30 nel facilitare la dissipazione del calore prodotto durante il funzionamento del die a semiconduttore 12.
In una o più forme di attuazione, la scheda a circuito stampato 32b può facilitare il provvedere cammini di segnale ad es. tra vari dispositivi 10. Questi cammini possono comprendere ad es. linee di connessione elettrica tra i lead 18 di dispositivi 10 vicini.
La Figura 4 è anche esemplificativa della possibilità che i PCB 32a, 32b possano fornire, in aggiunta alla connessione elettrica, anche la connessione meccanica tra due (o più) dispositivi a semiconduttore 10. Per esempio, questo può verificarsi disponendo due (o più) dispositivi 10 a sandwich tra PCB comuni 32a, 32b, realizzando quindi la connessione meccanica tra i dispositivi 10.
Le Figure 3 e 4 sono quindi esemplificative della possibilità di sfruttare la piazzola di massa 24 (ad es. se attaccata con un DAF conduttivo termicamente in 24a) in modo tale da facilitare – ad es. in cooperazione con il dissipatore di calore 30 - la dissipazione del calore dal die a semiconduttore 12.
Le Figure 3 e 4 sono esemplificative della possibilità di sfruttare il package 22 (come possibilmente fornito attraverso la tecnologia film-assisted moulding) mediante l’esposizione della parte superiore della struttura (ad es. il dissipatore di calore 30) al fine di fornire una connessione di massa sulla parte superiore del contenitore, ad es. attraverso un PCB 32a.
In tal modo si può fornire una struttura di dissipazione del calore integrata e (come esemplificato in Figura 4) nel contempo si può fornire una PCB di segnale 32b sul quale i singoli dispositivi (per esempio moduli QFN) possono essere accoppiati, ad es. mediante saldatura.
Una PCB “di massa” 32a (eventualmente comprendente semplicemente un foglio metallico ad es. di rame) può essere provvista facilitando il funzionamento come dissipatore.
Si comprenderà che una disposizione come quella esemplificata in Figura 4 può essere applicata non solo alle connessioni di massa ma anche per connessioni multiple come ad es. sulla superficie superiore del contenitore prevedendo una o più piazzole sopra il die di semiconduttore 12.
La Figura 5 è esemplificativa di un procedimento suscettibile di essere usato in una o più forme di attuazione.
Le porzioni della Figura 5 designate a) e b) sono esemplificative della previsione di uno strato di metallo di base 240 (ad es. rame, 0,10 mm di spessore) seguita dalla laminazione su di esso con uno strato di fissaggio 240a, che può comprendere ad es. in materiale di fissaggio die (o C-DAF).
La porzione c) della Figura 5 è esemplificativa del sottoporre tale (doppio) strato laminato a suddivisione (“singulation”) per formare singole piazzole di massa 24 aventi uno strato di fissaggio 24a sul lato inferiore dello stesso.
Come esemplificato nella porzione d) della Figura 5, tali singole piazzole di massa possono essere “raccolte” (“picked”) e rimosse dal substrato 200 ad es. per mezzo di un riscaldatore (“thermode” o barra calda) T ad es. mantenuto a 100°C per essere poi (termicamente) attaccate al die a semiconduttore 12 come schematicamente mostrato nella porzione e) della Figura 5.
Si comprenderà che nella rappresentazione della Figura 5, il die pad 14 è rappresentato quando ancora è un pezzo unico con i contatti 18, per essere poi separato da essi ad es. attraverso il back-etching esemplificato nella porzione f) della Figura 3).
In una o più forme di attuazione come esemplificate in Figura 5, l’accoppiamento della piazzola di massa 24 con il die a semiconduttore 12 può quindi avvenire per mezzo di accoppiamento termico ad es. per mezzo di un thermode o una barra calda T.
La Figura 6 è esemplificativa di una o più forme di attuazione dove l’accoppiamento della piazzola di massa 24 con il die a semiconduttore può avvenire per mezzo di stampa ad es. a getto d’inchiostro (stampante a getto d’inchiostro IJP) o stampa ad aerosol.
Una o più forme di attuazioni possono quindi comprendere stampare sulla superficie superiore 12b del die a semiconduttore 12 (già attaccato al die pad 14, il quale è di nuovo supposto essere ancora un pezzo unico con la lead frame 18) un inchiostro isolante elettricamente (dielettrico) – come esemplificato in 24a nella porzione a) della Figura 6.
In una o più forme di attuazione questo può essere seguito (vedere la porzione b) della Figura 6) dalla stampa di un inchiostro conduttivo 24.
L’inchiostro dielettrico disponibile sotto il nome commerciale di Tayo UPIX può essere adatto a fornire lo strato 24a con uno spessore ad es. di 20-30 micron (1 micron = 10<-6>m).
Un inchiostro caricato con Ag (“Ag-filled”) con uno spessore di 10 – 20 micron (1 micron = 10<-6>m) può essere esemplificativo di un inchiostro adattato per fornire la piazzola di massa 24.
Il trattamento UV può facilitare la solidificazione dell’inchiostro(i) stampato(i) dopo l’erogazione.
Tale processo di erogazione a getto può avvenire (ad es. per mezzo di una testina per la stampa a getto d’inchiostro IJP di un tipo noto) sia a livello di wafer sia a livello di striscia (“strip”).
La Figura 7 è esemplificativa della previsione di una o più piazzole di massa 24 sul wafer a semiconduttore (superficie superiore 12b) da eventualmente suddividere per fornire singoli die a semiconduttore 12.
La porzione b) della Figura 7 è esemplificativa della possibilità di fornire (ad es. tramite serigrafia (“screen printing”)) strati dielettrici 24a su un wafer di semiconduttore 12 come mostrato nella porzione a) della Figura 7.
Per es., gli strati 24a possono comprendere inchiostro dielettrico serigrafato (“screen-printed”) B stage Henkel 8006 Ink avente uno spessore di circa 50 /- 10 micron (1 micron = 10<-6>m), eventualmente sottoposto a pretrattamento termico ad es. a 100 – 120°C.
La porzione c) della Figura 7 è esemplificativa della possibilità di distribuire sul wafer 12, con gli strati 24a su di esso, polvere metallica (ad es. un letto di polvere di rame) da sinterizzare, ad es. tramite sinterizzazione laser (come schematicamente indicato da LS nella porzione d) della Figura 7) nelle posizioni degli strati 24a.
Tale sinterizzazione (localizzata) LS può quindi dare come risultato la formazione di piazzole di massa 24 nelle corrispondenti posizioni del wafer 12. Queste piazzole di massa 24 possono poi essere accoppiate (eventualmente dopo la suddivisione) agli altri elementi della struttura del dispositivo come precedentemente esemplificato.
Nuovamente, si comprenderà che caratteristiche qui esemplificate in relazione a determinate figure possono essere applicate (singolarmente o in combinazione con altre caratteristiche) anche ad altre forme di attuazione esemplificate in altre figure.
A tal proposito, in una o più forme di attuazione dove il die a semiconduttore 12 è già provvisto di uno strato isolante superiore (ad es. in poliammide), si può fare a meno di uno strato dielettrico 24a (comunque fornito).
Le Figure 5 e 7 sono quindi intese essere in generale esemplificative di caratteristiche di vari procedimenti i quali possono essere applicati nella realizzazione di dispositivi a semiconduttore secondo una o più forme di attuazione.
La Figura 5 è quindi in generale esemplificativa della possibilità di fornire una piazzola di massa 24 attaccando una lastrina metallica sagomata (“shaped metal slide”) con un film di fissaggio die (“die attach film”) (DAF) con tale lastrina metallica sagomata suscettibile di essere tagliata da un foglio di metallo (vedere ad es. il passo di suddivisione della porzione c) della Figura 5) dopo la laminazione usando processi standard.
La Figura 6 in generale esemplifica la possibilità di fornire una piazzola di massa 24 usando una stampante a getto (ad es. IJP) o un apparecchiatura ad aerosol per fornire uno (primo) strato di inchiostro dielettrico 24a, eventualmente trattandolo ad es. con radiazioni UV, seguito dalla stampa di un inchiostro conduttivo 24 ad es. contenente un metallo (ad es. Cu, Al, Ag o micro-particelle di carbonio – opzionalmente con una dimensione di 1 – 2 micron (1 micron = 10<-6>m), con possibile trattamento UV finale.
La Figura 7 è in generale esemplificativa della possibilità di fornire una piazzola di massa 24 attraverso tecnologia di stampa 3D, ad es. fornendo un letto di particelle (ad es. di rame) su una superficie di wafer ricoprendo l’intero wafer 12 seguita da una sinterizzazione laser (fusione) locale in corrispondenza delle locazioni destinate alle piazzole di massa.
Come indicato, le caratteristiche e i dettagli esemplificati qui in connessione con una delle figure possono essere applicati anche a forme di attuazione come esemplificate in altre figure.
Per esempio, a titolo di confronto con ad es. la Figura 2, la Figura 8 è esemplificativa della possibilità, in una o più forme di attuazione, di fornire la(e) connessione(i) di massa 26 tra i terminali di massa del die a semiconduttore 12 (posizionati ad es. sulla superficie superiore o frontale 12b dello stesso) e la piazzola di massa 24, interamente o parzialmente, attraverso tracce conduttive elettricamente eventualmente formate assieme con la piazzola di massa 24.
In relazione ad es. alla Figura 6, le Figure 9 e 10 sono esemplificative dell’applicazione sul die 12 di ad es. un cosiddetto protective water cleaning material (“watermask”) 240 serigrafato con l’applicazione di ad es. un dielettrico B stage Henkel 8006 Ink serigrafato, soggetto a pre-trattamento termico ad es. a 100°C e della stampa a getto 242 con un inchiostro caricato con Ag con ad es. trattamento UV dopo l’erogazione (prima o dopo la rimozione della maschera protettiva).
Una o più forme di attuazione possono quindi fornire un dispositivo a semiconduttore (ad es. 10) comprendente:
- un die a semiconduttore (ad es. 12) avente una prima (ad es. 12a) e una seconda (ad es. 12b) superficie opposte, - un die pad (ad es. 14) avente la prima superficie del die a semiconduttore attaccata (ad es. 16) su di esso, - una piazzola di massa elettricamente conduttiva (ad es. 24) in corrispondenza della seconda superficie del die a semiconduttore,
- un package del dispositivo (ad es. 22) accoppiato con il die a semiconduttore con detta piazzola di massa situata tra il die a semiconduttore e il package, e
- almeno una connessione (elettrica) di massa (ad es. fili o tracce 26 in Figura 2 e 6) per il die a semiconduttore tra la seconda superficie del die a semiconduttore e detta piazzola di massa.
Una o più forme di attuazione possono comprendere almeno una ulteriore connessione di massa (ad es. a singolo filo 28) tra detta piazzola di massa in corrispondenza della seconda superficie del die a semiconduttore e detto die pad avente la prima superficie del die a semiconduttore attaccata su di esso.
Una o più forme di attuazione possono comprendere:
- un insieme di contatti (ad es. 18) perifericamente rispetto a detto die pad,
- una rete di fili di collegamento (ad es. 20) tra detto die a semiconduttore e detto insieme di contatti.
Una o più forme di attuazione possono comprendere un dissipatore di calore (ad es. 30) termicamente accoppiato (ad es. a 30c) con detta piazzola di massa e estendentesi verso la superficie esterna del package del dispositivo.
Una o più forme di attuazione possono comprendere uno strato termicamente conduttivo (ad es. 30c) tra detta piazzola di massa e detto dissipatore di calore.
In una o più forme di attuazione:
- il dispositivo (10) può comprendere lati o superfici anteriore e posteriori, con detta piazzola di massa e detto die pad posti rispettivamente di fronte a detto lato o superficie anteriore e detto lato o superficie posteriore, - almeno una scheda circuitale (ad es. 32a, 32b) può essere accoppiata con almeno uno fra detto lato o superficie anteriore e detto lato o superficie posteriore del dispositivo.
In una o più forme di attuazione il dispositivo può comprendere una prima (ad es. 32a) e una seconda (ad es.
32b) scheda circuitale accoppiate con detto lato anteriore e detto lato posteriore.
In una o più forme di attuazione, un insieme può comprendere una pluralità di dispositivi a semiconduttore in accordo con una o più forme di attuazione, con detta pluralità di dispositivi a semiconduttore posta a sandwich tra una prima e una seconda scheda circuitale comuni accoppiate con il lato anteriore e il lato posteriore dei dispositivi di detta pluralità (vedere ad es. la Figura 4).
Una o più forme di attuazione possono fornire un procedimento per realizzare un dispositivo a semiconduttore in accordo con una o più forme di attuazione, in cui il procedimento può comprendere uno tra:
- i) attaccare, opzionalmente tramite collegamento termico (es. T in Figura 5) detta piazzola di massa su detta seconda superficie del die a semiconduttore, o
- ii) stampare a inchiostro (vedere es. IJP nelle Figure 6, 9 e 10) detta piazzola di massa su detta seconda superficie del die a semiconduttore, o
- iii) fornire un letto (vedere es. 2400 in Figura 7) di materiale in polvere elettricamente conduttivo su detta seconda superficie del die a semiconduttore e sinterizzare, opzionalmente mediante sinterizzazione laser, detto materiale in polvere conduttivo.
Fatti salvi i principi di base, i dettagli e le forme di attuazione possono variare, anche significativamente, rispetto a quanto qui descritto a puro titolo di esempio senza uscire dall’ambito della protezione.
L’ambito di protezione è definito dalle rivendicazioni allegate.

Claims (9)

  1. RIVENDICAZIONI 1. Dispositivo a semiconduttore (10) comprendente: - un die a semiconduttore (12) avente una prima (12a) e una seconda (12b) superficie opposte, - un die pad (14) avente la prima superficie (12a) del die a semiconduttore attaccata (16) su di esso, - una piazzola di massa elettricamente conduttiva (24) in corrispondenza della seconda superficie (12b) del die a semiconduttore (12), - un package del dispositivo (22) accoppiato con il die a semiconduttore (12) con detta piazzola di massa (24) situata tra il die a semiconduttore (12) e il package (22), e - almeno una connessione di massa (26) per il die a semiconduttore (12) tra la seconda superficie (12b) del die a semiconduttore (12) e detta piazzola di massa (24).
  2. 2. Dispositivo a semiconduttore (10) secondo la rivendicazione 1, comprendente almeno un’ulteriore connessione di massa (28) tra detta piazzola di massa (24) in corrispondenza della seconda superficie (12b) del die a semiconduttore (12) e detto die pad (14) avente la prima superficie (12a) del die a semiconduttore (12) attaccata (16) su di esso.
  3. 3. Dispositivo a semiconduttore (10) secondo la rivendicazione 1 o la rivendicazione 2, comprendente: - un insieme di contatti (18) perifericamente a detto die pad (14), - una rete di fili di collegamento (20) tra detto die a semiconduttore (12) e detto insieme di contatti (18).
  4. 4. Dispositivo a semiconduttore (10) secondo una qualsiasi delle precedenti rivendicazioni, comprendente un dissipatore di calore (30) termicamente (30c) accoppiato con detta piazzola di massa (24) e estendentesi verso la superficie esterna del package del dispositivo (22).
  5. 5. Dispositivo a semiconduttore (10) secondo la rivendicazione 4, comprendente uno strato termicamente conduttivo (30c) tra detta piazzola di massa (24) e detto dissipatore di calore (30).
  6. 6. Dispositivo a semiconduttore (10) secondo una qualsiasi delle precedenti rivendicazioni, in cui: - il dispositivo (10) comprende lati opposti anteriore e posteriore, con detta piazzola di massa (24) e detto die pad (14) rivolti rispettivamente verso detto lato anteriore e detto lato posteriore, - almeno una scheda circuitale (32a, 32b) è accoppiata con almeno uno fra detto lato anteriore e detto lato posteriore del dispositivo.
  7. 7. Dispositivo a semiconduttore (10) secondo la rivendicazione 6, in cui il dispositivo (10) comprende una prima (32a) e una seconda (32b) scheda circuitale accoppiate con detto lato anteriore e detto lato posteriore.
  8. 8. Un insieme comprendente una pluralità di dispositivi a semiconduttore (10) secondo la rivendicazione 7, detta pluralità di dispositivi a semiconduttore (10) messi a sandwich tra una prima (32a) e una seconda (32b) scheda circuitale comuni accoppiate con il lato anteriore e il lato posteriore dei dispositivi di detta pluralità.
  9. 9. Procedimento per realizzare un dispositivo a semiconduttore secondo una qualsiasi delle rivendicazioni da 1 a 8, il metodo comprendendo uno tra: - i) attaccare, preferibilmente tramite collegamento termico (T), detta piazzola di massa (24) su detta seconda superficie (12b) del die a semiconduttore (12), o - ii) stampare a inchiostro detta piazzola di massa (24; 242) su detta seconda superficie (12b) del die a semiconduttore (12), o - iii) fornire un letto (2400) di materiale in polvere elettricamente conduttivo su detta seconda superficie (12a) del die a semiconduttore (12) e sinterizzare, preferibilmente tramite sinterizzazione laser (LS), detto materiale in polvere conduttivo (2400).
IT102016000086488A 2016-08-22 2016-08-22 Dispositivo a semiconduttore e corrispondente procedimento IT201600086488A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102016000086488A IT201600086488A1 (it) 2016-08-22 2016-08-22 Dispositivo a semiconduttore e corrispondente procedimento
US15/471,472 US9972562B2 (en) 2016-08-22 2017-03-28 Semiconductor device and corresponding method
CN201720324701.XU CN207398135U (zh) 2016-08-22 2017-03-29 半导体器件及相应布置
CN201710199048.3A CN107768339B (zh) 2016-08-22 2017-03-29 半导体器件及制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102016000086488A IT201600086488A1 (it) 2016-08-22 2016-08-22 Dispositivo a semiconduttore e corrispondente procedimento

Publications (1)

Publication Number Publication Date
IT201600086488A1 true IT201600086488A1 (it) 2018-02-22

Family

ID=57610346

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102016000086488A IT201600086488A1 (it) 2016-08-22 2016-08-22 Dispositivo a semiconduttore e corrispondente procedimento

Country Status (3)

Country Link
US (1) US9972562B2 (it)
CN (2) CN107768339B (it)
IT (1) IT201600086488A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600086488A1 (it) * 2016-08-22 2018-02-22 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
CN111129707B (zh) * 2018-10-30 2021-11-23 北京小米移动软件有限公司 移动终端、移动终端的天线组件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936303A (en) * 1996-06-28 1999-08-10 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package
US20110068448A1 (en) * 2009-09-22 2011-03-24 Zigmund Ramirez Camacho Integrated circuit packaging system with cap layer and method of manufacture thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
US7560263B2 (en) * 2007-08-17 2009-07-14 Biomarin Pharmaceutical Inc. Compositions of prokaryotic phenylalanine ammonia-lyase and methods of treating cancer using compositions thereof
US20100213588A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Wire bond chip package
CN102856280B (zh) * 2012-09-20 2015-09-09 格科微电子（上海）有限公司 焊盘和芯片
US9147600B2 (en) * 2013-01-03 2015-09-29 Infineon Technologies Ag Packages for multiple semiconductor chips
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
IT201600086488A1 (it) * 2016-08-22 2018-02-22 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936303A (en) * 1996-06-28 1999-08-10 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package
US20110068448A1 (en) * 2009-09-22 2011-03-24 Zigmund Ramirez Camacho Integrated circuit packaging system with cap layer and method of manufacture thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEN'ICHI OTSUKA ET AL: "HIGH-PERFORMANCE SMALL IC PACKAGE", HITACHI REVIEW, HITACHI LTD. TOKYO, JP, vol. 41, no. 2, 1 May 1992 (1992-05-01), pages 113 - 118, XP000322418, ISSN: 0018-277X *

Also Published As

Publication number Publication date
US9972562B2 (en) 2018-05-15
CN107768339B (zh) 2021-01-12
US20180053713A1 (en) 2018-02-22
CN207398135U (zh) 2018-05-22
CN107768339A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
TW511260B (en) Semiconductor device and its manufacture method
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN100490140C (zh) 双规引线框
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
IT201900005156A1 (it) Procedimento per fabbricare leadframe per dispositivi a semiconduttore
JP5813335B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
CN103907185B (zh) 具有多材料印刷形成的包装部件的引线载体
CN101685782A (zh) 具有对称外部介电层的无核基板封装
IT201600086488A1 (it) Dispositivo a semiconduttore e corrispondente procedimento
IT201800002903A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN106449421A (zh) 引线框、半导体装置以及引线框的制造方法
ITTO20150231A1 (it) Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
IT202000032267A1 (it) Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
ITMI20120710A1 (it) Metodo per fabbricare dispositivi elettronici
JP2010109255A (ja) 半導体装置
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
CN103779233A (zh) 承载板的制作方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2008041817A (ja) 半導体素子収納用樹脂製中空パッケージ及び半導体装置とその製造方法並びに電子機器
CN100456442C (zh) 具有支撑部的半导体封装结构及其制法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP3930601B2 (ja) Ｉｃカードおよびその製造方法
TW201229916A (en) SIM card and manufacturing method
CN208478314U (zh) 封装结构和电路结构