CN103779233A - 承载板的制作方法 - Google Patents
承载板的制作方法 Download PDFInfo
- Publication number
- CN103779233A CN103779233A CN201210393732.2A CN201210393732A CN103779233A CN 103779233 A CN103779233 A CN 103779233A CN 201210393732 A CN201210393732 A CN 201210393732A CN 103779233 A CN103779233 A CN 103779233A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- electric contact
- layer
- release film
- loading plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 116
- 239000011889 copper foil Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 111
- 238000000034 method Methods 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 14
- 238000003466 welding Methods 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000002699 waste material Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000976 ink Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- -1 this Chemical compound 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种承载板的制作方法，包括步骤：提供第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔；压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔成为一个整体；电镀形成多个第一电性接触垫和第二电性接触垫；压合第一介电层及第一导电层及压合第二介电层及第二导电层；形成与多个第一电性接触垫一一对应的多个第一导电盲孔，并形成第一导电线路层，在第二介电层及第二导电层内形成多个第二导电盲孔，并制作形成第二导电线路层；切割相互分离的第一承载基板和第二承载基板；以及去除第一铜箔和第二铜箔，得到第一承载板和第二承载板。
Description
技术领域
本发明涉及电路板制作技术领域，尤其涉及一种承载板的制作方法。
背景技术
承载板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
在采用承载板对芯片进行封装的过程中，当承载板的厚度较小时，需要采用硬性的支撑板进行支撑。现有技术中，通常同时制作正反两个基板同时进行封装，而将支撑板设置在两个基板之间。为了能够使得封装后得到的正反两面的芯片封装体相互分离，通常需要采用一种特殊的铜箔作为支撑板与承载板相连接的部分。所述特殊的铜箔为两层铜箔之间夹设一层胶层的结构，并且两层铜箔的厚度不同。这种铜箔的价格昂贵，增加了承载板的制作的成本。
发明内容
因此，有必要提供一种承载板的制作方法，以降低承载板的制作成本。
一种承载板的制作方法，包括步骤：提供第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔，所述胶片具有中心区，所述第一离型膜与第二离型膜的形状及大小与所述中心区的形状及大小相互对应；依次压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔成为一个整体，所述胶片的中心区的两侧与第一离型膜和第二离型膜相互接触，得到多层基板，所述多层基板包括产品区及环绕产品区的废料区，所述产品区在第一铜箔表面的正投影位于所述中心区在第一铜箔表面的正投影之内；在所述第一铜箔表面电镀形成多个第一电性接触垫，在所述第二铜箔表面上电镀形成多个第二电性接触垫；在所述多个第一电性接触垫及第一铜箔表面压合第一介电层及第一导电层，在多个所述第二电性接触垫及第二铜箔表面压合第二介电层及第二导电层；在第一介电层及第一导电层内形成第一导电盲孔，并将第一导电层制作形成第三电性接触垫，在第二介电层及第二导电层内形成多个第二导电盲孔，并将第二导电层制作形成多个第四电性接触垫；沿着产品区与废料区的交界线进行切割，并使得产品区中的第一铜箔与第一离型膜自然脱离，产品区中的第二铜箔与第二离型膜自然脱离，从而得到相互分离的第一承载基板和第二承载基板；以及从第一承载基板中去除第一铜箔，得到第一承载板，从第二承载基板中去除第二铜箔，得到第二承载板。
与现有技术相比本技术方案提供的承载板进行制作过程中，通过在胶片的两侧设置有横截面积小于第一铜箔和第二铜箔的离型膜，这样，在制作形成导电线路之后，可以容易地将胶片与第一承载基板和第二承载基板分离。因此，本技术方案提供的承载板的制作方法，可以避免使用价格较为昂贵的特殊铜箔结构，从而降低了承载板的制作成本。
附图说明
图1是本技术方案实施例提供的第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔的剖面示意图。
图2是本技术方案实施例提供的压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔后得到多层基板的剖面示意图。
图3是图2中的承载基板中形成第一工具孔后的剖面示意图。
图4是图3的第一溅镀铜层上形成第一光致抗蚀剂图形，在第二溅镀铜层上形成第二光致抗蚀剂图形后的剖面示意图。
图5是图4在第一光致抗蚀剂图形中形成第一电性接触垫，在第二光致抗蚀剂图形中形成第二电性接触垫后的剖面示意图。
图6是图5去除第一光致抗蚀剂图形和第二光致抗蚀剂图形后的剖面示意图。
图7是图6的第一铜箔表面压合第一介电层和第一导电层并在第二铜箔表面压合第二介电层和第二导电层后的剖面示意图。
图8及9是图7的第一介电层和第一导电层中形成第一导电盲孔，在第二介电层和第二导电层中形成第二导电盲孔的剖面示意图。
图10是图9中的第一导电层制作形成第一导电线路层，第二导电层制作形成第二导电线路层后的剖面示意图。
图11是图10的第一导电线路上形成第一防焊层，第三电性接触垫上形成第一保护层，第二导电线路上形成第二防焊层，第四电性接触垫上形成第二保护层后的剖面示意图。
图12及13是切割得到的第一承载基板和第二承载基板的剖面示意图。
图14是图13中的第一承载基板去除第一铜箔得到第一承载板，第二承载基板去除第二铜箔得到第二承载板的剖面示意图。
图15是图14的第一承载板和第二承载板形成第三保护层后的剖面示意图。
主要元件符号说明
| 第一承载板 | 10a |
| 第二承载板 | 10b |
| 第一铜箔 | 11 |
| 第二铜箔 | 12 |
| 第一离型膜 | 13 |
| 第二离型膜 | 14 |
| 胶片 | 15 |
| 第一工具孔 | 16 |
| 第二工具孔 | 17 |
| 第一电性接触垫 | 31 |
| 第二电性接触垫 | 32 |
| 第一光致抗蚀剂图形 | 41 |
| 第二光致抗蚀剂图形 | 42 |
| 第一介电层 | 51 |
| 第二介电层 | 52 |
| 第一导电盲孔 | 53 |
| 第二导电盲孔 | 54 |
| 第一导电层 | 61 |
| 第二导电层 | 62 |
| 第一导电线路层 | 63 |
| 第二导电线路层 | 64 |
| 第一防焊层 | 71 |
| 第一保护层 | 72 |
| 第二防焊层 | 81 |
| 第二保护层 | 82 |
| 第一承载基板 | 100a |
| 第二承载基板 | 100b |
| 第一表面 | 101 |
| 第二表面 | 102 |
| 产品区域 | 103 |
| 废料区域 | 104 |
| 切口 | 105 |
| 多层基板 | 110 |
| 中心区 | 151 |
| 边缘区 | 152 |
| 第一导电线路 | 631 |
| 第三电性接触垫 | 632 |
| 第二导电线路 | 641 |
| 第四电性接触垫 | 642 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的封装基板的制作方法包括如下步骤:
第一步，请参阅图1，提供第一铜箔11、第二铜箔12、第一离型膜13、第二离型膜14及胶片15。
第一铜箔11和第二铜箔12均为厚度为5微米至20微米的铜箔。优选地，第一铜箔11和第二铜箔12的厚度均为10微米至15微米。第一离型膜13和第二离型膜14可以为PE离型膜或PET离型膜等。胶片15为FR4环氧玻璃布半固化胶片。
第一铜箔11、第二铜箔12及胶片15的形状及大小均相同。第一离型膜13和第二离型膜14的形状与第一铜箔11的形状相同，第一离型膜13和第二离型膜14的尺寸小于第一铜箔11的尺寸。具体的，第一离型膜13和第二离型膜14的横截面积小于第一铜箔11的横截面积。胶片15包括中心区151及环绕中心区151的边缘区152。中心区151的形状与第一离型膜13和第二离型膜14形状相同，尺寸大小相等。
胶片15为FR4环氧玻璃布半固化胶片。
第二步，请参阅图2，依次堆叠并一次压合第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12成为一个整体，得到多层基板110。
堆叠所述第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12时，使得第一铜箔11、第一离型膜13、胶片15、第二离型膜14及第二铜箔12中心相互对齐。由于第一离型膜13和第二离型膜14的尺寸小于第一铜箔11、第二铜箔12及胶片15尺寸，第一离型膜13和第二离型膜14分别与胶片15的中心区151相对应。在进行压合时，胶片15的边缘区152的两侧分别与第一铜箔11和第二铜箔12相互结合，胶片15的中心区151的两侧分别与第一离型膜13和第二离型膜14相接触，胶片15的中心区151并不与第一铜箔11和第二铜箔12相互接触。
多层基板110具有相对的第一表面101和第二表面102，其中第一表面101为第一铜箔11的的表面，第二表面102为第二铜箔12的的表面。
多层基板110具有产品区域103及环绕产品区域103的废料区域104。产品区域103的横截面积小于第一离型膜13的横截面积。产品区域103在第一铜箔11表面的正投影位于第一离型膜13在第一铜箔11表面的正投影内。
可以理解的是，当用于同时制作多个封装基板时，产品区域103可以包括多个相互分离的产品单元，每个产品单元与对应的一个封装基板相对应。
请参阅图3，在压合形成多层基板110之后，还可以包括在多层基板110内形成多个第一工具孔16的步骤。形成的第一工具孔16的开设的位置与胶片15的边缘区152相对应。即第一工具孔16贯穿胶片15的边缘区152及边缘区152对应的第一铜箔11、第一离型膜13、第二离型膜14及第二铜箔12。第一工具孔16用于下一步骤中进行定位。
第四步，请参阅图4至图6，在第一铜箔11表面形成多个第一电性接触垫31，在第二铜箔12表面形成第二电性接触垫32。
多个第一电性接触垫31和多个第二电性接触垫32的形成可以采用如下方法：
首先，在第一铜箔11的表面形成第一光致抗蚀剂图形41，在第二铜箔12的表面形成第二光致抗蚀剂图形42。具体的，可以先通过贴合干膜或者印刷液态感光油墨形成覆盖整个第一铜箔11和第二铜箔12的光致抗蚀剂层。然后，通过曝光及显影选择性去除部分所述光致抗蚀剂层后形成第一光致抗蚀剂图形41和第二光致抗蚀剂图形42。
然后，通过电镀方式，在从第一光致抗蚀剂图形41露出的第一铜箔11表面形成第一电性接触垫31，在从第二光致抗蚀剂图形42露出的第二铜箔12表面形成第二电性接触垫32。
最后，去除第一光致抗蚀剂图形41和第二光致抗蚀剂图形42。本实施例中，可以采用剥膜液与第一光致抗蚀剂图形41和第二光致抗蚀剂图形42发生反应，从而使得第一光致抗蚀剂图形41从第一铜箔11表面脱离，第二光致抗蚀剂图形42从第二铜箔12表面脱离。
第一电性接触垫31及第二电性接触垫32均位于产品区域103内。
第五步，请参阅图7，在第一铜箔11及第一电性接触垫31的表面层压第一介电层51及第一导电层61，在第二铜箔12及第二电性接触垫32的表面层压第二介电层52及第二导电层62。
其中，第一介电层51和第一导电层61可以为一个整体结构，即由第一介电层51和第一导电层61共同构成的单面覆铜基板。第二介电层52和第二导电层62也可以为一个整体结构，即由第二介电层52和第二导电层62共同构成的单面覆铜基板。
在此步骤之后，还可以包括在压合于一起的第一介电层51、第一导电层61、多层基板110、第二介电层52及第二导电层62内形成第二工具孔17，第二工具孔17位于废料区1104内。第二工具孔17可以与第一工具孔16相互重合。第二工具孔17用于在后续外层制作过程中进行定位。
第六步，请参阅图8及图10，在第一导电层61及第一介电层51内形成多个第一导电盲孔53，在第二导电层62及第二介电层52内形成多个第二导电盲孔54，并将第一导电层61制作形成第一导电线路层63，将第二导电层62制作形成第二导电线路层64，第一电性接触垫31通过第一导电盲孔53与第一导电线路层63相互电导通，第二电性接触垫32通过第二导电盲孔54与第二导电线路层64相互电导通。
第一导电盲孔53的形成可以采用如下方法：
首先，采用激光烧蚀的方式在第一导电层61和第一介电层51内形成第一盲孔55，第一电性接触垫31从第一盲孔55的底部露出。
然后，在第一盲孔55的内壁及从第一盲孔55露出的第一电性接触垫31形成导电金属层56，从而得到第一导电盲孔53。所述导电金属层56可以采用化学镀铜及电镀铜的方式形成。可以理解的是，导电金属层56也可以形成于整个第一导电层61上，以增加第一导电层61的厚度。
第二导电盲孔54的形成方法可以与第一导电盲孔53的形成方法相同。
第一导电线路层63和第二导电线路层64可以通过影像转移工艺及蚀刻工艺形成。本实施例中，第一导电线路层63包括多条第一导电线路631及多个第三电性接触垫632。第一导电线路631电连接于第一导电盲孔53与第三电性接触垫632之间。第二导电线路层64包括第二导电线路641及第四电性接触垫642。第二导电线路641电连接于第二导电盲孔54与第四电性接触垫642之间。可以理解的是，第一导电线路631的条数及第三电性接触垫632的个数可以根据待封装的芯片进行设定，当待封装的芯片需要与多个第三电性接触垫632进行连接时，第一导电线路层63可以设定有多根第一导电线路631及多个第三电性接触垫632。同样，第四电性接触垫642及第二导电线路641的数量均可以为多个。
第七步，请参阅图11，在第一导电线路631上形成第一防焊层71，并在第三电性接触垫632上形成第一保护层72。在第二导电线路641上形成第二防焊层81，并在第四电性接触垫642上形成第二保护层82。
第一防焊层71及第二防焊层81可以通过印刷液态防焊油墨，然后烘烤固化形成。第一保护层72和第二保护层82可以通过镀镍金的方式形成。
第八步，请参阅图12及图13，沿着产品区域103与废料区域104的交界线进行切割形成环形的切口105，从而得到相互分离的第一承载基板100a和第二承载基板100b。
在产品区域103内，第一离型膜13和第二离型膜14与胶片15相互接触，第一铜箔11及第二铜箔12并不与胶片15相互结合，当沿着产品区域103与废料区域104的交界线进行切割时，第一铜箔11与第一离型膜13分离，第二离型膜14与第二铜箔12相互分离，从而得到两个相互分离的第一承载基板100a和第二承载基板100b。
第九步，请参阅图14，去除第一承载基板100a的第一铜箔11，使得第一电性接触垫31露出，得到第一承载板10a，去除第二承载基板100b的第二铜箔12，使得第二电性接触垫32露出，得到第二承载板10b。
本步骤中，采用蚀刻的方式去除第一铜箔11和第二铜箔12。在进行蚀刻时，也可以将与第一铜箔11相邻的部分第一电性接触垫31去除，并将与第二铜箔12相邻的部分第二电性接触垫32去除，以减小第一电性接触垫31和第二电性接触垫32的厚度。
可以理解的是，当产品区域103内包括多个电路板单元时，在此步骤之后，还可以包括切割的步骤，以将每个电路板单元对应形成一个承载板单元。
本技术方案提供的承载板的制作方法还可以进一步包括对得到的承载板10a和10b进行电测的步骤，以检测得到的承载板的电学性能。请参阅图15，所述的承载板的制作方法还可以进一步包括在第一电性接触垫31和第二电性接触垫32外露的表面形成第三保护层90的步骤，所述第三保护层90可以为有机保焊层（OSP）。
本技术方案提供的承载板进行制作过程中，通过在胶片15的两侧设置有横截面积小于第一铜箔11和第二铜箔12的离型膜13及14，这样，在制作形成导电线路之后，可以容易地将胶片与第一承载基板和第二承载基板分离。因此，本技术方案提供的承载板的制作方法，可以避免使用价格较为昂贵的特殊铜箔结构，从而降低了承载板的制作成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (12)
1.一种承载板的制作方法，包括步骤：
提供第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔，所述胶片具有中心区，所述第一离型膜与第二离型膜的形状及大小与所述中心区的形状及大小相互对应；
依次压合第一铜箔、第一离型膜、胶片、第二离型膜及第二铜箔成为一个整体，所述胶片的中心区的两侧与第一离型膜和第二离型膜相互接触，得到多层基板，所述多层基板包括产品区及环绕产品区的废料区，所述产品区在第一铜箔表面的正投影位于所述中心区在第一铜箔表面的正投影之内；
在所述第一铜箔表面电镀形成多个第一电性接触垫，在所述第二铜箔表面上电镀形成多个第二电性接触垫；
在所述多个第一电性接触垫及第一铜箔表面压合第一介电层及第一导电层，在多个所述第二电性接触垫及第二铜箔表面压合第二介电层及第二导电层；
在第一介电层及第一导电层内形成第一导电盲孔，并将第一导电层制作形成第三电性接触垫，在第二介电层及第二导电层内形成多个第二导电盲孔，并将第二导电层制作形成多个第四电性接触垫；
沿着产品区与废料区的交界线进行切割，并使得产品区中的第一铜箔与第一离型膜自然脱离，产品区中的第二铜箔与第二离型膜自然脱离，从而得到相互分离的第一承载基板和第二承载基板；以及
从第一承载基板中去除第一铜箔，得到第一承载板，从第二承载基板中去除第二铜箔，得到第二承载板。
2.如权利要求1所述的承载板的制作方法，其特征在于，所述多个第一导电盲孔与多个第一电性接触垫一一对应，多个第二导电盲孔与多个第二电性接触点一一对应。
3.如权利要求2所述的承载板的制作方法，其特征在于，在形成第三电性接触垫时，还形成了多条第一导电线路，所述多条第一导电线路及多个第三电性接触垫一一对应电连接，每个第一电性接触垫通过一个对应的第一导电盲孔、一条对应的第一导电线路与一个对应的第三电性接触垫相互电导通；在形成第四电性接触垫时，还形成多根第二导电线路，所述多条第二导电线路及多个第四电性接触垫一一对应电连接，每个第二电性接触垫通过对应的第二导电盲孔及第二导电线路与第四电性接触垫相互电导通。
4.如权利要求3所述的承载板的制作方法，其特征在于，在沿着产品区与废料区的交界线进行切割之前，还包括步骤：
在第一导电线路层上形成第一防焊层，以使得第一防焊层覆盖所述多条第一导电线路的表面以及从第一导电线路层暴露出的第一介电层的表面，并暴露出所述多个第三电性接触垫；以及
在第二导电线路层上形成第二防焊层，以使得第二防焊层覆盖所述多条第二导电线路的表面以及从第二导电线路层暴露出的第二介电层的表面，并暴露出所述多个第四电性接触垫。
5.如权利要求4所述的承载板的制作方法，其特征在于，在形成第一防焊层之后，还在第三电性接触垫表面形成第一保护层，在形成第二防焊层之后，还在第四电性接触垫表面形成第二保护层。
6.如权利要求1所述的承载板的制作方法，其特征在于，所述第一铜箔和第二铜箔的厚度均为10微米至15微米。
7.如权利要求1所述的承载板的制作方法，其特征在于，所述第一离型膜和第二离型膜为PE离型膜或PET离型膜。
8.如权利要求1所述的承载板的制作方法，其特征在于，所述第一铜箔通过蚀刻的方式从第一介电层表面去除，所述第二铜箔通过蚀刻的方式从第二介电层表面去除。
9.如权利要求1所述的承载板的制作方法，其特征在于，在形成多层基板之后，还包括在多层基板中形成第一工具孔，所述第一工具孔开设于多层基板的产品区外。
10.如权利要求1所述的承载板的制作方法，其特征在于，所述多层基板的产品区包括多个产品单元，所述承载板的制作方法还包括对多个第一承载板进行切割，以得到与每个产品单元对应的承载板单元。
11.如权利要求1所述的承载板的制作方法，其特征在于，还包括在暴露出的第一电性接触垫和第二电性接触垫的表面形成第三保护层。
12.如权利要求1所述的承载板的制作方法，其特征在于，在所述多个第一电性接触垫及第一铜箔表面压合第一介电层及第一导电层，在多个所述第二电性接触垫及第二铜箔表面压合第二介电层及第二导电层之后，还包括在压合于一起的第一介电层、第一导电层、多层基板、第二介电层及第二导电层内形成第二工具孔，所述第二工具孔位于所述产品区外。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210393732.2A CN103779233A (zh) | 2012-10-17 | 2012-10-17 | 承载板的制作方法 |
| TW101140432A TW201417663A (zh) | 2012-10-17 | 2012-10-31 | 承載板的製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210393732.2A CN103779233A (zh) | 2012-10-17 | 2012-10-17 | 承载板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103779233A true CN103779233A (zh) | 2014-05-07 |
Family
ID=50571348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210393732.2A Pending CN103779233A (zh) | 2012-10-17 | 2012-10-17 | 承载板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103779233A (zh) |
| TW (1) | TW201417663A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110876239A (zh) * | 2018-08-31 | 2020-03-10 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制作方法 |
| CN111315131A (zh) * | 2018-12-11 | 2020-06-19 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN113066767A (zh) * | 2021-03-05 | 2021-07-02 | 南通越亚半导体有限公司 | 临时承载板及其制作方法和封装基板的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
| TW201029130A (en) * | 2009-01-16 | 2010-08-01 | Advanced Semiconductor Eng | Method for manufacturing coreless package substrate |
| TW201114002A (en) * | 2009-10-13 | 2011-04-16 | Unimicron Technology Corp | Method of fabricating package structure |
| CN102054714A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 封装结构的制法 |
| TW201220964A (en) * | 2010-11-01 | 2012-05-16 | Unimicron Technology Corp | Carrier board |
-
2012
- 2012-10-17 CN CN201210393732.2A patent/CN103779233A/zh active Pending
- 2012-10-31 TW TW101140432A patent/TW201417663A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1980541A (zh) * | 2005-12-07 | 2007-06-13 | 新光电气工业株式会社 | 制造布线基板的方法和制造电子元件安装结构的方法 |
| TW201029130A (en) * | 2009-01-16 | 2010-08-01 | Advanced Semiconductor Eng | Method for manufacturing coreless package substrate |
| TW201114002A (en) * | 2009-10-13 | 2011-04-16 | Unimicron Technology Corp | Method of fabricating package structure |
| CN102054714A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 封装结构的制法 |
| TW201220964A (en) * | 2010-11-01 | 2012-05-16 | Unimicron Technology Corp | Carrier board |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110876239A (zh) * | 2018-08-31 | 2020-03-10 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制作方法 |
| CN110876239B (zh) * | 2018-08-31 | 2022-01-11 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制作方法 |
| CN111315131A (zh) * | 2018-12-11 | 2020-06-19 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN113066767A (zh) * | 2021-03-05 | 2021-07-02 | 南通越亚半导体有限公司 | 临时承载板及其制作方法和封装基板的制造方法 |
| CN113066767B (zh) * | 2021-03-05 | 2022-01-25 | 南通越亚半导体有限公司 | 临时承载板及其制作方法和封装基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201417663A (zh) | 2014-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103906372B (zh) | 具有内埋元件的电路板及其制作方法 | |
| US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
| CN103681559A (zh) | 芯片封装基板和结构及其制作方法 | |
| CN103681384A (zh) | 芯片封装基板和结构及其制作方法 | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
| CN102548253A (zh) | 多层电路板的制作方法 | |
| US20140036465A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| CN103458628A (zh) | 多层电路板及其制作方法 | |
| US9099450B2 (en) | Package structure and method for manufacturing same | |
| US20140144675A1 (en) | Multi-layer printed circuit board and method for manufacturing same | |
| CN104241231A (zh) | 芯片封装基板及其制作方法 | |
| CN105246249A (zh) | 电路基板及其制造方法 | |
| KR20140086824A (ko) | 배선 기판의 제조 방법 | |
| CN103517582A (zh) | 多层电路板及其制作方法 | |
| US9362248B2 (en) | Coreless package structure and method for manufacturing same | |
| KR20150092625A (ko) | 임베디드 인쇄회로기판 | |
| CN103582325B (zh) | 电路板及其制作方法 | |
| CN105762131A (zh) | 封装结构及其制法 | |
| CN102340933A (zh) | 电路板的制作方法 | |
| CN105448856A (zh) | 芯片封装结构、制作方法及芯片封装基板 | |
| CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
| CN103779233A (zh) | 承载板的制作方法 | |
| CN103811362A (zh) | 层叠封装结构及其制作方法 | |
| CN103635007A (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140507 |