CN208478314U - 封装结构和电路结构 - Google Patents
封装结构和电路结构 Download PDFInfo
- Publication number
- CN208478314U CN208478314U CN201820506959.6U CN201820506959U CN208478314U CN 208478314 U CN208478314 U CN 208478314U CN 201820506959 U CN201820506959 U CN 201820506959U CN 208478314 U CN208478314 U CN 208478314U
- Authority
- CN
- China
- Prior art keywords
- insulation shell
- chip
- encapsulating structure
- pin
- supporting part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型提供一种封装结构和电路结构,该封装结构包括:绝缘壳体,所述绝缘壳体内封装有芯片和引线框架,所述芯片设置在所述引线框架上;所述绝缘壳体在远离所述引线框架的上表面露出若干个第一引脚。该封装结构可减小占用PCB的面积,提高PCB的利用率。
Description
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种封装结构和电路结构。
背景技术
电子元器件的封装结构主要包括设置在绝缘壳体内的芯片和引脚等,引脚用于将芯片的内部电路引出端引出,以通过引脚将芯片与外部线路或外部装置连接。
在将电子元器件安装在印制电路板PCB(Printed Circuit Board,简称PCB) 上组成电路时,可能需要外接电感或电容等元件才能实现电路的功能,需要在PCB上预留电感或电容的位置,因此占用PCB的面积,降低了PCB的有效利用率。
实用新型内容
针对现有技术中的问题,本实用新型的提供一种封装结构和电路结构。
根据本实用新型的第一个方面,提供一种封装结构,包括:
绝缘壳体,所述绝缘壳体内封装有芯片和引线框架,所述芯片设置在所述引线框架上;
所述绝缘壳体在远离所述引线框架的上表面露出若干个第一引脚,所述第一引脚电连接于所述芯片和/或引线框架。
可选的,所述引线框架包括第一承载部和多个第二引脚,所述第一承载部的其中一面设置有所述芯片;
所述第一承载部的另一面露出所述绝缘壳体的与所述上表面相对的下表面;
多个所述第二引脚至少部分露出所述绝缘壳体的下表面和或侧面。
可选的,所述芯片远离所述第一承载部的一面与多个所述第二引脚中的若干个第二引脚通过导电结构连接,所述导电结构的部分露出所述绝缘壳体的上表面作为第一引脚。
可选的,所述导电结构包括向所述绝缘壳体的上表面方向弯折的弯折部,所述弯折部的其中一面部分露出所述绝缘壳体的上表面作为第一引脚。
可选的,所述导电结构为导电金属片。
可选的,所述芯片为电源芯片,所述导电金属片为连接铜片clip。
可选的,所述导电结构露出所述绝缘壳体的上表面的部分与所述绝缘壳体的上表面齐平。
可选的,所述引线框架还包括第二承载部,所述第二承载部的其中一面至少部分露出所述绝缘壳体的上表面作为第一引脚,所述第二承载部其他面至少部分露出所述绝缘壳体的下表面和/或侧面。
可选的,所述第二承载部包括向所述绝缘壳体的上表面方向延伸的延伸部,所述延伸部的其中一面部分露出所述绝缘壳体的上表面作为第一引脚。
可选的,所述第二承载部露出所述绝缘壳体的上表面的部分与所述绝缘壳体的上表面齐平;所述第二承载部露出所述绝缘壳体的下表面和/或侧面的部分与所述绝缘壳体的下表面和/或侧面齐平。
可选的,所述封装结构为方形扁平无引脚封装体QFN。
根据本实用新型的第二个方面,提供一种电路结构,包括印刷电路板,所述印刷电路板上设置有上述任一所述的封装结构,所述封装结构的绝缘壳体的上表面还设置有外接元件,所述外接元件通过所述封装结构的第一引脚与所述封装结构连接。
基于上述技术方案,该封装结构,芯片和引线框架封装于绝缘壳体内,绝缘壳体露出上表面的若干个引脚称为第一引脚,该第一引脚可用于与外接元件连接,例如与电容元件或者电感元件连接,将外接元件设置在绝缘壳体的上表面,形成叠加在封装结构上表面的立体结构,这样,当需要将该封装结构与外接元件设置在PCB上组成所需的功能电路时,外接元件(例如电感元件或电容元件),不需要占用PCB的面积,因此,可减小占用PCB的面积,提高PCB的利用率。
附图说明
图1为相关技术提供的一种电路结构的平面结构示意图;
图2为本实用新型一示例性实施例提供的封装结构的截面结构意图;
图3为本实用新型另一示例性实施例提供的封装结构的截面结构意图;
图4为本实用新型一示例性实施例提供的封装结构和外接元件连接后的截面结构意图;
图5为本实用新型一示例性实施例提供的电路结构的截面结构意图;
图6为本实用新型一示例性实施例提供的电路结构的平面结构意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。下面参考附图详细描述本实用新型的各实施方式。
如图1所示,PCB 200上设置有电子元器件,该电子元器件可以为封装好的电源芯片封装体210,PCB 200上还设置有电感元件220,电源芯片与电感元件可组成供电电路,电感元件可对电源芯片输出的电源进行滤波整流等处理后作为对外供电的电源,传统封装工艺中无法将电感元件与电源芯片一起封装在封装体内。
由图1可以看出,电源芯片封装体210与电感元件220并排设置在PCB 200 上,电感元件220需要单独占用PCB的面积,因此,PCB的利用率较低。
针对现有技术中将电子元器件安装在PCB上组成电路,需要外接电感元件或者电容元件时,占用PCB面积的问题,本实施例提供一种封装结构,如图2 所示,该封装结构001包括:
绝缘壳体10,绝缘壳体10内封装有芯片20和引线框架30,芯片20设置在引线框架30上;
绝缘壳体10在远离引线框架30的上表面101露出若干个第一引脚40。
引线框架为用于制造封装结构的框架,引线框架可以作为芯片的载体,芯片设置在引线框架上,可通过焊料(例如锡焊料、锡铅焊料、银焊料、铜焊料等)将芯片与引线框架连接。
封装结构通常具有引脚,引脚作为外部接口用于将芯片的内部电路引出,以通过引脚将芯片与其他元件连接,芯片的内部电路具有连接端,该连接端可以为芯片的电极或者端口等。
如图2所示,芯片20和引线框架30封装在绝缘壳体10内,引线框架30 封装在绝缘壳体10内后,其通常靠近绝缘壳体10的下表面102,绝缘壳体10 远离引线框架的表面为上表面101,与下表面102相对设置。
绝缘壳体的材料例如为树脂、塑料或其他绝缘材料均可。
绝缘壳体将芯片和引线框架包裹,芯片和引线框架封装于绝缘壳体内,绝缘壳体露出上表面的若干个引脚称为第一引脚,该第一引脚可用于与外接元件连接,例如与电容元件或者电感元件连接,将外接元件设置在绝缘壳体的上表面,形成叠加在封装结构上表面的立体结构,这样,当需要将该封装结构与外接元件设置在PCB上组成所需的功能电路时,外接元件(例如电感元件或电容元件),不需要占用PCB的面积,因此,可减小占用PCB的面积,提高PCB 的利用率。
需要说明的是,图2中示出了两个第一引脚,第一引脚的数量与封装结构的类型或者与其他元件的连接关系有关,第一引脚的数量本实用新型不做限定。
如图2所示,该封装结构001中,引线框架30包括第一承载部31和多个第二引脚32,第一承载部31的其中一面设置有芯片20;
第一承载部31的另一面露出绝缘壳体10的与上表面101相对的下表面102;
多个第二引脚32至少部分露出绝缘壳体10的下表面102和/或侧面103。
本实施例中,引线框架包括第一承载部和多个第二引脚,第一承载部可以作为承接芯片的载体,第一承载部可以有一个或者多个,每个承载部上均可设置有至少一个芯片,芯片为具有相关功率器件或电路的裸片(Die),芯片可以为各种类型的芯片,例如,二极管、三极管、MOS管或者集成电路芯片中的一种或多种。
第一承载部的其中一面设置有芯片,另一面露出绝缘壳体的下表面,可通过露出的第一承载部散发芯片工作时产生的热量。
第二引脚露出绝缘壳体下表面和/者侧面的部分可作为封装结构的外部引脚,用于将封装结构中的芯片与其他元件连接。
通常,如图2所示,芯片20的内部电路连接端还可以通过引线33与各第二引脚32对应连接,将芯片的内部电路引出端通过第二引脚引出,进而通过第二引脚将芯片与其他元件连接。
芯片和引线框架封装于绝缘壳体内,绝缘壳体将芯片和引线框架包裹,芯片和引线框架封装于绝缘壳体内,但各第二引脚的至少一部分暴露在绝缘壳体外面,即绝缘壳体将芯片和引线框架包覆在其内部,但是各第二引脚的至少一部分露出绝缘壳体,即第二引脚的全部或者第二引脚的一部分暴露在绝缘壳体外,以便通过第二引脚露出的部分将芯片与其他元件连接。
第二引脚的至少部分可以从绝缘壳体的下表面露出,也可以从绝缘壳体的侧面露出。
图3为另一示例性实施例提供的封装结构的截面结构示意图,如图3所示,芯片20远离第一承载部31的一面与多个第二引脚32中的若干个第二引脚通过导电结构50连接,导电结构50的部分露出绝缘壳体10的上表面101,导电结构50露出绝缘壳体10的上表面101的部分作为第一引脚40。
本实施例中,芯片远离第一承载部的一面,即芯片未与第一承载部连接的一面与若干个第二引脚通过导电结构连接,并且,导电结构的其中一部分露出绝缘壳体的上表面,具体而言,可将导电结构靠近绝缘壳体上表面的部分表面露出,或者将导电结构的某一段露出。
可将导电结构的一端与芯片连接,导电结构的另一端与对应的第二引脚连接,而导电结构露出绝缘壳体的上表面的部分作为第一引脚,可用于与外接元件连接,这样,导电结构不仅与芯片和第二引脚连接,还用于与外接元件连接,实现外接元件与芯片二者的连接。
如图3所示,上述导电结构50可以包括向靠近绝缘壳体10的上表面101 方向弯折的弯折部501,弯折部501的其中一面部分露出绝缘壳体10的上表面 101作为第一引脚。
导电结构通过设置弯折部,可有利于将导电结构的部分露出绝缘壳体,同时不影响对芯片的封装。
可将弯折部中靠近绝缘壳体上表面的部分表面露出绝缘壳体的上表面,以作为第一引脚。
本实施例只是说明了导电结构的其中一种实施方式,导电结构也可以为其他实施方式,例如,导电结构包括三个连接端,其中一个连接端与芯片连接,又一个连接端与第二引脚连接,而另一连接端至少部分露出绝缘壳体的上表面,该连接端露出绝缘壳体上表面的部分可作为第一引脚,因此,对于导电结构和将导电结构的部分露出绝缘壳体的上表面的方式本实用新型并不限定。
图4示出了封装结构与外接元件连接关系的结构示意图,如图4所示,该封装结构中,绝缘壳体10内封装的芯片为电源芯片21,该绝缘壳体10的上表面101连接有外接元件002,该外接元件例如为电感元件或电容元件,对于功率较大的电源芯片而言,上述的导电结构可以采用导电金属片,导电金属片例如为连接铜片clip,铜片51的一端与电源芯片21的正极连接,铜片51的另一端与一第二引脚32连接,电源芯片21的负极可采用引线33与另一第二引脚32 键合连接,并且,由于铜片51的部分露出绝缘壳体10的上表面,铜片51露出的部分即可作为第一引脚40与外接元件002连接,又可对外接元件002起到支撑作用,
在一些例子中,如图3所示,引线框架30还包括第二承载部34,第二承载部34的其中一面至少部分露出绝缘壳体10的上表面101作为第一引脚40,第二承载部34的其他面至少部分露出绝缘壳体10的下表面102和/或侧面103。
如图4和图5所示,引线框架的第二承载部34通常用于设置芯片,本实施例中第二承载部34上不再设置芯片,而是将第二承载部34的其中一面(例如上表面)露出绝缘壳体10的上表面101,第二承载部34露出上表面101的部分可作为第一引脚40,并且,由于第二承载部34通常面积较大,具有一定的强度,第二承载部34露出上表面101的部分不仅可用于与外接元件002连接,还可对外接元件002起到支撑作用,提高连接的稳定性。
第二承载部的其他面(例如下表面)可以从绝缘壳体的下表面或者侧面露出,第二承载部露出的部分可作为将外接元件的信号引出的引脚,实现与其他元件的连接。
较佳的,第二承载部封装于绝缘壳体内后,朝下的一面(即靠近绝缘壳体下表面的一面)可以露出绝缘壳体的下表面,朝上的一面(即靠近绝缘壳体上表面的一面)可以露出绝缘壳体的上表面。
如图3和图4所示,上述的第二承载部34可以包括向绝缘壳体10的上表面方向延伸的延伸部340,延伸部340的其中一面部分露出绝缘壳体10的上表面101作为第一引脚,该延伸部340露出绝缘壳体10的上表面101的部分作为第一引脚40,第一引脚40用于与外接元件002连接。
本实施例中,第二承载部包括延伸部,延伸部为第二承载部的一部分,延伸部向绝缘壳体的上表面方向延伸,延伸部的其中一面部分露出绝缘壳体的上表面作为第一引脚,可将延伸部中靠近绝缘壳体上表面的部分表面露出绝缘壳体的上表面,以作为第一引脚,或者也可将延伸部的其他表面露出绝缘壳体的上表面。
对于第二承载部的其中一面至少部分露出绝缘壳体的上表面的方式不限于上述所述的通过设置延伸部,例如,也可将第二承载部某个部分的厚度设置为较厚的厚度,使该部分的厚度大于绝缘壳体的厚度,这样该部分可以露出绝缘壳体的上表面。
如图3所示,导电结构50露出绝缘壳体10的上表面101的部分与绝缘壳体10的上表面101齐平。
并且,第二承载部34露出绝缘壳体10的上表面101的部分与绝缘壳体10 的上表面101齐平;第二承载部34露出绝缘壳体10的下表面102和/或侧面103 的部分与绝缘壳体10的下表面102/或侧面103齐平。
进一步的,第一承载部31的另一面露出绝缘壳体10的下表面的部分与绝缘壳体10的下表面齐平,各第二引脚34露出绝缘壳体10的下表面102和/或侧面103的部分与绝缘壳体10的下表面102和/或侧面103的齐平。
上述封装结构,第一承载部、第二承载部、第一引脚、第二引脚和导电结构露出绝缘壳体的部分均与绝缘壳体的表面齐平,据此,可以得到方形扁平无引脚封装体QFN(QuadFlat No-lead Package,简称QFN),该封装体体积小,集成度高。
上述实施例的封装结构可以为具有电源芯片的封装结构,在封装结构的上表面可设置电感元件或者电容元件,通过将导电结构(例如铜片)的一部分和引线框架的第二承载部的一部分外露绝缘壳体的方式,实现电感元件或者电容元件与电源芯片的连接,并将电感元件或者电容元件的信号通过第二承载部露出绝缘壳体的部分引出,提高了电路的集成度,优化了电源芯片封装结构和电感元件或者电容元件的设计,实现二者在PCB的立体布局,减少PCB的占用面积。
上述的外接元件与露出绝缘壳体的上表面的第一引脚可通过焊料分别连接。
上述封装结构可采用表面贴装技术SMT(Surface Mount Technology,简称 SMT)制造,下面介绍制造该封装结构的方法:
步骤S01、提供一引线框架,该引线框架包括第一承载部、第二承载部和多个第二引脚,并且,第二承载部包括向预形成的绝缘壳体的上表面方向延伸的延伸部;
步骤S02、在第一承载部上需要设置芯片的位置印刷焊料,例如锡膏;
步骤S03、将各芯片分别贴装在第一承载部上;
步骤S04、将各芯片的内部电路引出端采用引线键合工艺与对应的第二引脚键合连接;
步骤S05、在各芯片表面印刷焊料;
步骤S06、将导电结构(例如铜片)进行贴装,导电结构的一端与各芯片远离第一承载部的一面连接,导电结构的另一端与对应的第二引脚连接,导电结构还包括向预形成的绝缘壳体的上表面方向弯折的弯折部;
步骤S07、塑封成型,将引线框架和各芯片封装在绝缘壳体内,各第二引脚的至少一部分露出绝缘壳体的下表面或侧面,且第一承载部未设置芯片的一面露出绝缘壳体的下表面,第二承载部的其中一面露出绝缘壳体的下表面或侧面;
步骤S08、对绝缘壳体的上表面进行磨平,使导电结构的弯折部的部分和第二承载部的延伸部的部分露出绝缘壳体的上表面;
步骤S09、在弯折部露出绝缘壳体的上表面的部分和延伸部露出绝缘壳体的上表面的部分印刷焊料;
步骤S010、将外接元件通过焊料贴装在绝缘壳体的上表面。
上述仅是示例性的提供了上述实施例的封装结构的制造方法,该制造方法采用表面贴装技术。
本实用新型实施例还一种电路结构,如图5和图6所示,该电路结构包括印刷电路板003,印刷电路板003上设置有上述任一实施例所述的封装结构001,封装结构001的绝缘壳体10的上表面还设置有外接元件002,外接元件002为电感元件和/或电容元件,外接元件002通过封装结构001的第一引脚40与封装结构001连接。
该电路结构,外接元件设置在封装结构的绝缘壳体的上表面,作为外接元件的电感元件或者电容元件叠加在绝缘壳体上,形成立体结构,提高了电路构的集成度,该电路结构中的外接元件不需要占用PCB的面积,因此,可减小占用PCB的面积,提高PCB的利用率。
本领域技术人员可以理解附图只是一个优选实施例的示意图,附图中的模块或流程并不一定是实施本实用新型所必须的。以上所述仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种封装结构,其特征在于,包括:
绝缘壳体,所述绝缘壳体内封装有芯片和引线框架,所述芯片设置在所述引线框架上;
所述绝缘壳体在远离所述引线框架的上表面露出若干个第一引脚,所述第一引脚电连接于所述芯片和/或引线框架。
2.根据权利要求1所述的封装结构,其特征在于,
所述引线框架包括第一承载部和多个第二引脚,所述第一承载部的其中一面设置有所述芯片;
所述第一承载部的另一面露出所述绝缘壳体的与所述上表面相对的下表面;
多个所述第二引脚至少部分露出所述绝缘壳体的下表面和或侧面。
3.根据权利要求2所述的封装结构,其特征在于,
所述芯片远离所述第一承载部的一面与多个所述第二引脚中的若干个第二引脚通过导电结构连接,所述导电结构的部分露出所述绝缘壳体的上表面作为第一引脚。
4.根据权利要求3所述的封装结构,其特征在于,
所述导电结构包括向所述绝缘壳体的上表面方向弯折的弯折部,所述弯折部的其中一面部分露出所述绝缘壳体的上表面作为第一引脚。
5.根据权利要求3所述的封装结构,其特征在于,所述导电结构为导电金属片。
6.根据权利要求5所述的封装结构,其特征在于,所述芯片为电源芯片,所述导电金属片为连接铜片clip。
7.根据权利要求3-6任一项所述的封装结构,其特征在于,所述导电结构露出所述绝缘壳体的上表面的部分与所述绝缘壳体的上表面齐平。
8.根据权利要求2所述的封装结构,其特征在于,所述引线框架还包括第二承载部,所述第二承载部的其中一面至少部分露出所述绝缘壳体的上表面作为第一引脚,所述第二承载部其他面至少部分露出所述绝缘壳体的下表面和/或侧面。
9.根据权利要求8所述的封装结构,其特征在于,
所述第二承载部包括向所述绝缘壳体的上表面方向延伸的延伸部,所述延伸部的其中一面部分露出所述绝缘壳体的上表面作为第一引脚。
10.根据权利要求8或9所述的封装结构,其特征在于,
所述第二承载部露出所述绝缘壳体的上表面的部分与所述绝缘壳体的上表面齐平;所述第二承载部露出所述绝缘壳体的下表面和/或侧面的部分与所述绝缘壳体的下表面和/或侧面齐平。
11.根据权利要求1-6任一项所述的封装结构,其特征在于,所述封装结构为方形扁平无引脚封装体QFN。
12.一种电路结构,包括印刷电路板,其特征在于,所述印刷电路板上设置有权利要求1-11任一项所述的封装结构,所述封装结构的绝缘壳体的上表面还设置有外接元件,所述外接元件为电感元件和/或电容元件,所述外接元件通过所述封装结构的第一引脚与所述封装结构连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820506959.6U CN208478314U (zh) | 2018-04-11 | 2018-04-11 | 封装结构和电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820506959.6U CN208478314U (zh) | 2018-04-11 | 2018-04-11 | 封装结构和电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208478314U true CN208478314U (zh) | 2019-02-05 |
Family
ID=65206112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820506959.6U Active CN208478314U (zh) | 2018-04-11 | 2018-04-11 | 封装结构和电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208478314U (zh) |
-
2018
- 2018-04-11 CN CN201820506959.6U patent/CN208478314U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102201386B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
CN101512759B (zh) | 可降低电阻的双向无引脚半导体封装结构 | |
TWI228303B (en) | Semiconductor package, method for manufacturing the same and lead frame for use in the same | |
US20070278701A1 (en) | Semiconductor package and method for fabricating the same | |
US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
TW571406B (en) | High performance thermally enhanced package and method of fabricating the same | |
CN208478314U (zh) | 封装结构和电路结构 | |
CN210575932U (zh) | 一种引线框架及封装结构 | |
CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
CN205984937U (zh) | 一种容纳增大芯片的二极管 | |
CN210805761U (zh) | 一种半导体芯片 | |
CN209418491U (zh) | 一种超薄块型封装结构 | |
CN212991088U (zh) | 一种被动元器件的封装结构及包括其的芯片 | |
CN104112811B (zh) | 一种led的封装方法 | |
US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
CN211957630U (zh) | Sod封装半导体器件 | |
CN213958939U (zh) | 一种适于高密度布局的场效应晶体管 | |
KR101168413B1 (ko) | 리드 프레임 및 그 제조 방법 | |
CN203260571U (zh) | 无外引脚半导体封装构造及导线架条 | |
CN210535658U (zh) | 一种改进型引线框架 | |
CN116960077A (zh) | 散热基板、功率模块与散热基板制备方法 | |
CN207320101U (zh) | Qsop 24l的半导体封装框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |