CN209418491U - 一种超薄块型封装结构 - Google Patents
一种超薄块型封装结构 Download PDFInfo
- Publication number
- CN209418491U CN209418491U CN201821685347.4U CN201821685347U CN209418491U CN 209418491 U CN209418491 U CN 209418491U CN 201821685347 U CN201821685347 U CN 201821685347U CN 209418491 U CN209418491 U CN 209418491U
- Authority
- CN
- China
- Prior art keywords
- chip
- encapsulating structure
- ultra
- thickness
- metal pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Abstract
本实用新型揭示了一种超薄块型封装结构，该超薄块型封装结构包括芯片、金属引脚、金属引线和塑封体，所述芯片的四周间隙设置有金属引脚，所述芯片与金属引脚之间通过金属引线电性连接，芯片的上表面与金属引脚的四周均被塑封体覆盖，芯片的下表面外露。所述芯片的厚度为50～300μm，所述塑封体厚度为200~800um。本技术方案提供了一种厚度更薄的封装结构，大大地降低了现有封装结构积体电路体积，节省了终端应用空间。
Description
技术领域
本实用新型涉及一种超薄块型封装结构，可用于半导体封装技术领域。
背景技术
传统的块型地图型四方平面无脚封装结构积体电路主要采用金属基岛支撑上方芯片，这种传统封装结构的不足点在于：金属基岛及基岛与芯片间粘结物质自身有一定厚度，该厚度会影响整个封装体厚度，后续封装过程中需考量这一厚度。芯片通过导电或不导电粘结物质与金属基岛相连，芯片表面用金属线与金属线路板管脚连接信号互通，此设计集成电路塑封体厚度高。
实用新型内容
本实用新型的目的就是为了解决现有技术中存在的上述问题，提出一种超薄块型封装结构。
本实用新型的目的将通过以下技术方案得以实现：一种超薄块型封装结构，包括芯片、金属引脚、金属引线和塑封体，所述芯片的四周间隙设置有金属引脚，所述芯片与金属引脚之间通过金属引线电性连接，芯片的上表面与金属引脚的四周均被塑封体覆盖，芯片的下表面外露。
优选地，所述芯片的厚度为50～300μm。
优选地，所述塑封体厚度为200~800um。
优选地，所述线路板为铜板、单层树脂线路板或多层树脂线路板。
优选地，所述金属引线为金线、银线、铜线或其他合金线。
优选地，所述金属引脚的厚度为0.1~0.2mm。
优选地，所述金属引脚的厚度为0.05~0.15mm。
本实用新型技术方案的优点主要体现在：本技术方案提供了一种厚度更薄的封装结构，大大地降低了现有块型地图型四方平面无脚封装结构积体电路体积，节省了终端应用空间。
该方案可以应用在一般的封装体及封装工艺使其成为超薄胶体集成电路，如MQFN可以成为ST-MQFN/BGA可以成为ST-BGA/FPS可以成为ST-FPS……减少集成电路在终端印刷板电路所占用体积。
附图说明
图1为本实用新型的一种超薄块型封装结构的示意图。
图2为本实用新型的一种超薄块型封装结构的示意图。
图3为图1、图2的俯视图。
图中附图标记：1---金属引脚，2---芯片，6---金属引线，4---塑封体。
具体实施方式
本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。
本实用新型揭示了一种超薄块型封装结构，如图1、图2和图3所示，该超薄块型封装结构包括金属引脚1、芯片2、金属引线6和塑封体4，所述芯片的四周间隙设置有金属引脚1，所述芯片2与金属引脚1之间通过金属引线6电性连接，芯片2的上表面与金属引脚的四周均被塑封体覆盖，芯片2的下表面外露，芯片的下表面为散热面。
实施例1：图1中，金属引脚厚度为金属引线框架即有厚度，金属引脚的厚度为0.1~0.2mm，在本技术方案中，金属引脚的厚度优选为0.2mm，金属引线会打在此高度引脚上方。
所述芯片2的厚度为50～300μm，所述塑封体4的厚度为200~800um。所述线路板为铜板、单层树脂线路板或多层树脂线路板。所述金属引线6为金线、银线、铜线或其他合金线。该方案取消了金属基岛和粘接物质，芯片的背面为外露状态，芯片背面外露更利于散热。
实施例2：图2中，金属引脚1的厚度为0.05~0.15mm，在本技术方案中，金属引脚1的厚度优选为0.1mm。该金属引脚的厚度用蚀刻或其他方法将厚度变为实施例1金属引脚厚度的一半或更小，此时金属引线打在此处可使金属引线高度再降低，从而使整个封装体厚度做到更薄。
在封装过程中先以有机膜承载芯片，有机膜有黏性，在塑封体将芯片及金属引脚都固定住后将有机膜撕除，最终芯片背面外露起到散热效果。
本技术方案取消了金属基岛及基岛与芯片间粘结物质，以塑封体全包裹芯片及金属引脚，降低整体积体电路厚度，解决了目前块型地图型四方平面无脚封装结构积体电路厚度过高问题，使现有的封装结构变的更薄，适合在产业上推广使用。
本实用新型尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本实用新型的保护范围之内。
Claims (6)
1.一种超薄块型封装结构，其特征在于：包括芯片、金属引脚、金属引线和塑封体，所述芯片的四周间隙设置有金属引脚，所述芯片与金属引脚之间通过金属引线电性连接，芯片的上表面与金属引脚的四周均被塑封体覆盖，芯片的下表面外露。
2.根据权利要求1所述的一种超薄块型封装结构，其特征在于：所述芯片的厚度为50～300μm。
3.根据权利要求1所述的一种超薄块型封装结构，其特征在于：所述塑封体厚度为200~800um。
4.根据权利要求1所述的一种超薄块型封装结构，其特征在于：所述金属引线为金线、银线、铜线或其他合金线。
5.根据权利要求1所述的一种超薄块型封装结构，其特征在于：所述金属引脚的厚度为0.1~0.2mm。
6.根据权利要求1所述的一种超薄块型封装结构，其特征在于：所述金属引脚的厚度为0.05~0.15mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821685347.4U CN209418491U (zh) | 2018-10-17 | 2018-10-17 | 一种超薄块型封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821685347.4U CN209418491U (zh) | 2018-10-17 | 2018-10-17 | 一种超薄块型封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209418491U true CN209418491U (zh) | 2019-09-20 |
Family
ID=67932587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821685347.4U Active CN209418491U (zh) | 2018-10-17 | 2018-10-17 | 一种超薄块型封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209418491U (zh) |
-
2018
- 2018-10-17 CN CN201821685347.4U patent/CN209418491U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981575B2 (en) | Semiconductor package structure | |
| TW201034151A (en) | Leadless integrated circuit package having high density contacts and manufacturing method | |
| TWI480989B (zh) | 半導體封裝件及其製法 | |
| US8643158B2 (en) | Semiconductor package and lead frame therefor | |
| US8633511B2 (en) | Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material | |
| JP5588035B2 (ja) | 印刷回路基板のパネル | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| TW569406B (en) | Semiconductor device and the manufacturing method thereof | |
| JP2017139290A (ja) | 樹脂封止型半導体装置 | |
| US8395246B2 (en) | Two-sided die in a four-sided leadframe based package | |
| CN209418491U (zh) | 一种超薄块型封装结构 | |
| CN102194708A (zh) | 一种薄型封装的工艺 | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| CN114695303A (zh) | 引线框架、引线框架的制造方法以及半导体装置 | |
| JP2012074599A (ja) | 半導体装置の製造方法 | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| JP2021510923A (ja) | パワー半導体の表面実装パッケージ構造 | |
| CN208478314U (zh) | 封装结构和电路结构 | |
| CN214956863U (zh) | 一种新型qfn引线框架 | |
| TWI418006B (zh) | 單層線路之封裝基板及其製法暨封裝結構 | |
| KR20120043867A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| TWM286460U (en) | Thin plastic packaging structure | |
| JP3117913U (ja) | 薄型プラスチックパッケージ構造 | |
| TW473961B (en) | Manufacturing method of leadless semiconductor package structure | |
| CN111370384A (zh) | 抗分层引线框架结构设计 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |