JP2021510923A - パワー半導体の表面実装パッケージ構造 - Google Patents

パワー半導体の表面実装パッケージ構造 Download PDF

Info

Publication number
JP2021510923A
JP2021510923A JP2020529200A JP2020529200A JP2021510923A JP 2021510923 A JP2021510923 A JP 2021510923A JP 2020529200 A JP2020529200 A JP 2020529200A JP 2020529200 A JP2020529200 A JP 2020529200A JP 2021510923 A JP2021510923 A JP 2021510923A
Authority
JP
Japan
Prior art keywords
conductive
package structure
power semiconductor
substrate
surface mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020529200A
Other languages
English (en)
Other versions
JP7086413B2 (ja
Inventor
▲ザン▼創発
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fangjing Technology Co Ltd
Original Assignee
Shenzhen Fangjing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fangjing Technology Co Ltd filed Critical Shenzhen Fangjing Technology Co Ltd
Publication of JP2021510923A publication Critical patent/JP2021510923A/ja
Application granted granted Critical
Publication of JP7086413B2 publication Critical patent/JP7086413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本発明はパワー半導体の表面実装パッケージ構造を提供し、該パワー半導体の表面実装パッケージ構造は、基板（１００）と、基板（１００）を被覆する導電性金属層（２００）とを備え、導電性金属層（２００）に複数の導電性ポスト（２０１）が一体成形され、パワー半導体の表面実装パッケージ構造は、導電性接続層（３００）を介して導電性金属層（２００）に固定され、且つ固定後の高さが導電性ポスト（２０１）と一致する複数の半導体チップ（４００）と、導電性ポスト（２０１）と半導体チップ（４００）を基板（１００）の同一側にパッケージ化する絶縁層（５００）とを更に備え、導電性ポスト（２０１）及び半導体チップ（４００）の頂端には、それぞれ絶縁層（５００）を貫通するパッド（６００）が設けられる。本発明のパワー半導体の表面実装パッケージ構造は、導電性ポスト（２０１）により、半導体チップ（４００）の下表面の１つ又は複数の電極を通った電流を上表面に導入、パッケージ化された半導体チップ（４００）の全ての導電性電極のパッド（６００）を同一側にする。プロセスが簡単で、工程が少なく、構造の設計が合理的で、体積が小さく、適用範囲が広く、且つパッケージ化に使用される材料が少なく、製本の製造コストが低く、市場からの要望に応えられる。【選択図】図１

Description

本発明は、半導体パッケージ技術分野に関し、特に、パワー半導体の表面実装パッケージ構造に関する。
ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）は、電子業界において新興の工業技術である。その台頭及び急速な成長は、電子組立業界における１つの革命であって、電子組立をますます急速かつ簡単にしているものとなる。それに伴って、様々な電子製品がますます速く更新されており、集積度がますます高くなっており、価格もますます低くなってくる。ウエアラブル電子機器の台頭に伴って、表面実装パッケージの小型化に求められる要件がますます高くなってくる。従来のパワー半導体装置は、主に、いずれも垂直導電性パワー半導体装置であるＶＤＭＯＳ、ＢＪＴ、ダイオードに分けられる。パワー半導体の表面実装パッケージ（ＳＭＴ）はいずれもフレームに固定される。ダイボンディング、ワイヤボンディング、モールディング、電気メッキ、成形という５つの主要工程によって、パワー半導体チップを特定の表面実装パッケージ形態にパッケージ化する。しかしながら、従来の表面実装パッケージ構造は、外形の体積が大きく、ウエアラブル電子機器及び携帯電子機器等の小スペースが要求される電子機器に適合せず、市場からの要望に完全に応えることが困難である。その体積の故に、その適用範囲が限られており、且つ体積が大きく、使用される原材料が大きく、単一のパッケージのコストが高く、市場へ普及させることに寄与しない。
従って、上記技術的課題を如何に解消するかが業界で早急に解決しなければならない技術的課題である。
本発明は、パワー半導体の表面実装パッケージ構造を提供し、プロセスが簡単で、構造の設計が合理的で、体積が小さく、使用される材料が少なく、コストが低いパワー半導体の表面実装パッケージ構造を可能にすることを目的とする。
本発明は、パワー半導体の表面実装パッケージ構造を提供し、該パワー半導体の表面実装パッケージ構造は、基板と、基板を被覆する導電性金属層とを備え、導電性金属層に複数の導電性ポストが一体成形され、パワー半導体の表面実装パッケージ構造は、導電性接続層を介して導電性金属層に固定され、且つ固定後の高さが導電性ポストと一致する複数の半導体チップと、導電性ポストと半導体チップを基板の同一側にパッケージ化する絶縁層とを更に備え、導電性ポスト及び半導体チップの頂端には、それぞれ絶縁層を貫通するパッドが設けられる。
好ましくは、パッドの厚さは１μｍから２００μｍに設定される。
好ましくは、基板は、金属、シリコン、セラミックス、サファイア又はガラスのうちのいずれかの材料からなる。
好ましくは、絶縁層は、エポキシ樹脂、シリカゲル、セラミックス、フォトレジスト又はポリイミドのうちのいずれかの材料からなる。
本発明のパワー半導体の表面実装パッケージ構造において、基板が導電性金属で被覆され、導電性金属層の成形中において、複数の突起した導電性ポストを成形されると同時に、半導体チップを、導電性接続層を介して導電性金属層に固定し、且つ、半導体チップの高さを導電性ポストの高さと一致させ、導電性ポストと半導体チップの頂端に、それぞれパッドを設け、パッドを導電性電極として設け、最後に、絶縁層により、半導体チップと導電性ポストを保護し、パッドが絶縁層を貫通するようにする。本発明において、半導体チップ及び導電性ポストは基板の同一側に設けられ、且つ半導体チップの高さが導電性ポストの高さと一致し、導電性ポストが、半導体チップの下表面の１つ又は複数の電極を通った電流を上表面に導入し、パッケージ化された半導体チップの全ての導電性電極のパッドを同一側にすることで、垂直導電性パワー半導体における電極が上下表面に設けられるが、電極パッドを同一側にすることを実現させる。導電性ポストにより電流を導通させる。従来のワイヤボンディングプロセスに比べて、本発明は、電流密度が大きく、パッケージ化及びパッドのプロセスが簡単で、工程が少なく、構造の設計が合理的で、半導体チップの垂直導電性の特性を実現できた上で、パッケージ化後の体積を大幅に低減させる。パワー半導体の表面実装パッケージ構造の外形寸法は、半導体チップよりもやや大きく、チップスケールパッケージ寸法が達成され、体積が小さく、パッケージ化に使用される材料が少ない。原材料のコストを大幅に低減させることで、製品の製造コストを低減させ、製品の市場における競争力を向上させる。
本発明のパワー半導体の表面実装パッケージ構造の一実施例の断面構成を示す概略図である。
実施例と関連付けて、図面を参照しながら、本発明の目的の実現、機能の特徴及び利点を更に説明する。
ここで説明される具体的な実施例は、本発明を解釈するためのものに過ぎず、本発明を限定するためのものではないことが理解されるべきである。
図１を参照しながら、本発明のパワー半導体の表面実装パッケージ構造の一実施例を提供する。それは、基板１００と、基板１００を被覆する導電性金属層２００とを備え、基板１００として金属からなるものを使用してもよい。本実施例において、基板１００は、シリコン、セラミックス、サファイア又はガラスのうちのいずれかの材料からなるものであってもよく、具体的なニーズに応じて合理的に用いるものである。導電性金属層２００は、異形を呈するように基板１００を被覆する。本実施例において、導電性金属層２００は、蒸発の方式で基板１００を被覆することができる。導電性金属層２００は導電の役割を果たす。導電性金属層２００の成形中、複数の突出した導電性ポスト２０１が形成され、導電性ポスト２０１と導電性金属層２００は、導電の役割を果たすように、基板１００上に一体に成形される。導電性ポスト２０１の電流密度は、従来のパッケージ構造のワイヤボンディングプロセスによる電流密度よりも大きい。本実施例において、導電性金属層２００は、電気メッキ、化学的メッキ、又はホットプレスのうちのいずれかの方式で基板１００を被覆してもよい。
パワー半導体の表面実装パッケージ構造は、導電性接続層３００を介して導電性金属層２００に固定される半導体チップ４００を更に備える。導電性金属層２００に固定された半導体チップ４００の高さは、導電性ポスト２０１の高さと一致する。導電性ポスト２０１と半導体チップ４００の頂端には、それぞれパッド６００が設けられる。パッド６００は、半田付けにより導電性ポスト２０１と半導体チップ４００上に成形され、電極として用いられる。パッド６００の厚さは、１μｍから２００μｍに設けられ、厚さが薄く、体積が小さく、スペースを取らない。これから分かるように、導電性ポスト２０１及び半導体チップ４００は基板１００の同一側に設けられ、且つ、導電性ポスト２０１と半導体チップ４００上に設けられるパッド６００も同一側に設けられることで、垂直導電性パワー半導体における上下表面に設けられるパッド６００を同一側にすることを完全に実現させる。このような構造を用いることで、パッケージ寸法を大幅に低減させ、パッケージ寸法を半導体チップ４００の寸法の３倍以下、ひいては１．５倍以下に制御することができる。体積が小さく、パッケージ化に使用される材料が少なく、工程を簡素化すると共に、原料のコストを大幅に低減させ、製品の製造コストを間接的に低減させ、製品の市場における競争力を向上させる。最後に、絶縁層５００により導電性ポスト２０１と半導体チップ４００を基板１００にパッケージ化し、パッド６００が絶縁層５００を貫通するようにする。絶縁層５００は、導電性ポスト２０１及び半導体チップ４００の側辺を保護し、絶縁保護の役割を果たす。絶縁層５００はエポキシ樹脂からなり、絶縁性が高く、構造が安定しており、確実である。絶縁層５００は、シリカゲル、セラミックス、フォトレジスト又はポリイミドのうちのいずれかの材料からなるものであってもよい。
ウエアラブル電子機器の台頭に伴って、表面実装パッケージの小型化に求められる要件がますます高くなってくる。従来のパワー半導体装置は、主に、いずれも垂直導電性パワー半導体装置であるＶＤＭＯＳ、ＢＪＴ、ダイオードに分けられる。パワー半導体表面実装パッケージ（ＳＭＴ）はいずれもフレームに固定される。ダイボンディング、ワイヤボンディング、モールディング、電気メッキ、成形という５つの主要工程によって、パワー半導体チップ４００を特定の表面実装パッケージ形態にパッケージ化する。しかしながら、従来の表面実装パッケージ構造は、外形の体積が大きく、ウエアラブル電子機器及び携帯電子機器等の小スペースが要求される電子機器に適合せず、市場からの要望に完全に応えることが困難である。その体積の故に、その適用範囲が限られており、且つ体積が大きく、使用される原材料が大きく、単一のパッケージのコストが高く、市場へ普及させることに寄与しない。
従来技術における課題を解決するために、本発明のパワー半導体の表面実装パッケージ構造を提供する。該パワー半導体の表面実装パッケージ構造は、基板１００と、異形を呈するように設けられる導電性金属層２００と、半導体チップ４００と、パッド６００と、絶縁層５００とを備え、導電性金属層２００は導電の役割を果たし、且つ成形中において、複数の導電性ポスト２０１が一体成形され、導電性ポスト２０１に半田付けによりパッド６００が形成される。導電性ポスト２０１は、半導体チップ４００の下表面の１つ又は複数の電極を通った電流を上表面に導入し、垂直導電を実現させ、且つ電流密度は従来のワイヤボンディングよりも大きい。半導体チップ４００は、導電性接続層３００を介して導電性金属層２００に固定され、且つ固定された半導体チップ４００の高さが導電性ポスト２０１の高さと一致する。半導体チップ４００には、半田付けによりパッド６００が成形される。導電性ポスト２０１及び半導体チップ４００は、基板１００の同一側に設けられ、且つ導電性ポスト２０１に設けられるパッド６００及び半導体チップ４００に設けられるパッド６００は同一側に設けられる。導電性ポスト２０１が、半導体チップ４００の下表面の１つ又は複数の電極を通った電流を上表面に導入し、パッケージ化された半導体チップ４００の全ての導電性電極のパッドを同一側にすることで、垂直導電性パワー半導体における電極が上下表面に設けられるが、電極パッドを同一側にすることを実現させる。半導体チップ４００による垂直導電を実現させた上で、パッケージ化後の体積を低減させる。本発明において、絶縁層５００により半導体チップ４００と導電性ポスト２０１の側辺をパッケージ化して保護し、パッケージ化後の体積を大幅に低減させる。パワー半導体の表面実装パッケージ構造の外形寸法は、半導体チップ４００よりもやや大きく、チップスケールパッケージ寸法が達成され、体積が小さく、ウエアラブル電子機器及び携帯電子機器等の小スペースが要求される電子機器に適合し、市場からの要望に完全に応えられ、適用範囲が広い。また、パッケージ化に使用される材料が少ない。原材料のコストを大幅に低減させることで、製品の製造コストを低減させ、製品の市場における競争力を向上させる。なお、導電性ポスト２０１により電流を導通させる。従来のワイヤボンディングプロセスに比べて、本発明は、電流密度が大きく、パッケージ化及びパッド６００のプロセスが簡単で、工程が少なく、構造の設計が合理的で実用性が高い。
従って、本発明は、プロセスが簡単で、構造の設計が合理的で、体積が小さく、使用される材料が少なく、コストが低いパワー半導体の表面実装パッケージ構造を可能にした。
以上の記載は、本発明の好適な実施例に過ぎず、本発明の請求の範囲を限定するものではなく、本発明の明細書及び図面の内容を利用して行った等価構造又はその他の関連する技術分野に直接的、間接的に使用したものは、いずれも同様に本発明の特許保護範囲内に含まれるべきである。

Claims (4)

  1. 基板と、基板を被覆する導電性金属層とを備えるパワー半導体の表面実装パッケージ構造であって、
    前記導電性金属層に複数の導電性ポストが一体成形され、前記パワー半導体の表面実装パッケージ構造は、導電性接続層を介して導電性金属層に固定され、且つ固定後の高さが導電性ポストと一致する複数の半導体チップと、導電性ポストと半導体チップを基板の同一側にパッケージ化する絶縁層とを更に備え、
    導電性ポスト及び半導体チップの頂端には、それぞれ絶縁層を貫通するパッドが設けられる、前記パワー半導体の表面実装パッケージ構造。
  2. 前記パッドの厚さは１μｍから２００μｍに設定されることを特徴とする
    請求項１に記載のパワー半導体の表面実装パッケージ構造。
  3. 前記基板は、金属、シリコン、セラミックス、サファイア又はガラスのうちのいずれかの材料からなることを特徴とする
    請求項１又は２に記載のパワー半導体の表面実装パッケージ構造。
  4. 前記絶縁層は、エポキシ樹脂、シリカゲル、セラミックス、フォトレジスト又はポリイミドのうちのいずれかの材料からなることを特徴とする
    請求項３に記載のパワー半導体の表面実装パッケージ構造。
JP2020529200A 2018-12-12 2019-01-07 パワー半導体の表面実装パッケージ構造 Active JP7086413B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811520417.5A CN109461720A (zh) 2018-12-12 2018-12-12 一种功率半导体贴片封装结构
CN201811520417.5 2018-12-12
PCT/CN2019/070599 WO2020118818A1 (zh) 2018-12-12 2019-01-07 一种功率半导体贴片封装结构

Publications (2)

Publication Number Publication Date
JP2021510923A true JP2021510923A (ja) 2021-04-30
JP7086413B2 JP7086413B2 (ja) 2022-06-20

Family

ID=65613088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020529200A Active JP7086413B2 (ja) 2018-12-12 2019-01-07 パワー半導体の表面実装パッケージ構造

Country Status (7)

Country Link
US (1) US20210225754A1 (ja)
EP (1) EP3696853A4 (ja)
JP (1) JP7086413B2 (ja)
KR (1) KR20200093636A (ja)
CN (1) CN109461720A (ja)
TW (1) TW202032747A (ja)
WO (1) WO2020118818A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970374A (zh) * 2019-12-31 2020-04-07 湖北方晶电子科技有限责任公司 一种倒装功率器件封装结构
CN113848615B (zh) * 2021-08-30 2023-06-09 中国电子科技集团公司第十三研究所 陶瓷封装外壳

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147202A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
US20160352246A1 (en) * 2015-05-29 2016-12-01 Delta Electronics Int'l (Singapore) Pte Ltd Power module
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263080A (ja) * 2009-05-07 2010-11-18 Denso Corp 半導体装置
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
CN102332450B (zh) * 2011-09-23 2014-08-27 泉州万明光电有限公司 一种大功率半导体元件模组封装结构
US9607938B2 (en) * 2013-06-27 2017-03-28 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
SG10201401622RA (en) * 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
CN105489578B (zh) * 2015-12-24 2019-03-05 合肥矽迈微电子科技有限公司 叠层芯片封装结构
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法
CN108183096A (zh) * 2017-12-14 2018-06-19 湖北方晶电子科技有限责任公司 封装结构及其制备方法
CN208923119U (zh) * 2018-12-12 2019-05-31 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147202A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
US20160352246A1 (en) * 2015-05-29 2016-12-01 Delta Electronics Int'l (Singapore) Pte Ltd Power module
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置

Also Published As

Publication number Publication date
EP3696853A4 (en) 2021-08-18
JP7086413B2 (ja) 2022-06-20
WO2020118818A1 (zh) 2020-06-18
KR20200093636A (ko) 2020-08-05
CN109461720A (zh) 2019-03-12
EP3696853A1 (en) 2020-08-19
TW202032747A (zh) 2020-09-01
US20210225754A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US20200328191A1 (en) Stacked package structure and stacked packaging method for chip
CN104485321B (zh) 半导体管芯封装件及其制造方法
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
CN108962840B (zh) 电子封装件及其制法
US8368192B1 (en) Multi-chip memory package with a small substrate
CN107785334A (zh) 电子封装结构及其制法
JP7086413B2 (ja) パワー半導体の表面実装パッケージ構造
US20180122729A1 (en) High power and high frequency plastic pre-molded cavity package
TW201814854A (zh) 電子封裝件及其製法
TWI610402B (zh) 電子封裝結構及其製法
US20180247886A1 (en) Electronic package structure and method for manufacturing the same
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN208923119U (zh) 一种功率半导体贴片封装结构
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
TW201832324A (zh) 封裝結構及其製法
US11041774B2 (en) Pressure sensor package
TWI628756B (zh) 封裝結構及其製作方法
TW201725656A (zh) 晶片封裝結構及其製作方法
JPH0429363A (ja) 半導体装置
KR101628274B1 (ko) 반도체 패키지 및 그 제조방법
TWI558286B (zh) 封裝結構及其製法
TWI244137B (en) Stacking structure of semiconductor chip and its manufacturing method
TWM286460U (en) Thin plastic packaging structure
TWM546005U (zh) 封裝結構
US20070158794A1 (en) Package structure of thin lead-frame

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7086413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150