JPH0429363A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0429363A JPH0429363A JP2136662A JP13666290A JPH0429363A JP H0429363 A JPH0429363 A JP H0429363A JP 2136662 A JP2136662 A JP 2136662A JP 13666290 A JP13666290 A JP 13666290A JP H0429363 A JPH0429363 A JP H0429363A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- semiconductor device
- bonding
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 238000000465 moulding Methods 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229930091051 Arenine Natural products 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止型半導体装置に関し、特に２個以上
の半導体基板を１つのリードフレームにＴ Ａ Ｂ （
Ｔａｐ＠Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）
と呼ばれる方式を用いて搭載するマルチチップモジュー
ルについて提供するものである。
の半導体基板を１つのリードフレームにＴ Ａ Ｂ （
Ｔａｐ＠Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）
と呼ばれる方式を用いて搭載するマルチチップモジュー
ルについて提供するものである。
第３図は一般的に現在実用化されているマルチチツプモ
ジュー〜の従来の斜視図である。図において、（６）は
チップを搭載するセラ之ツク等からなる基板％ （２＆
）〜（２１）は基板（６）上に搭載され九チップである
。
ジュー〜の従来の斜視図である。図において、（６）は
チップを搭載するセラ之ツク等からなる基板％ （２＆
）〜（２１）は基板（６）上に搭載され九チップである
。
このようなマルチチップモジュールは、現在チップ（２
＆）〜（２１）をテープキャリアを用いたＴＡＢ技術、
またはペアチップを直接バンプを介して実装する７リツ
プチツプ技術等を用いて基板（６）に搭載し、大型電子
計算機のＯＰＵ等に使用されている０ 〔発明が解決しようとする課題〕 従来のマルチチップモジュールは以上のように構成され
ていたので、チップが基板上に水平に並べられているた
め、チップ数が増加するにつれて、マルチチップモジュ
ールのサイズも増大するという問題点があった。
＆）〜（２１）をテープキャリアを用いたＴＡＢ技術、
またはペアチップを直接バンプを介して実装する７リツ
プチツプ技術等を用いて基板（６）に搭載し、大型電子
計算機のＯＰＵ等に使用されている０ 〔発明が解決しようとする課題〕 従来のマルチチップモジュールは以上のように構成され
ていたので、チップが基板上に水平に並べられているた
め、チップ数が増加するにつれて、マルチチップモジュ
ールのサイズも増大するという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、チップ数が増加してもチップの実装密度を向
上できる半導体装置を得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置は、リードフレームを数段の
階段状に曲げ、各段にチップを搭載し、多チップを１つ
のパッケージ内にモールドし、各チップのボンディング
にＴＡＢ技術を用い、チップの片側のみをボンディング
するようにしたものである。
たもので、チップ数が増加してもチップの実装密度を向
上できる半導体装置を得ることを目的とする０ 〔課題を解決するための手段〕 この発明に係る半導体装置は、リードフレームを数段の
階段状に曲げ、各段にチップを搭載し、多チップを１つ
のパッケージ内にモールドし、各チップのボンディング
にＴＡＢ技術を用い、チップの片側のみをボンディング
するようにしたものである。
この発明における半導体装置は、多チップを積層状に搭
載するため、搭載されるチップ数が増加しても、半導体
装置のサイズはほとんど増大せず、さらに各チップをＴ
ＡＢ技術によりボンディングするため半導体装置の厚さ
を薄くでき、またチップの片側のみをボンディングすれ
は、チップの性能評価後、不良チップを取シ替えること
も容易である。
載するため、搭載されるチップ数が増加しても、半導体
装置のサイズはほとんど増大せず、さらに各チップをＴ
ＡＢ技術によりボンディングするため半導体装置の厚さ
を薄くでき、またチップの片側のみをボンディングすれ
は、チップの性能評価後、不良チップを取シ替えること
も容易である。
〔実施例〕
以下、この発明の一９７！施例を図について説明するＯ
第１図はこの発明の一実施例である半導体装置の断面図
である。図において、（１）は階段状に曲げられたリー
ドフレーム、（２１Ｌ）〜（２０）はチップ、（３ａ）
〜（３ｃ）はチップをリードフレームに搭載するための
テープキャリアに形成されたリード、以下のフィルムリ
ードとする。（４＆）〜（４Ｃ）はフィルムリード（３
＆）〜（３０）とチップを接着させるためのバンプ、（
５）はモールド樹脂である。
である。図において、（１）は階段状に曲げられたリー
ドフレーム、（２１Ｌ）〜（２０）はチップ、（３ａ）
〜（３ｃ）はチップをリードフレームに搭載するための
テープキャリアに形成されたリード、以下のフィルムリ
ードとする。（４＆）〜（４Ｃ）はフィルムリード（３
＆）〜（３０）とチップを接着させるためのバンプ、（
５）はモールド樹脂である。
このように構成された半導体装置において、まずチップ
（ｊ！ａ） 〜（２ａ）上の片側にバンプ（４ａ） 〜
（４ｏ）を形成し、これらにフィルムリード（３ａ）〜
（３ｏ）を接着するインナーリードボンディングを行い
、階段状に曲げられたリードフレーム（１）にチップ（
２０）＃ （２ｂ） Ｍ （２１）の順で下からアウタ
ーリードボンディングを行い、最後に全体をモールド樹
脂（５）Ｋより１つのパッケージとしてモールドする。
（ｊ！ａ） 〜（２ａ）上の片側にバンプ（４ａ） 〜
（４ｏ）を形成し、これらにフィルムリード（３ａ）〜
（３ｏ）を接着するインナーリードボンディングを行い
、階段状に曲げられたリードフレーム（１）にチップ（
２０）＃ （２ｂ） Ｍ （２１）の順で下からアウタ
ーリードボンディングを行い、最後に全体をモールド樹
脂（５）Ｋより１つのパッケージとしてモールドする。
以上のようにするととＫよって、１つのパッケージ内に
多チップをモールドすることができ、チップを積層状に
搭載するため半導体装置のサイズも大きくならず、ＴＡ
Ｂ技術によシボンディングしてｂるため半導体装置の厚
さも薄くできる。
多チップをモールドすることができ、チップを積層状に
搭載するため半導体装置のサイズも大きくならず、ＴＡ
Ｂ技術によシボンディングしてｂるため半導体装置の厚
さも薄くできる。
なお、モールドする前に各チップ（２ａ）〜（２ｃ）の
性能評価を行い、不良チップが存在すれば、チップの片
側のみをボンディングしているためフィルムリード（３
１）〜（３ｏ）を曲げることにより容易に不良チップの
交換が可能である。さらに、チップ間に絶縁シートを挾
むことくより、チップ間の絶縁性も向上できる。
性能評価を行い、不良チップが存在すれば、チップの片
側のみをボンディングしているためフィルムリード（３
１）〜（３ｏ）を曲げることにより容易に不良チップの
交換が可能である。さらに、チップ間に絶縁シートを挾
むことくより、チップ間の絶縁性も向上できる。
また第２図は上記実施例におけるボンディング部分の拡
大斜視図で、符号はすべて（’） 、 （’ ）を含み
第１図と同等のものである。この図はリードフレーム（
１） ｓ （ｉす、（１５にそれぞれチップ（ハ）（２
ｂ）ｅ Ｃ２ｂ） ｅ （２＆）を接続した例であシ、
例えばリードフレーム（１）を電気的なグランドとすれ
は、チップ（Ｐ！ａ） （ｇｂ）に対し１本のリードフ
レームで共通のグランドとでき、リード数を減らすこと
ができる。
大斜視図で、符号はすべて（’） 、 （’ ）を含み
第１図と同等のものである。この図はリードフレーム（
１） ｓ （ｉす、（１５にそれぞれチップ（ハ）（２
ｂ）ｅ Ｃ２ｂ） ｅ （２＆）を接続した例であシ、
例えばリードフレーム（１）を電気的なグランドとすれ
は、チップ（Ｐ！ａ） （ｇｂ）に対し１本のリードフ
レームで共通のグランドとでき、リード数を減らすこと
ができる。
なお、上記実施例では、チップ（２＆）〜（ｊａ）上に
バンプ（４１）〜（４０）を形成した場合を示したが、
フィルムリード（３ａ）〜（３ｏ）上にバンプ（４＆）
〜（４ｏ）を形成しても同様な効果が得られることは言
うまでもない〇 〔発明の効果〕 以上のようにこの発明によれは、多チップを１つのモー
ルド内に積層状に搭載することができ、また不良チップ
の交換も可能としたので、高密度に実装され九半導体装
Ｗｌが得られるという効果がある。
バンプ（４１）〜（４０）を形成した場合を示したが、
フィルムリード（３ａ）〜（３ｏ）上にバンプ（４＆）
〜（４ｏ）を形成しても同様な効果が得られることは言
うまでもない〇 〔発明の効果〕 以上のようにこの発明によれは、多チップを１つのモー
ルド内に積層状に搭載することができ、また不良チップ
の交換も可能としたので、高密度に実装され九半導体装
Ｗｌが得られるという効果がある。
第１図はこの発明の一実施例を示す半導体装置の断面図
、第２図は第１図のボンディング部分の拡大斜視図、第
３図は従来のマルチチップモジュールの斜視図である。 図において、（１）はリードフレーム、（２１）〜（２
ｏ）はチップ、（３ｍ）〜（３０）はフィルムリード、
（４＆）〜（４Ｃ）はバンプ、（５）はモールド樹脂を
示す。 なお、図中、同一符号は同一 または相当部分を示す。
、第２図は第１図のボンディング部分の拡大斜視図、第
３図は従来のマルチチップモジュールの斜視図である。 図において、（１）はリードフレーム、（２１）〜（２
ｏ）はチップ、（３ｍ）〜（３０）はフィルムリード、
（４＆）〜（４Ｃ）はバンプ、（５）はモールド樹脂を
示す。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 半導体基板を金属のリードフレームに搭載し、封止す
る半導体装置において、複数の半導体基板を階段状に形
成したリードフレームの内部リードの各段に、半導体基
板上に形成した電極及びテープキャリアのリードを介し
て接続し、また各半導体基板の一辺のみに電極を形成し
、これをテープキャリアのリードを介して対向するリー
ドフレームの各段に接続したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136662A JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136662A JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0429363A true JPH0429363A (ja) | 1992-01-31 |
| JP2682200B2 JP2682200B2 (ja) | 1997-11-26 |
Family
ID=15180566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136662A Expired - Fee Related JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682200B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602420A (en) * | 1992-09-07 | 1997-02-11 | Hitachi, Ltd. | Stacked high mounting density semiconductor devices |
| US6084294A (en) * | 1998-08-26 | 2000-07-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising stacked semiconductor elements |
| KR100525450B1 (ko) * | 2001-02-14 | 2005-11-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 칩 적층형 반도체 패키지 |
| JP2009158856A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 積層実装構造体 |
-
1990
- 1990-05-24 JP JP2136662A patent/JP2682200B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602420A (en) * | 1992-09-07 | 1997-02-11 | Hitachi, Ltd. | Stacked high mounting density semiconductor devices |
| US6084294A (en) * | 1998-08-26 | 2000-07-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising stacked semiconductor elements |
| KR100525450B1 (ko) * | 2001-02-14 | 2005-11-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 칩 적층형 반도체 패키지 |
| JP2009158856A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 積層実装構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682200B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7998791B2 (en) | Panel level methods and systems for packaging integrated circuits with integrated heat sinks | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| KR101440933B1 (ko) | 범프 기술을 이용하는 ｉｃ 패키지 시스템 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US7372129B2 (en) | Two die semiconductor assembly and system including same | |
| JP2001237361A (ja) | 小さな持上げマウントパッドを有するリードフレーム | |
| JP2002231881A (ja) | 半導体チップパッケージ | |
| TW569406B (en) | Semiconductor device and the manufacturing method thereof | |
| KR20030027413A (ko) | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 | |
| JPH0429363A (ja) | 半導体装置 | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPS58130553A (ja) | 半導体装置 | |
| KR20010061886A (ko) | 적층 칩 패키지 | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| KR20000011664A (ko) | 반도체장치및그제조방법 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2000114449A (ja) | 半導体装置とそのリードフレーム及びその製造方法 | |
| KR100753409B1 (ko) | 초박형 패키지 및 그 제조방법 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| CN117253870A (zh) | 引线框架、封装件及形成封装件的方法 | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 | |
| KR20080063995A (ko) | 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |