CN117253870A - 引线框架、封装件及形成封装件的方法 - Google Patents

引线框架、封装件及形成封装件的方法 Download PDF

Info

Publication number
CN117253870A
CN117253870A CN202311342561.5A CN202311342561A CN117253870A CN 117253870 A CN117253870 A CN 117253870A CN 202311342561 A CN202311342561 A CN 202311342561A CN 117253870 A CN117253870 A CN 117253870A
Authority
CN
China
Prior art keywords
package
lead
chip
frame
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311342561.5A
Other languages
English (en)
Inventor
陈柏琦
杨俊�
赵建源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Chuangfa Microelectronics Co ltd
Original Assignee
Hefei Chuangfa Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Chuangfa Microelectronics Co ltd filed Critical Hefei Chuangfa Microelectronics Co ltd
Priority to CN202311342561.5A priority Critical patent/CN117253870A/zh
Publication of CN117253870A publication Critical patent/CN117253870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种引线框架，包括：中间框架；以及多个引脚框架，所述多个引脚框架设置在中间框架的周围，其中，所述中间框架在竖直方向上具有至少一个贯穿孔，所述至少一个贯穿孔用于容纳至少一个芯片。

Description

引线框架、封装件及形成封装件的方法
技术领域
本发明涉及半导体领域，尤其涉及一种引线框架、封装件及形成封装件的方法。
背景技术
目前，在传统的封装中，通常可以采用名为Lead Frame的框架结构(也称“引线框架”)。在该框架结构中，由于封装技术和结构设计的限制，封装件产品厚度为0.55mm的瓶颈难以突破。然而，为了迎合可穿戴市场的发展，下一代封装技术需要使封装件的厚度更薄，从而使得封装件所占的体积更小。
此外，在芯片的封装制造过程中，往往难以监控和避免封装件内不同层之间的结合缺陷(例如，分层剥离(Delamination))和芯片附接不完整造成的芯片附接空洞(DieAttach Void)，从而难以彻底改善封装件的制造工艺。
另外，如何提高封装件的散热能力是本领域技术人员长期致力于解决的问题。
发明内容
为有效解决相关技术问题，本发明提供了一种引线框架，包括：中间框架；以及多个引脚框架，所述多个引脚框架设置在中间框架的周围，其中，所述中间框架在竖直方向上具有至少一个贯穿孔，所述至少一个贯穿孔用于容纳至少一个芯片。
在所述竖直方向上，所述至少一个贯穿孔可以在所述中间框架的上表面形成第一平面孔并且所述至少一个贯穿孔可以在所述中间框架的下表面形成第二平面孔，并且其中，所述第一平面孔的面积大于所述第二平面孔的面积。
本发明还提供了一种封装件，包括：根据本发明各个实施例所述的引线框架；至少一个芯片，其放置在所述引线框架的中间框架中的至少一个贯穿孔内；至少一个引线，所述至少一个引线的一端连接到所述至少一个芯片，并且所述至少一个引线的另一端连接到所述引线框架的多个引脚框架中的至少一个；以及塑封部，其用于将所述引线框架、所述至少一个芯片和所述至少一个引线塑封。
本发明还提供了一种利用根据本发明各个实施例所述的引线框架形成封装件的方法，包括：将至少一个所述引线框架放置在载体上；在所述引线框架的中间框架中的至少一个贯穿孔内放置至少一个芯片并使所述至少一个芯片放置在所述载体上；将至少一个引线的一端焊接至所述至少一个芯片，并且将所述至少一个引线的另一端焊接到所述引线框架的多个引脚框架中的至少一个；对所述引线框架、所述至少一个芯片和所述至少一个引线塑封，以形成塑封结构；以及去除载体以形成封装件。
所述载体可以是有机膜。所述有机膜可以是有机粘性膜。
本发明的方案能够显著封装件的厚度，并且防止了传统技术中产生的结合缺陷和芯片附接空洞。此外，本发明的方案还能减少制造引线框架的材料用量，从而降低制造封装件的制造成本，并且使单个封装件的整体质量更小，进而降低封装件的运输成本。另外，本发明的方案能够极大提高芯片的散热效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了利用传统框架结构进行封装而得到的封装件的截面图。
图2是将利用传统框架结构进行封装而得到的封装件的截面图与俯视图进行对比的对比示意图。
图3示出了利用传统框架结构的封装件的厚度示意图。
图4A示出了利用根据本发明的引线框架进行封装而得到的封装件的截面图。
图4B示出了利用根据本发明的另一种引线框架进行封装而得到的封装件的截面图。
图5是将利用根据本发明的引线框架进行封装而得到的封装件的截面图与俯视图进行对比的对比示意图。
图6示出了利用根据本发明的引线框架的封装件的厚度示意图。
图7示出了根据本发明的塑封结构的示意图。
具体实施方式
下面将参考若干示例性实施方式来描述本发明的原理和精神。应当理解，给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本申请中，应理解，诸如“包括”或“具有”等术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在的可能性。
另外还需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
下面结合附图对本发明的具体实施方式进行详细描述。
图1示出了利用传统框架结构进行封装而得到的封装件的截面图。
如图1所示，封装件可以包括引线框架、引线12、芯片13、芯片附接膜(DAF)14、塑封部15。引线框架可以包括中间框架(也可称为散热垫)10和引脚框架11。芯片附接膜14可以由环氧树脂(Epoxy)制成。
图2是将利用传统框架结构进行封装而得到的封装件的截面图与俯视图进行对比的对比示意图。
图2的上部是如图1所示的截面图，图2的下部是俯视图，其中截面图通过在俯视图中沿虚线A-A截取而得到。
图3示出了利用传统框架结构的封装件的厚度示意图。
图3是在封装件内除塑封部以外、各部件堆叠的最厚部分处截取的图。
如图3所示，所截取的封装件包括中间框架10、芯片附接膜14、芯片13、引线12和塑封部15。部段3a是指塑封部15高出引线12的弯曲弧的高度，部段3a在本领域中也称为安全弧高。在本领域中，安全弧高通常为100μm。部段3b是指引线12的弯曲弧的高度，部段3b在本领域中也称为弧高。在本领域中，弧高通常为80μm。部段3c是指芯片附接膜14和芯片13的厚度。在本领域中，部段3c的厚度通常为150μm。部段3d是指位于芯片下方的中间框架10的厚度。在本领域中，部段3d的厚度通常为200μm。经过计算即可得知，根据现有技术制造的封装件的总厚度可以为530μm。
图4A示出了利用根据本发明的引线框架进行封装而得到的封装件的截面图。
如图4A所示，封装件可以包括引线框架、引线42、芯片43、塑封部45。引线框架可以包括中间框架40和引脚框架41。在一些实施例中，引线框架可以由铜制成。
与现有技术不同的是，根据本发明的中间框架40的一部分可以被移除以在竖直方向上形成放置芯片43的贯穿孔，使得芯片43的底部与中间框架40和引脚框架41的底部齐平。在一些实施例中，根据本发明的中间框架40的中间部分可以被移除。在一些实施例中，在中间框架40内可以设置至少一个贯穿孔。
图4B示出了利用根据本发明的另一种引线框架进行封装而得到的封装件的截面图。与图4A不同的是，根据本发明的中间框架40还可以包括倒角部48。倒角部48在截面图上可以呈现出漏斗形、圆角形等各种形状。换句话说，在竖直方向上，贯穿孔可以在中间框架40的上表面形成第一平面孔并且贯穿孔可以在中间框架40的下表面形成第二平面孔，第一平面孔的面积可以大于第二平面孔的面积。
设计倒角部的目的是防止引线42在任何情况(例如引线42焊接至芯片43的过程中或对引线框架进行封装的过程中)下与中间框架40产生不必要的接触，从而导致短路等不期望的事件发生。
图5是将利用根据本发明的引线框架进行封装而得到的封装件的截面图与俯视图进行对比的对比示意图。
图5的上部是如图4所示的截面图，图5的下部是俯视图，其中截面图通过在俯视图中沿虚线B-B截取而得到。在俯视图中示出了贯穿孔44。如图所示，贯穿孔44在水平面上具有正方形截面。在一些实施例中，贯穿孔44在水平面上可以具有矩形截面。在一些实施例中，贯穿孔44在水平面上也可以具有其他形状的截面。
图6示出了利用根据本发明的引线框架的封装件的厚度示意图。
图6是在封装件内除塑封部以外、各部件堆叠的最厚部分处截取的图。
如图6所示，所截取的封装件包括中间框架40、芯片43、引线42和塑封部45。部段6a是指塑封部15高出引线42的弯曲弧的高度(即，安全弧高)。安全弧高可以为100μm。部段6b是指引线42高出中间框架40的弯曲弧的高度，该高度也可以称为弧高；在一些实施例中，该高度可以为50μm。部段6c是指中间框架40的厚度。部段6c的厚度通常为200μm。经过计算即可得知，根据本发明制造的封装件的总厚度可以为350μm。
通过对比现有技术和本发明可以看出，采用根据本发明的引线框架可以明显减少封装件的总厚度。这可以为穿戴设备等小型化电子产品提供更多的商业选择。
此外，在本发明的方案中，由于芯片的底部可以与中间框架和引脚框架的底部齐平，因此省略了芯片附接膜，从而完全消除了分层剥离和芯片附接空洞等缺陷。同时，由于省略了芯片附接膜，因此可以降低制造封装件的制造成本。
另外，由于芯片的底部可以与中间框架和引脚框架的底部齐平，因此减少了制造引线框架的材料用量，从而降低制造封装件的制造成本，并且使单个封装件的整体质量更小，进而降低封装件的运输成本。
进一步地，芯片在工作条件下容易产生热量，传统的引线框架在热量传递方向上需要经过两个不同的介质(芯片附接膜和中间框架)，这导致热能传递效率低。然而，本发明的引线框架完全省略了上述两个不同的介质，可以直接将芯片产生的热量散发至环境中，从而极大提高芯片的散热效率。
下面将描述利用根据本发明的引线框架形成封装件的方法。该方法可以包括：将至少一个引线框架放置在载体上；在引线框架的中间框架中的至少一个贯穿孔内放置至少一个芯片并使至少一个芯片放置在载体上；将至少一个引线的一端焊接至至少一个芯片，并且将至少一个引线的另一端焊接到引线框架的多个引脚框架中的至少一个；对引线框架、至少一个芯片和至少一个引线塑封，以形成塑封结构；以及去除载体以形成封装件。在本发明中，包含塑封部和载体的结构可以被称为塑封结构。
如图7所示，塑封结构47包括封装件和载体46。去除载体46的塑封结构47即是封装件。在一些实施例中，载体46可以是有机膜。在一些实施例中，载体46可以是有机粘性膜。载体46旨在固定芯片与中间框架的相对位置。在载体46是有机粘性膜的情况下，可以更好地固定芯片与框架的相对位置。
在一些实施例中，在中间框架中可以设置一个或多个贯穿孔，每个贯穿孔内均可以设置一个或多个芯片。这使得封装件的结构设计更加灵活。
此外，尽管在附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
虽然已经参考若干具体实施方式描述了本发明的精神和原理，但是应该理解，本发明并不限于所公开的具体实施方式，对各方面的划分也不意味着这些方面中的特征不能组合以进行受益，这种划分仅是为了表述的方便。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。

Claims (6)

1.一种引线框架，包括：
中间框架，以及
多个引脚框架，所述多个引脚框架设置在中间框架的周围，
其中，所述中间框架在竖直方向上具有至少一个贯穿孔，所述至少一个贯穿孔用于容纳至少一个芯片。
2.根据权利要求1所述的引线框架，其中，在所述竖直方向上，所述至少一个贯穿孔在所述中间框架的上表面形成第一平面孔并且所述至少一个贯穿孔在所述中间框架的下表面形成第二平面孔，并且其中，所述第一平面孔的面积大于所述第二平面孔的面积。
3.一种封装件，包括：
根据权利要求1至2中任一项所述的引线框架；
至少一个芯片，其放置在所述引线框架的中间框架中的至少一个贯穿孔内；
至少一个引线，所述至少一个引线的一端连接到所述至少一个芯片，并且所述至少一个引线的另一端连接到所述引线框架的多个引脚框架中的至少一个；和
塑封部，其用于将所述引线框架、所述至少一个芯片和所述至少一个引线塑封。
4.一种利用根据权利要求1至2中任一项所述的引线框架形成封装件的方法，包括：
将至少一个所述引线框架放置在载体上；
在所述引线框架的中间框架中的至少一个贯穿孔内放置至少一个芯片并使所述至少一个芯片放置在所述载体上；
将至少一个引线的一端焊接至所述至少一个芯片，并且将所述至少一个引线的另一端焊接到所述引线框架的多个引脚框架中的至少一个；
对所述引线框架、所述至少一个芯片和所述至少一个引线塑封，以形成塑封结构；和
去除载体以形成封装件。
5.根据权利要求4所述的方法，其中，所述载体是有机膜。
6.根据权利要求5所述的方法，其中，所述有机膜是有机粘性膜。
CN202311342561.5A 2023-10-16 2023-10-16 引线框架、封装件及形成封装件的方法 Pending CN117253870A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311342561.5A CN117253870A (zh) 2023-10-16 2023-10-16 引线框架、封装件及形成封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311342561.5A CN117253870A (zh) 2023-10-16 2023-10-16 引线框架、封装件及形成封装件的方法

Publications (1)

Publication Number Publication Date
CN117253870A true CN117253870A (zh) 2023-12-19

Family

ID=89134942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311342561.5A Pending CN117253870A (zh) 2023-10-16 2023-10-16 引线框架、封装件及形成封装件的方法

Country Status (1)

Country Link
CN (1) CN117253870A (zh)

Similar Documents

Publication Publication Date Title
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US6764880B2 (en) Semiconductor package and fabricating method thereof
US7998791B2 (en) Panel level methods and systems for packaging integrated circuits with integrated heat sinks
US7339259B2 (en) Semiconductor device
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US7554179B2 (en) Multi-leadframe semiconductor package and method of manufacture
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
US20090224383A1 (en) Semiconductor die package including exposed connections
US20090267210A1 (en) Integrated circuit package and manufacturing method thereof
US8471383B2 (en) Semiconductor package and fabrication method thereof
KR20090093398A (ko) 스택 패키지
US20100219518A1 (en) Quad flat non-leaded package
CN117253870A (zh) 引线框架、封装件及形成封装件的方法
JP5561072B2 (ja) 半導体装置の製造方法
US8535988B2 (en) Large panel leadframe
US8106489B1 (en) Integrated circuit package and packaging method
US10079162B1 (en) Method for making lead frames for integrated circuit packages
US20150214187A1 (en) Leadframe area array packaging technology
KR20050000972A (ko) 칩 스택 패키지
US7220619B2 (en) Process of cutting electronic package
TWI839000B (zh) 封裝結構以及封裝方法
US20070108626A1 (en) Flip-chip integrated circuit packaging method
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination