JPS58130553A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58130553A
JPS58130553A JP57012800A JP1280082A JPS58130553A JP S58130553 A JPS58130553 A JP S58130553A JP 57012800 A JP57012800 A JP 57012800A JP 1280082 A JP1280082 A JP 1280082A JP S58130553 A JPS58130553 A JP S58130553A
Authority
JP
Japan
Prior art keywords
frame
chips
package
bed
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57012800A
Other languages
English (en)
Inventor
Masanori Ihara
井原　正憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57012800A priority Critical patent/JPS58130553A/ja
Publication of JPS58130553A publication Critical patent/JPS58130553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数個の半導体チップｖ１外囲器（パッケー
ジ）内に封止した半導体装置に関する・ 〔発明の技術的背景〕 電子ａｌｌｌ重器において、振器の小型化の要求は日々
激しさを増してきている０これ感二伴い。
半導体＊Ｉ［、特框二１（、：（ｆｉ檜回路）、■、８
１（大規模集積回路）に８いては、パッケージの小型化
のａｘ−？ｍ数の１　（：　（ｂ　ｌチップ化及び複数
のＩｃ、Ｌ８１の１パツケージ化の要求が激しい・ 現在、４０〜６０ビン程度のモールド樹脂封止型フラッ
トパッケージは、ＩＩＩ図ｃ示すようＣ，モールド樹脂
の厚さは１．５■と耐湿性の寿命上限界に近いところま
で薄型化されている・＠２因は第１図のｘ−ｘ’纏Ｃ：
沿った断面囚である・８１１ｍ及び１１２図において、
ｌは半導体テップで、このチップｌはマクント削２によ
りフレーム・ベッド（半導体素子取付部）ａｔ：固着さ
れている・４は内部リード部、Ｓは外部リード部、６は
ボンディングワイヤ、ｒはモールドゝ樹脂、８はフレー
ム・ベッド１の吊りビンであるＯ このパッケージＣ；おいて、モールドｓｔｙの外形はビ
ン数によって異なるが、４０〜６０ビン程度でモールド
辺は１０−〜２０箇のものが現在市場に出まわっている
・モールド辺の限界は、リードビンの引張りＣ；対する
抜は強度やモールド樹脂１とリードｓ４．ｊとの界―か
ら侵入する水分−二よる耐湿性寿命の点などから決りて
くる・また、Ｌ８Ｉを梧帷するプリント基板のＮｌｔと
外部リード部５の加工積度上から制約されるリードピッ
チとゼン数≦二よっても限界が生じ、上記２項のどちら
か長い万の辺長が採用されることになる。
以上の観点に立って、−子機器の小型化≦：寄与するた
め≦：、　Ｉ　Ｃ，ｌ、８１パツケージはどうあるかに
ついて考える。
同一システムの機器を組むとさ１部品点数はできるだけ
少なくシ、小型化しなければならない。半導体チップ片
の素子数は年々増加し、かつ微細化されてきているが、
これらの素子は分割すると１歩留りが向上し、安価≦−
なるととも番−設計も各編Ｃ：なる０また、チップ製作
上全く興なるウェハ製作工程を何Ｔる素子χ同一テップ
Ｌ６二混在させたチップ馨製造することは、極ｙ）て内
畷で無駄を生じる。
そこで、Ｌ紀２点のような理由により分割したチップを
別々のパッケージに封止込んだとき。
機器はチップ’ｉ”ｙｆ剖Ｔる的のも０＞と比べ実装密
度は低下する・これ−二対する一つの解決方法として、
第３図Ｃ二示すように複数個のチップｌｌ・ｔｘｙｌ同
一平面上のベッドに載置して封止込む方法がある・この
方法によれば、実装密度は同上するが、１テップ品に比
ベパッケージ外形は。
！ｌｐＨ凶及び１４３図を比較丁れば明らがなよう一一
大きくなってし釆う。
〔発明の目的〕
この発明は上記実情（：癒みてなされたもので。
その目的は、複数個の半導体テップｔ’ｌテップ化品と
ほぼ同じ大きさ砿−１パツケージ化でき。
実装密度が向上した半導体装ｌｌｖ提供することＣ二あ
る・ 〔発明の概要〕 この発明は、フレーム−ベッドの両面にそれぞれ半導体
チップ１収り付け、これらを同一のパッケージに封止込
むものである。
〔発明の実施例〕
以下１図面な参照してこの発明の一実施例な説明する◎
弗４図はモールド樹脂封圧型フラットパッケージの断［
ｋ＋因？ボ丁ものであるＯこのパッケージにおいては、
２個の半畳体チップ１１゜◆２が、リードフレームにお
けるフレーム−ベッドｊｊの表裏向ｌＴｉ１ｌＣ−それ
ぞれマウント剤１４により同右され、ボンディングの後
モールド樹脂１５により封止込められている・１６はボ
ンディングワイヤ、１２は内部リード部、１Ｂは外部リ
ード部である０ こう−「ること５二よって、モールド外形を大きくする
ことなく簡密度なｌパッケージの外囲器Ｖ提供すること
ができるＯただし１両面に半導体テップＪ　ｔ　＊　ｘ
：Ｉｌ’にマウントし、ボンディングＴるため、第２図
の従来品にｇいて、下方のモールド厚Ｙ　０．６　ｍｓ
、かうｔ方と同じ（０，９ｍとする必要があり、第４丙
に小す五う弧二上下０．９■のモールド厚となるＯモー
ルド／ζツケージの厚さとしては、従来品に比べて、０
．３ｍ厚くなるだけで１機器の小型化−二は例ら悪影智
乞及ぼさないことは言うまでもないＣ よた、半Ｓ体ナツプは税状挾雨し−；ルで既弧ニリード
ビン数にして４０ビン程度のものを上下Ｉ：それぞれ２
個載せることもできる。さらＣ：。
３個以上の半導体チップを載せ、そのボンディング数の
合計が最大時で外部リード数までのテップ片を載せるこ
ともできる。
現状レベル技術では、フレームの板厚０．１５■で、外
部リード端子ピッチが０．７雪、リード幅が０．３５■
の製品にて、モールド外形１６■Ｌ１でパッケージビン
数多０ビン程度のものが量産レベルで可能である・ 次に、ボンディングするリードと、半導体テップの関゛
係について述べると、上下の半導体テラｊｔｔ、ｔｚは
それぞれ別々のリートビン≦ニボンデイングされる（た
だし、共通電諒や共通に使用しても良い上下の半導体チ
ップＩＩ・ＩＨの端子は同一リード≦：ボンデイングし
てもよい−）。
このリードビンの振り分け、割り付けは事ｌＩＪ　Ｃシ
ステム設計の段階で決定され、そのシステム別−二個々
にボンディングすべきリードピンな上下の半導体チップ
ｔｔａｔｚに割り付ければよｂ″・ 次に、上記装置の組立方法の一例な述べる・先ず、フレ
ーム・ベッド１３の上面側の半導体テップｌｌの固着は
、従来通りフレーム・ベッド１’Ｊにｔｌ」えばエボキ
Ｖ樹脂のマウント剤１４６二より行う・続いて、下面の
半導体チップ１２の固着は、フレームを裏返し、フレー
ムの外枠（リードフレームＩ；は複数個（ｈ　Ｉ　Ｃ：
又はＬＳＩが共通外枠（ユ接続されており、マクント→
ボンディング→モールド封止な終了させ１個々のパッケ
ージ匂（：フレームの外枠から切り隘される・）及び各
チップのボンディングされるべき内ｇｂ　リード都１７
の外側を支持し、マウント剤１４にて行う０フレーム・
ベッド１３は吊りビン（−示せず）にて、フレームの外
枠Ｃ；吊られているため、内部リード部１７の外側を交
付すると同時に吊りビン部も文持丁れは、現状技術でも
って各編にマクント作業ン打うことができる（さら区二
、安全ｋＭすならば、争削Ｃユマウントした半導体テッ
プｉｔとフレーム・ベッドＪ３の璧いている所を支持し
てマウントすれはよい−）。
続いて、上面側の半導体チップｉｉのボンディングを行
う−こσ）ボンディングは、フレームの外枠及び内部リ
ード部ＪＦのボンディング部の外側及び吊りビン部を支
持して例えばＡｔ超童肢ボンディングを行う・続いて、
下Ｉｌ］Ｉｌｌの半導体テップＩＩのボンディングは、
フレームを裏返して上面の場合と同様に行う（安全な期
丁ならば、マウント時と同様半導体テップ１１とフレー
ム・ベッド１１の空いている所を支持してボンディング
丁ればよい）・こうすること１；より、マウント、ボン
ディングは半導体チップ１１．１１及びボンディング・
ワイヤ１６【損値させることなく行うことができる― 続いて、モールド樹＠Ｉｇの封止は、従来型と同じよう
Ｃニフレーム外枠及び外部リード酩１ａをモールド金型
に支持し、従来工程と同様に行う、続いて、フレーム枠
から各パッケージＹ切り一丁と同時−二弗４６！ｌ（：
示すよう峨；外部リード都１８のフォーミングを行う― 尚、上記実施例においては、フラットパッケージ型のモ
ールド樹脂封止品について説明したが、これ６：＠足す
るものではなく、デュアル・インラインパッケージ（Ｄ
ＩＰ）型のモールド樹脂樹止品、Ｖングル・インライン
パッケージ（８１Ｆ）！ｊ１のモールド樹脂封止品区二
も適用が可能であり、８ら鑑−樹脂封止品６二限らずセ
ラミック封止品ｄ；も適用できるものである・またｍｓ
ｇＡはこの発明の他の実施１Ａｌｖ示すものであり、こ
れについて説明する・複数のインナーリードｌＦのうち
、それぞれの半纏体チップ１７及び１２に割りつけられ
るインナーリードＪＦｖ、フレームベッド１３の表向ま
たは裏向より各テップ７７及び１２の表面側へ湾曲させ
である・こＱＪようＩ：各チップ１１．１２の表−の位
置とインナーリード１７の表面の位置と１はぼ同一平面
となるよう（；すること≦二よって。
各チップＩ１．１２と、インナーリード１１とをボンデ
ィング［Ａする。ムンテイングワイヤ１６がベッド１１
やチップ１１．１１端Ｃ；接触することが避けられるよ
うｉ二なっている・またワイヤー１６のベッド１１やデ
ツプ１１．１１への不所望な接近を避けて電気的なａＩ
軸性や寿命の低下ｖＦｊ止Ｔることもできる・史に、ボ
ンディング作業の効皐化が因れる・ 〔発明の効果〕 以上のようＣ：この発明によれば、フレーム・ベッドの
両面６：それぞれ半導体チップを取り付けるようにした
ので、複数個の半導体チップの実′ｇ＆密度が同上し、
小型の半導体装ｌｌを提供できる・また実用化−二著し
く優れるものである・＊Ｓ：、Ｓ：側の如く、テップ１
１とテップ１２とのチップサイズな異ならせておけば、
各チップの回路構成などによる熱特性の要求−二応じ島
くなる・６例えはチップサイズの大きいチップｔｉｙｘ
熱特性の要求か蝋まれるものとしておけば、チップサイ
ズの小さいテップｔｚｋ＆けることによって、ベッド１
１の裏−の菖出ｆｌｖ大きくシ、熱放散１＋％ｉめるこ
とができるので。
熱特性ｖ？ｌｌ！ｉ償することができる・
【図面の簡単な説明】
第１図は従来のフラットパッケージの透視平−図、第２
肉は第１図のｘ　−ｘ’線響：沿った断面因、第３図は
従来の２個の半導体チップが封じ込まれたパッケージの
透視平面１ｍ、４４因はこσＪ′発明の一実施例Ｃ；係
るフラットパッケージのｉｌＴ面ＩＭＩＫ５図はこの発
明の他の実施例Ｃ二係るパッケージの断面図である。 １１．１１・・・半導体チップ、ｔＳ・・・フレーム・
ベッド、Ｊ５・・・モールド樹脂、１１・・・内部リー
ド部、ＩＩＩ・・・外部リード都０ 出軸人代理人　弁理士　鈴　江　武　彦１１１図 第２図 ＩＮ、１　　図 一４図 第５図

Claims (1)

  1. 【特許請求の範囲】 半導体系子が収り付けられる半導体素子取付部の両Ｉｉ
    ］（−それぞれ半導体系子が収り付けられ。 これらが同一外囲器内≦ユ封止込められたことを特徴と
    する半導体装置。
JP57012800A 1982-01-29 1982-01-29 半導体装置 Pending JPS58130553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57012800A JPS58130553A (ja) 1982-01-29 1982-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57012800A JPS58130553A (ja) 1982-01-29 1982-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS58130553A true JPS58130553A (ja) 1983-08-04

Family

ID=11815462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57012800A Pending JPS58130553A (ja) 1982-01-29 1982-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS58130553A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221496A2 (en) * 1985-11-04 1987-05-13 International Business Machines Corporation Integrated circuit package
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4878106A (en) * 1986-12-02 1989-10-31 Anton Piller Gmbh & Co. Kg Semiconductor circuit packages for use in high power applications and method of making the same
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH03116860A (ja) * 1989-09-29 1991-05-17 Hitachi Ltd 半導体装置
US5347429A (en) * 1990-11-14 1994-09-13 Hitachi, Ltd. Plastic-molded-type semiconductor device
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100619208B1 (ko) * 1997-09-29 2006-10-24 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221496A2 (en) * 1985-11-04 1987-05-13 International Business Machines Corporation Integrated circuit package
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4878106A (en) * 1986-12-02 1989-10-31 Anton Piller Gmbh & Co. Kg Semiconductor circuit packages for use in high power applications and method of making the same
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
JPH03116860A (ja) * 1989-09-29 1991-05-17 Hitachi Ltd 半導体装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
US5347429A (en) * 1990-11-14 1994-09-13 Hitachi, Ltd. Plastic-molded-type semiconductor device
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5545922A (en) * 1994-06-28 1996-08-13 Intel Corporation Dual sided integrated circuit chip package with offset wire bonds and support block cavities
EP0774162A4 (en) * 1994-06-28 1997-07-30 Intel Corp MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES
KR100619208B1 (ko) * 1997-09-29 2006-10-24 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그제조방법

Similar Documents

Publication Publication Date Title
JPS6290953A (ja) 樹脂封止型半導体装置
US7439612B2 (en) Integrated circuit package structure with gap through lead bar between a die edge and an attachment point corresponding to a conductive connector
JPS58130553A (ja) 半導体装置
TW569406B (en) Semiconductor device and the manufacturing method thereof
US6414379B1 (en) Structure of disturbing plate having down set
JPS62109333A (ja) 半導体パツケ−ジ
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JP2682200B2 (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS635239Y2 (ja)
JP2841841B2 (ja) Ｐｇａパッケージ
KR950003907B1 (ko) 반도체 리이드 프레임
JPH02143449A (ja) 半導体封止容器
KR940008644Y1 (ko) 시스템 보드 레벨 패키지
JPH0199245A (ja) Ｉｃパッケージ
JPS62219531A (ja) 半導体集積回路装置
JPH03196558A (ja) 集積回路装置
KR0147157B1 (ko) 티형 고집적 반도체 패키지
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
TW452958B (en) Structure for connecting turbulence plate to the inner lead
JPS6339970Y2 (ja)
JPS6187343A (ja) フラツトパツケ−ジの製造方法
JPH04318959A (ja) 半導体装置
JPS6292354A (ja) ハイブリツドｉｃ