KR940008644Y1 - 시스템 보드 레벨 패키지 - Google Patents

시스템 보드 레벨 패키지 Download PDF

Info

Publication number
KR940008644Y1
KR940008644Y1 KR2019910024569U KR910024569U KR940008644Y1 KR 940008644 Y1 KR940008644 Y1 KR 940008644Y1 KR 2019910024569 U KR2019910024569 U KR 2019910024569U KR 910024569 U KR910024569 U KR 910024569U KR 940008644 Y1 KR940008644 Y1 KR 940008644Y1
Authority
KR
South Korea
Prior art keywords
pcb
system board
chip
board level
package
Prior art date
Application number
KR2019910024569U
Other languages
English (en)
Other versions
KR930016244U (ko
Inventor
남승장
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR2019910024569U priority Critical patent/KR940008644Y1/ko
Publication of KR930016244U publication Critical patent/KR930016244U/ko
Application granted granted Critical
Publication of KR940008644Y1 publication Critical patent/KR940008644Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

시스템 보드 레벨 패키지
제1도는 일반적인 반도체 패키지 내부구조도.
제2도는 본 고안에 의한 시스템 보드 레벨 패키지의 평면도.
제3도는 제2도의 단면도.
제4도 (a) 및 (b)는 제2도에서 PCB와 칩간 연결방법을 설명하기 위한 도면이다.
본 고안은 반도체 패키지에 관한 것으로, 특히 시스템 보드의 여러소자를 다수의 IC로 집적한 칩셋(chip set)들을 하나의 패키지에 실장시킨 시스템 보드 레벨 패키지에 관한 것이다.
일반적으로 반도체칩은 외부환경으로부터 보호하거나 사용하기에 용이하도록 패키징작업을 하게 되는데 제1도에 도시된 바와같이 다이패드(1)위에 칩(2)을 탑재한후 칩패드와 패키지리드(3)를 본딩와이어(4)로 연결한 후 몰드수지로 봉합하여 패키징을 한다.
최근에는 IC의 집적화기술이 비약적으로 발전함에 따라 프린트회로 기판에서의 회로밀도가 갈수록 높아져 여러소자로 구성된 종래의 회로를 단일칩(one chip)화하는 경향이 두드러지고 있으며 시스템보드의 여러소자를 몇 개의 IC로 집적화하는 기술이 발전함에 따라 고기능이 IC패키지가 출현하여 시스템 보드는 더욱 작아지고 정밀해지고 있다.
그러나 IC 집적도가 증가함에 따라 고집적화에 따른 수율감소 뿐만아니라 복합신호 IC 집적일 경우 정교한 기술이 요구되어지므로 기술적 어려움이 따르게 된다.
따라서 본 고안은 이와같은 문제점을 해소하기 위한 것으로 다수의 IC로 집적한 칩셋(chip set)들을 하나의 패키지에 실장시킨 소형, 고성능의 시스템 보드 레벨 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안은 보드 레벨 기능을 가지는 다수의 칩셋들이 PCB(Printed Circuit Board) 기판상에 하나의 패키지로 이루어진 구조임을 특징으로 한다.
이하, 본 고안을 첨부한 도면을 참조하여 설명한다.
제2도는 본 고안 IC칩셋들을 집적한 시스템 보드 레벨 패키지의 평면도이다.
도시한 바와같이 다층정밀 PCB(5)상에 다수의 칩(6)셋들을 접착한 후 PCB 칩 접속패드와 칩패드를 본딩와이어(4)로 연결하고 칩(6)과 칩(6)간의 연결은 제3도에 도시한 단면도에서와 같이 통상의 PCB와 같이 PCB 내부에서 PCB 패턴(7)으로 연결하며 PCB칩 접속패드(9)와 패키지리드(12)를 연결한후 몰딩수지(8)로 패키징 한다.
제4도 (a) 및 (b)는 PCB와 칩간의 연결상태를 나타낸 것이다.
제4도 (a)는 PCB와 칩을 본딩와이어(4)로 연결한 실시예로서 PCB 칩 접속패드(9)와 칩패드(10)를 본딩와이어(4)를 사용하여 직접연결하였으며, 제4도(b)에 도시한 경우와 같이 금속배선(11)을 증착시킨 필름(13)을 보조물로 사용하여 칩패드(10)와 연결할 수도 있다.
이때 칩패드(10)와 이 필름의 금속배선(11)을 연결하기 위해서는 패드 크기만큼의 배선정밀도를 유지하여야만 한다.
본 고안은 일반적인 반도체 패키지 기술을 시스템 보드 레벨까지 확대하여 패키지내에 PCB를 실장함으로써 고부가 가치제품을 창출할 수 있어 원가절감 뿐만아니라 소형, 고정밀 시스템 설계에 매우 유용하게 이용될 수 있다.

Claims (3)

  1. 반도체 모듈 패키지에 있어서, 다수의 칩(6)셋을 탑재하는 다층정밀 PCB(5)와, 상기 PCB(5)와 칩(6)을 연결하는 수단, 상기 PCB의 칩 접속패드와 연결된 패키지리드(12)를 일체로하여 이루어진 시스템 보드 레벨 패키지.
  2. 제1항에 있어서 상기 PCB와 칩을 연결하는 수단이 본딩와이어 또는 금속배선을 증착시킨 필름인 것을 특징으로 하는 시스템 보드 레벨 패키지.
  3. 제1항에 있어서, 상기 칩(6)간 배선은 PCB 패턴(7)을 이용하여 것을 특징으로 하는 시스템 보드 레벨 패키지.
KR2019910024569U 1991-12-28 1991-12-28 시스템 보드 레벨 패키지 KR940008644Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910024569U KR940008644Y1 (ko) 1991-12-28 1991-12-28 시스템 보드 레벨 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910024569U KR940008644Y1 (ko) 1991-12-28 1991-12-28 시스템 보드 레벨 패키지

Publications (2)

Publication Number Publication Date
KR930016244U KR930016244U (ko) 1993-07-28
KR940008644Y1 true KR940008644Y1 (ko) 1994-12-26

Family

ID=19326186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910024569U KR940008644Y1 (ko) 1991-12-28 1991-12-28 시스템 보드 레벨 패키지

Country Status (1)

Country Link
KR (1) KR940008644Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668939B1 (ko) * 2000-08-21 2007-01-12 앰코 테크놀로지 코리아 주식회사 보드 레벨 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR930016244U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US6252305B1 (en) Multichip module having a stacked chip arrangement
US6359340B1 (en) Multichip module having a stacked chip arrangement
US4578697A (en) Semiconductor device encapsulating a multi-chip array
US6559539B2 (en) Stacked package structure of image sensor
US5409863A (en) Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
KR20000052095A (ko) 마주 보는 멀티-칩 패키지
US20020000652A1 (en) Board on chip ball grid array
US5319243A (en) Electronic assembly with first and second substrates
US6340839B1 (en) Hybrid integrated circuit
US6759753B2 (en) Multi-chip package
JPS61117858A (ja) 半導体装置
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
US20020140073A1 (en) Multichip module
KR940008644Y1 (ko) 시스템 보드 레벨 패키지
KR950012925B1 (ko) 반도체 리이드 프레임
GB2366079A (en) A module card and a method for manufacturing the same
JP2541532B2 (ja) 半導体モジュ―ル
JPH0365662B2 (ko)
KR950003907B1 (ko) 반도체 리이드 프레임
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
US11309288B2 (en) Electronic system, die assembly and device die
JP2663567B2 (ja) 混成集積回路装置
JPS617657A (ja) マルチチツプパツケ−ジ
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 12

EXPY Expiration of term