JP2663567B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2663567B2 JP2663567B2 JP26969488A JP26969488A JP2663567B2 JP 2663567 B2 JP2663567 B2 JP 2663567B2 JP 26969488 A JP26969488 A JP 26969488A JP 26969488 A JP26969488 A JP 26969488A JP 2663567 B2 JP2663567 B2 JP 2663567B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- hybrid integrated
- wiring board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に、実装密度の
大きなトランスファーモールド型の混成集積回路装置に
関する。
大きなトランスファーモールド型の混成集積回路装置に
関する。
〔従来の技術〕 従来、この種の混成集積回路装置としては、第３図
（ａ），（ｂ）に示すように、リードフレーム31に貼り
付けられたプリント配線基板33上に、各種ICチップ及び
シリコンウェハ上に薄膜パターンを形成して作成した受
動素子チップ等の搭載チップ35を搭載した後、ボンディ
ングワイヤ34により、リードフレーム31とプリント配線
基板33間及び搭載チップ35間に電気的な接続を施し、ト
ランスファーモールド樹脂37にて封止した構造となって
いた。
（ａ），（ｂ）に示すように、リードフレーム31に貼り
付けられたプリント配線基板33上に、各種ICチップ及び
シリコンウェハ上に薄膜パターンを形成して作成した受
動素子チップ等の搭載チップ35を搭載した後、ボンディ
ングワイヤ34により、リードフレーム31とプリント配線
基板33間及び搭載チップ35間に電気的な接続を施し、ト
ランスファーモールド樹脂37にて封止した構造となって
いた。
しかしながら、上述した従来の混成集積回路装置は、
配線基板としてプリント配線基板を用いている為、例え
ば、シリコン基板等と比較して、その平坦度や適用可能
なプロセスの差異から、パターンの微細化が難しく、一
般的には、数十ミクロン程度までの加工が限界であると
いう欠点がある。
配線基板としてプリント配線基板を用いている為、例え
ば、シリコン基板等と比較して、その平坦度や適用可能
なプロセスの差異から、パターンの微細化が難しく、一
般的には、数十ミクロン程度までの加工が限界であると
いう欠点がある。
又、搭載ICチップがボンディングワイヤにより接続さ
れる為、配線基板側のランドパターンも大きなものとな
り、配線を引き回す上で大きな障害となるという欠点も
ある。
れる為、配線基板側のランドパターンも大きなものとな
り、配線を引き回す上で大きな障害となるという欠点も
ある。
さらに、抵抗，コンデンサ等の受動素子は、回路上必
要な個数及び種類を１個又は数個のチップに集中して作
り込む為、受動素子チップまでの配線の引き回しが多く
なり、配線パターンに関する設計上の困難さはさらに大
きなものとなるという欠点もある。
要な個数及び種類を１個又は数個のチップに集中して作
り込む為、受動素子チップまでの配線の引き回しが多く
なり、配線パターンに関する設計上の困難さはさらに大
きなものとなるという欠点もある。
本発明の目的は、パターンの微細化が可能で、配線の
引き回わしが少く、配線パターンの設計が容易な混成集
積回路装置を提供することにある。
引き回わしが少く、配線パターンの設計が容易な混成集
積回路装置を提供することにある。
本発明は、配線基板上に複数のICチップを搭載し、ト
ランスファーモールドして成る混成集積回路装置に於い
て、前記配線基板としてシリコン基板を使用し、且つ、
フリップチップをバンプ接続した部分を有している。
ランスファーモールドして成る混成集積回路装置に於い
て、前記配線基板としてシリコン基板を使用し、且つ、
フリップチップをバンプ接続した部分を有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面
図及び断面図である。
図及び断面図である。
第１の実施例は、第１図（ａ），（ｂ）に示すよう
に、リードフレーム11の基板搭載用マウントアイランド
12に貼り付けられた数ミクロン幅の微細パターンにより
構成されるシリコン配線基板13上に各種ICチップ等の搭
載チップ15が搭載されており、それらの電気的接続に
は、半田パンプ16が用いられている。
に、リードフレーム11の基板搭載用マウントアイランド
12に貼り付けられた数ミクロン幅の微細パターンにより
構成されるシリコン配線基板13上に各種ICチップ等の搭
載チップ15が搭載されており、それらの電気的接続に
は、半田パンプ16が用いられている。
又、リードフレーム11と、シリコン配線基板13との電
気的接続には、ボンディングワイヤ14を使用している。
気的接続には、ボンディングワイヤ14を使用している。
第２図（ａ），（ｂ）は本発明の第２の実施例の平面
図及び断面図である。
図及び断面図である。
第２の実施例は、第２図（ａ），（ｂ）に示すよう
に、第１の実施例に加えて、更に、シリコン配線基板23
上の所定の位置に、抵抗パターン28とコンデンサパター
ン29が作り込まれている。
に、第１の実施例に加えて、更に、シリコン配線基板23
上の所定の位置に、抵抗パターン28とコンデンサパター
ン29が作り込まれている。
以上説明したように本発明は、プリント配線基板の代
わりにシリコン配線基板を用いることにより、配線幅を
１ケタ程度小さく出来る為、配線密度は飛躍的に向上す
る。
わりにシリコン配線基板を用いることにより、配線幅を
１ケタ程度小さく出来る為、配線密度は飛躍的に向上す
る。
さらに、従来独立に作成しなければならなかった受動
素子チップもシリコン配線基板上に直接に、しかも、従
来のプロセス技術の転用で個々の素子単位に任意の位置
にパターンとして作り込むことが可能となる為、搭載チ
ップ数を１個から数個減少出来、従来、配線を引き回す
上で障害となっていたランドパターンを十分小さなもの
とすることができる。
素子チップもシリコン配線基板上に直接に、しかも、従
来のプロセス技術の転用で個々の素子単位に任意の位置
にパターンとして作り込むことが可能となる為、搭載チ
ップ数を１個から数個減少出来、従来、配線を引き回す
上で障害となっていたランドパターンを十分小さなもの
とすることができる。
以上の効果を総合して、実施例のトランスファーモー
ルド型混成集積回路装置は、従来のそれに比較して２〜
３倍程度の実装密度を実現できる効果がある。
ルド型混成集積回路装置は、従来のそれに比較して２〜
３倍程度の実装密度を実現できる効果がある。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面図
及び断面図、第２図（ａ），（ｂ）は本発明の第２の実
施例の平面図及び断面図、第３図（ａ），（ｂ）は従来
の混成集積回路装置の一例の平面図及び断面図である。 1,21,31……リードフレーム、12,22,32……基板搭載用
マウントアイランド、1,23……シリコン配線基板、33…
…プリント配線基板、14,24,34……ボンディングワイ
ヤ、15,25,35……搭載チップ、16,26……半田バンプ、1
7,27,37……トランスファーモールド樹脂、28……抵抗
パターン、29……コンデンサパターン。
及び断面図、第２図（ａ），（ｂ）は本発明の第２の実
施例の平面図及び断面図、第３図（ａ），（ｂ）は従来
の混成集積回路装置の一例の平面図及び断面図である。 1,21,31……リードフレーム、12,22,32……基板搭載用
マウントアイランド、1,23……シリコン配線基板、33…
…プリント配線基板、14,24,34……ボンディングワイ
ヤ、15,25,35……搭載チップ、16,26……半田バンプ、1
7,27,37……トランスファーモールド樹脂、28……抵抗
パターン、29……コンデンサパターン。
Claims (2)
- 【請求項１】配線基板上に複数のICチップを搭載し、ト
ランスファーモールドして成る混成集積回路装置に於い
て、前記配線基板としてシリコン基板を使用し、且つ、
フリップチップをバンプ接続した部分を有することを特
徴とする混成集積回路装置。 - 【請求項２】配線基板内に少なくとも１つの受動素子が
パターンとして作り込まれている請求項１記載の混成集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26969488A JP2663567B2 (ja) | 1988-10-25 | 1988-10-25 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26969488A JP2663567B2 (ja) | 1988-10-25 | 1988-10-25 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116152A JPH02116152A (ja) | 1990-04-27 |
| JP2663567B2 true JP2663567B2 (ja) | 1997-10-15 |
Family
ID=17475889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26969488A Expired - Lifetime JP2663567B2 (ja) | 1988-10-25 | 1988-10-25 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663567B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190758A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | 半導体装置及びその製造方法 |
| US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
-
1988
- 1988-10-25 JP JP26969488A patent/JP2663567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02116152A (ja) | 1990-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693346B2 (en) | Semiconductor memory module having double-sided stacked memory chip layout | |
| US5889325A (en) | Semiconductor device and method of manufacturing the same | |
| US7276785B2 (en) | Electronic module, panel having electronic modules which are to be divided up, and process for the production thereof | |
| US20050184375A1 (en) | Electronic device configured as a multichip module, leadframe and panel with leadframe positions | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| US20050242432A1 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| US6047467A (en) | Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microelectronics packages via conduction through the package leads | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2663567B2 (ja) | 混成集積回路装置 | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| KR20010067308A (ko) | 적층 다이를 갖는 집적 회로 패키지 | |
| JP2745628B2 (ja) | 樹脂封止型半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR940008644Y1 (ko) | 시스템 보드 레벨 패키지 | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPH0529532A (ja) | 半導体モジユール構造 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| KR950002210B1 (ko) | 반도체 칩 실장 방법 | |
| JPH0529538A (ja) | 半導体モジユール構造 | |
| JPH027597A (ja) | 混成集積回路装置 | |
| JPS6225518B2 (ja) |