JPH027597A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH027597A
JPH027597A JP15966488A JP15966488A JPH027597A JP H027597 A JPH027597 A JP H027597A JP 15966488 A JP15966488 A JP 15966488A JP 15966488 A JP15966488 A JP 15966488A JP H027597 A JPH027597 A JP H027597A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
integrated circuit
resin
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15966488A
Other languages
English (en)
Inventor
Toshiro Sasamoto
笹本　敏郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15966488A priority Critical patent/JPH027597A/ja
Publication of JPH027597A publication Critical patent/JPH027597A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特にリードフレーム
上に取り付けられた印刷配線板上に回路素子を搭載し、
回路素子と印刷配線板上に印刷配線板とリードフレーム
間を各々金属細線で接続した印刷回路板をトランスファ
ーモールドで封止したのちフレームから切離してなる樹
脂封止型混成集積回路装置に関する。
〔従来の技術〕
従来この種の混成集積回路は、印刷配線板上に回路素子
を搭載する際、搭載箇所は配線領域を避けた領域に設け
られていた。この為、搭載領域を回避したパターン設計
が行なわれていた。この為、搭載領域を回避したパター
ン設計が行なわれ、電子回路が高密度になると印刷配線
板の２層化、４層化等の多層技術が必要とされていた。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路装置は電子回路が高機能化
するに従って、回路素子搭載領域、配線領域が多く必要
となる。これに対応する為には印刷配線板の多層化によ
り、配線領域を増やすことが行なわれているが、この方
策は次のような欠点をもつ。
（１）基板が多層化により厚さが増加する為、素子より
発生する熱の放散が悪くなる。
（２）基板の多層化により、基板の厚さが増加する為、
外部リードとの段差が大きくなり、基板と外部リード間
とを接続している金属細線の接合強度の信頼性が劣る。
（３）基板の多層化により単価が上昇する。
本発明の目的は、多層印刷回路板を樹脂封止したものに
比べるとこれらの欠点が少なく高密度化にも対応できる
樹脂封止型混成集積回路装置を提供することにある。
〔課題を解決するための手段〕
本発明の樹脂封止型混成集積回路装置は、金属製アイラ
ンドに接着された印刷配線板と、前記印刷配線板の配線
導体上に絶縁性接着材で固定された絶縁基板を有する膜
素子とを含む印刷回路板を備えてなるというものである
。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の構造を示す平面図、
第１図（ｂ）は第１図（ａ）のＹ−Ｙ’線断面図である
。
金属製アイランドｌａ上に印刷配線板２が取り付けられ
ている。この印刷配線板上に能動素子９が搭載され、又
セラミック基板上に形成された膜抵抗素子４が絶縁性接
着材３で取りつけられている。膜抵抗素子の下には印刷
配線板の配線導体８ａ、８ｂ、　８ｃが設けられている
。Ｍ抵抗素子のパッドと印刷配線板上の配線パターン間
は金属細線５で、印刷配線板上の電極と金属製の外部リ
ードｌｂ間は金属細線６で接続されている。外部リード
１ａの一部、能動素子９、膜抵抗素子４゜及び金属細線
５．６はトランスファーモールド方式で樹脂封止される
。
絶縁性接着材３としては、エポキシ樹脂やシリコーン樹
脂が使用できる。この絶縁性接着材を塗布後パターニン
グしてから膜抵抗素子と接着してもよく、その場合には
、膜抵抗素子のセラミック基板の裏面全体でなく必要な
箇所（例えば４隅）だけ接着するようにして寄生容量を
小さくしてもよい。
膜抵抗素子をとりつけるところだけ局所的に多層化する
ので、熱放散、基板全体の厚みの増大による信頼性の低
下、単価の上昇は最小限に押えられ、高密度化も相当程
度に達成できる。
〔発明の効果〕
以上説明したように本発明は、印刷配線板上の配線導体
上に膜回路素子を絶縁性接着材で固定して局所的に多層
配線化した印刷回路基板を使用することができるので、
樹脂封止型混成集積回路装置の高密化が、多層印刷配線
板利用による放熱性や信頼性の低下を伴なうことなく達
成できる効果がある。
【図面の簡単な説明】
第１図（ａ）は、本発明の一実施例の構造を示す平面図
、第１図（ｂ）は第１図（ａ）のＹ−Ｙ′線断面図であ
る。 １ａ・・・金属製アイランド、１ｂ・・・外部リード、
ＩＣ・・・吊りピンの残余部、２・・・印刷配線板、３
・・・絶縁性接着材、４・・・膜抵抗素子、５．６・・
・金属細線、７・・・樹脂モールド、８ａ、８ｂ、８ｃ
・・・配線導体、９・・・能動素子。

Claims (1)

    【特許請求の範囲】
  1. 金属製アイランドに接着された印刷配線板と、前記印刷
    配線板の配線導体上に絶縁性接着材で固定された絶縁基
    板を有する膜素子とを含む印刷回路板を備えてなること
    を特徴とする樹脂封止型混成集積回路装置。
JP15966488A 1988-06-27 1988-06-27 混成集積回路装置 Pending JPH027597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15966488A JPH027597A (ja) 1988-06-27 1988-06-27 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15966488A JPH027597A (ja) 1988-06-27 1988-06-27 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH027597A true JPH027597A (ja) 1990-01-11

Family

ID=15698643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15966488A Pending JPH027597A (ja) 1988-06-27 1988-06-27 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH027597A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367505A (en) * 1991-07-05 1994-11-22 Citizen Watch Co., Ltd. Watch with dumb alarm

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367505A (en) * 1991-07-05 1994-11-22 Citizen Watch Co., Ltd. Watch with dumb alarm

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPS62216259A (ja) 混成集積回路の製造方法および構造
JP2925722B2 (ja) ハーメチックシール型電気回路装置
JPH027597A (ja) 混成集積回路装置
JPH0735389Y2 (ja) 半導体装置
JP2663567B2 (ja) 混成集積回路装置
JPH0843845A (ja) 液晶表示装置
JP2541494B2 (ja) 半導体装置
JP2542227B2 (ja) 混成ｉｃ基板装置
JPH06168985A (ja) 半導体素子の実装構造
JP2595803B2 (ja) 混成集積回路装置
KR950002210B1 (ko) 반도체 칩 실장 방법
JP2633889B2 (ja) 両面メモリーボード
JPH0225251Y2 (ja)
JPS63137460A (ja) 半導体チツプ搭載用プリント配線板
JP2599290Y2 (ja) ハイブリッドｉｃ
JPH0731563Y2 (ja) 混成集積回路のケース材
JPS62291128A (ja) 混成集積回路装置
JP3490780B2 (ja) 混成集積回路装置
JPS6225444A (ja) 連続配線基板
JPH03211763A (ja) 混成集積回路
JPH05175279A (ja) 集積回路素子実装装置
JPH0687486B2 (ja) Ｉｃカード用モジュール