JPS635239Y2 - - Google Patents
Info
- Publication number
- JPS635239Y2 JPS635239Y2 JP1982018360U JP1836082U JPS635239Y2 JP S635239 Y2 JPS635239 Y2 JP S635239Y2 JP 1982018360 U JP1982018360 U JP 1982018360U JP 1836082 U JP1836082 U JP 1836082U JP S635239 Y2 JPS635239 Y2 JP S635239Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead piece
- semiconductor chip
- lead
- resin
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
本考案は１又は複数個の半導体チツプを組込ん
だ樹脂封止型の半導体装置の構造に関するもので
ある。半導体装置のパツケージングの種類として
は金属容器、樹脂モールド、セラミツク容器につ
き数多くの構造が提案されている。しかし、いづ
れも容器からリード線が外部に飛び出した構造が
一般的であり、機器内への自動実装取扱上におい
て困難性があつた。即ち、テープキヤリアの使
用、機械治具の工夫など実装上の問題解決の為、
種々の努力を必要とした。又抵抗、コンデンサな
どの部品とも形状統一がとりにくい構造であり、
取扱上に欠点があつた。本考案は前記の問題点を
解決し、磁器への実装、その他の取扱を容易と
し、且つ、放熱効果にすぐれ、小型化を達成する
樹脂封止型の半導体装置を提供する。以下、本考
案を実施例により詳述する。
だ樹脂封止型の半導体装置の構造に関するもので
ある。半導体装置のパツケージングの種類として
は金属容器、樹脂モールド、セラミツク容器につ
き数多くの構造が提案されている。しかし、いづ
れも容器からリード線が外部に飛び出した構造が
一般的であり、機器内への自動実装取扱上におい
て困難性があつた。即ち、テープキヤリアの使
用、機械治具の工夫など実装上の問題解決の為、
種々の努力を必要とした。又抵抗、コンデンサな
どの部品とも形状統一がとりにくい構造であり、
取扱上に欠点があつた。本考案は前記の問題点を
解決し、磁器への実装、その他の取扱を容易と
し、且つ、放熱効果にすぐれ、小型化を達成する
樹脂封止型の半導体装置を提供する。以下、本考
案を実施例により詳述する。
第１図ａ，ｂは本考案をトランジスタに実施し
た構造斜視図及び側面図である。１は樹脂部、２
は半導体チツプ固着部、３はコネクタ接続部４は
半導体チツプ、５はコネクタ線、Ｅ，Ｂ，Ｃはリ
ード片で、Ｅ及びＢはコネクタ接続部３を有する
リード片、Ｃは半導体チツプ固着部２を有するリ
ード片である。半導体チツプ固着部２及びコネク
タ接続部３はリード片Ｅ，Ｂ，Ｃ夫々折曲げて凹
部を形成している。リード片Ｃの半導体チツプ固
着部２に半導体チツプ４を固着し、又、リード片
Ｅ，Ｂ，Ｃを並列配置して、コネクタ線５により
半導体チツプ４及びコネクタ接続部門を電気接続
する。更に樹脂部１により、相隣るリード片間を
一体に結合すると共に半導体チツプ固着部２及び
コネクタ接続部３を含んで封止し全体の形状をほ
ぼ直方体とする。この直方体は各辺に夫々リード
片の一部が露出し夫々水平面を形成しているが該
リード片の露出部は直方体の上面、下面又は左右
側面等少くとも２辺部に露出せしめればよい。又
直方体について「ほぼ等しく」と述べたが、半導
体装置の取扱上、不都合のない程度の寸法上の差
異は本考案の効果を何らそこなうものではなく、
従つて本考案の範囲に含まれるものである。
た構造斜視図及び側面図である。１は樹脂部、２
は半導体チツプ固着部、３はコネクタ接続部４は
半導体チツプ、５はコネクタ線、Ｅ，Ｂ，Ｃはリ
ード片で、Ｅ及びＢはコネクタ接続部３を有する
リード片、Ｃは半導体チツプ固着部２を有するリ
ード片である。半導体チツプ固着部２及びコネク
タ接続部３はリード片Ｅ，Ｂ，Ｃ夫々折曲げて凹
部を形成している。リード片Ｃの半導体チツプ固
着部２に半導体チツプ４を固着し、又、リード片
Ｅ，Ｂ，Ｃを並列配置して、コネクタ線５により
半導体チツプ４及びコネクタ接続部門を電気接続
する。更に樹脂部１により、相隣るリード片間を
一体に結合すると共に半導体チツプ固着部２及び
コネクタ接続部３を含んで封止し全体の形状をほ
ぼ直方体とする。この直方体は各辺に夫々リード
片の一部が露出し夫々水平面を形成しているが該
リード片の露出部は直方体の上面、下面又は左右
側面等少くとも２辺部に露出せしめればよい。又
直方体について「ほぼ等しく」と述べたが、半導
体装置の取扱上、不都合のない程度の寸法上の差
異は本考案の効果を何らそこなうものではなく、
従つて本考案の範囲に含まれるものである。
次いで、本考案半導体装置の製造工程図を第２
図ａ〜ｄにより例示する。第２図ａはトランジス
タのリード片Ｅ，Ｂ，Ｃを形成するリードフレー
ムの１区分をしめす。製造時はＡ方向に複数区分
連らなつている。第２図ｂのように１区分のリー
ドフレームにプレスなどで折り曲げて凹部を形成
し、２は半導体チツプ固着部、３はコネクタ接続
部とする。第２図ｃのごとく半導体チツプ４を２
に固着し、コネクタ線５により４及び３間を夫々
電気接続する。次いで、第２図ｄのように樹脂モ
ールドし樹脂部１を形成する。その後リードフレ
ームの不要部分を切断、分離して第１図のごとき
完成装置を得る。第１図及び第２図はトランジス
タをしめし、Ｅはエミツタ、Ｂはベース、Ｃはコ
レクタのリード片として適用される。本考案をダ
イオードに用いるときはリード片は２本でよい。
複数チツプや集積回路の構成にも適している。又
コネクタ線５はワイヤーに限らず板状コネクタを
用いてもよい。
図ａ〜ｄにより例示する。第２図ａはトランジス
タのリード片Ｅ，Ｂ，Ｃを形成するリードフレー
ムの１区分をしめす。製造時はＡ方向に複数区分
連らなつている。第２図ｂのように１区分のリー
ドフレームにプレスなどで折り曲げて凹部を形成
し、２は半導体チツプ固着部、３はコネクタ接続
部とする。第２図ｃのごとく半導体チツプ４を２
に固着し、コネクタ線５により４及び３間を夫々
電気接続する。次いで、第２図ｄのように樹脂モ
ールドし樹脂部１を形成する。その後リードフレ
ームの不要部分を切断、分離して第１図のごとき
完成装置を得る。第１図及び第２図はトランジス
タをしめし、Ｅはエミツタ、Ｂはベース、Ｃはコ
レクタのリード片として適用される。本考案をダ
イオードに用いるときはリード片は２本でよい。
複数チツプや集積回路の構成にも適している。又
コネクタ線５はワイヤーに限らず板状コネクタを
用いてもよい。
本考案は放熱特性に優れ、小型で組立容易な半
導体装置を得ることができ、又、組立工程後の捺
印、測定などの工程は勿論、機器への実装、プリ
ント基板への装着において、リード片が上面及び
下面に露出し夫々同一電極を形成しているため、
該リード片の長さ方向への回転によつては極性が
変化せず、取扱いが容易となり又、配線インダク
タンスが少く高周波特性に優れ更に樹脂部はリー
ド片の一面及び他面に跨つて形成されているため
に該樹脂部の保持が強固でありこのため耐落下等
のシヨツクに強い等の利点がある。以上のごと
く、トランジスタ、ダイオード、サイリスタ、複
合素子、集積回路などの半導体装置として、特に
高密度実装用として効果が大きい。
導体装置を得ることができ、又、組立工程後の捺
印、測定などの工程は勿論、機器への実装、プリ
ント基板への装着において、リード片が上面及び
下面に露出し夫々同一電極を形成しているため、
該リード片の長さ方向への回転によつては極性が
変化せず、取扱いが容易となり又、配線インダク
タンスが少く高周波特性に優れ更に樹脂部はリー
ド片の一面及び他面に跨つて形成されているため
に該樹脂部の保持が強固でありこのため耐落下等
のシヨツクに強い等の利点がある。以上のごと
く、トランジスタ、ダイオード、サイリスタ、複
合素子、集積回路などの半導体装置として、特に
高密度実装用として効果が大きい。
第１図ａ，ｂは本考案半導体装置の構造斜視図
及び側面図第２図ａ〜ｄは本考案半導体装置の製
造工程図である。 １は樹脂部、２は半導体チツプ固着部、３はコ
ネクタ接続部、４は半導体チツプ、５はコネクタ
線、Ｅ，Ｂ，Ｃはリード片をしめす。
及び側面図第２図ａ〜ｄは本考案半導体装置の製
造工程図である。 １は樹脂部、２は半導体チツプ固着部、３はコ
ネクタ接続部、４は半導体チツプ、５はコネクタ
線、Ｅ，Ｂ，Ｃはリード片をしめす。
Claims (1)
- 半導体チツプ固着部を有するリード片及びコネ
クタ接続部を有するリード片と該リード片の夫々
一面及び他面を含んで封止する樹脂部とでほぼ直
方体を形成すると共に、該直方体の上面及び下面
に該リード片の一部を露出せしめて夫々同一電極
となし、且つ該露出面が樹脂部と平面を形成する
ようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1836082U JPS58122457U (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1836082U JPS58122457U (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122457U JPS58122457U (ja) | 1983-08-20 |
| JPS635239Y2 true JPS635239Y2 (ja) | 1988-02-12 |
Family
ID=30030615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1836082U Granted JPS58122457U (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122457U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532821B2 (ja) * | 1994-07-11 | 1996-09-11 | 松下電子工業株式会社 | 半導体装置 |
| KR100735325B1 (ko) * | 2006-04-17 | 2007-07-04 | 삼성전기주식회사 | 발광다이오드 패키지 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5414659B2 (ja) * | 1974-12-04 | 1979-06-08 | ||
| JPS5572065A (en) * | 1978-11-25 | 1980-05-30 | Mitsubishi Electric Corp | Plastic-molded type semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116702Y2 (ja) * | 1977-07-01 | 1986-05-22 |
-
1982
- 1982-02-12 JP JP1836082U patent/JPS58122457U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5414659B2 (ja) * | 1974-12-04 | 1979-06-08 | ||
| JPS5572065A (en) * | 1978-11-25 | 1980-05-30 | Mitsubishi Electric Corp | Plastic-molded type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58122457U (ja) | 1983-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0228869B1 (en) | Method of manufacturing an electronic component package | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH0817954A (ja) | 電気部品用パッケージおよびその製造方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| JPS6315453A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JPS635239Y2 (ja) | ||
| JPH0730059A (ja) | マルチチップモジュール | |
| US5326932A (en) | Semiconductor package | |
| JPS58130553A (ja) | 半導体装置 | |
| JPH0418694B2 (ja) | ||
| JPS6339970Y2 (ja) | ||
| JPH03132101A (ja) | 表面実装型半導体デバイスおよび方法 | |
| JPS635240Y2 (ja) | ||
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPH09213871A (ja) | 半導体装置 | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| KR100368968B1 (ko) | 스택형 패키지 | |
| JPS61225827A (ja) | 半導体素子の実装構造 |