JPH0418694B2 - - Google Patents

Info

Publication number
JPH0418694B2
JPH0418694B2 JP1782385A JP1782385A JPH0418694B2 JP H0418694 B2 JPH0418694 B2 JP H0418694B2 JP 1782385 A JP1782385 A JP 1782385A JP 1782385 A JP1782385 A JP 1782385A JP H0418694 B2 JPH0418694 B2 JP H0418694B2
Authority
JP
Japan
Prior art keywords
corners
pad
rounded
pads
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1782385A
Other languages
English (en)
Other versions
JPS61177762A (ja
Inventor
Shinjiro Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60017823A priority Critical patent/JPS61177762A/ja
Publication of JPS61177762A publication Critical patent/JPS61177762A/ja
Publication of JPH0418694B2 publication Critical patent/JPH0418694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はパワー半導体装置ブロツクからなる半
導体装置に関し、更に詳しくはパワー半導体装置
ブロツクが絶縁板ユニツト構造と呼ばれる構造を
もち、モジユール化に好適なものに使用される。
〔発明の技術的背景〕
パワートランジスタやそれを直列、並列に接続
したパワートランジスタモジユールを製作するに
あたつては、それらを高度に共通互換性のあるパ
ワートランジスタブロツクで構成することが便利
である。そのようなモジユールの単位となるブロ
ツクは、ブロツク自体の部品点数が少なく組立工
程が簡単であると共に、モジユール化のための端
子接続が容易であることが必要である。
本発明者は上記の如きパワートランジスタブロ
ツクからなる半導体装置に関し、先に特許出願
（特開昭57−111054号、特開昭57−166037号等）
をしたが、これらのものの概要を添付図面の第８
図乃至第１２図を参照して説明する。なお、図面
の説明において同一要素は同一符号で示してあ
る。
第８図は絶縁板ユニツト構造のパワートランジ
スタブロツクを、モールド型のモジユールに組立
てた場合の要部断面図である。即ちパワートラン
ジスタブロツク２０は、絶縁板３３と、その表面
に配設されたワイヤボンデイング用パツド２２，
２３とチツプマウント用パツド２４を有してい
る。そして、半導体チツプ５をマウント用パツド
２４にマウントすると共にパツド２２，２３にワ
イヤボンデイングする。そしてこのブロツクを２
個２０，２０′用意し、放熱板７上に接着銅板２
５などを介して接着し、外部端子の接続および樹
脂封止してモジユール化したものである。
このようなものは、部品点数が絶縁板３３、ワ
イヤボンデイング用パツド２２，２３、チツプマ
ウント用パツド２４及び接着銅板２５の合計５部
品であるだけである。更にワイヤボンデイング用
パツド２２，２３とチツプマウント用パツド２４
とに接着用銅板２５同様の銅板を用い、それらを
セラミツク絶縁板３３上に直接接合法により配設
した場合には、特に大幅な工程数の短縮が可能に
なる。
上記の如き銅板のセラミツク板に対する直接接
合法とは、表面が酸化した銅板をセラミツク板に
重ねた状態で1065℃以上1085℃以下の実質温度に
保持し、Cu2O−Cu共晶融液で接合面を濡らし、
そのまま冷却して直接接合するという、米国ゼネ
ラルエレクトリツク社の開発に基づく方法を意味
する。この直接接合法に特に適する銅板は、タフ
ピツチ銅、OFHC銅、銀銅などであり、また特に
適するセラミツク板はアルミナなどである。第９
図は直接接合法によるブロツクの斜視図である。
同図において絶縁板３３は板厚0.635mmの96％ア
ルミナ板を、またワイヤボンデイング用パツド２
２，２３、チツプマウント用パツド２４及び接着
銅板２５は板厚0.3mmのタフピツチ銅板を用い、
1063℃の窒素雰囲気中に通して一工程でそれらを
強く固着せしめる。次に端子をブロツク周辺部の
端子エリア４，４１，４２に配設し、それぞれベ
ース、エミツタ、コレクタ端子とし、チツプマウ
ント用パツド２４上にチツプ５、また必要に応じ
てダイオード５１などをマウントし、ボンデイン
グワイヤ６で接続してパワートランジスタブロツ
ク２０を得る。
第１０図は並列及び直列接続モールド型パワー
トランジスタモジユールの平面図、第１１図ａは
並列接続モジユールに用いた外部端子配置図、同
図ｂは同等価回路図、第１２図ａ直列接続モジユ
ールに用いた外部端子配置図、同図ｂは同等価回
路図である。なお、第１０図〜第１２図において
７は放熱板、８は外部端子、９１はケース、TR
１，TR２はトランジスタ素子、Ｄ１，Ｄ２はダ
イオード素子である。
〔背景技術の問題点〕
上記の如き従来装置において、絶縁板に直接接
合される各パツドの角部は尖つている（鋭部を有
する）。第１３図は各パツドを接合した絶縁板の
平面図で、第１４図はその一部拡大図である。図
示の如く、ワイヤボンデイグ用パツド２３、チツ
プマウント用パツド２４等の角部は尖つており、
このため角部に応力が集中しやすくなる。
ところで、放熱板への熱伝導を良好にするため
には、絶縁板の厚さは小さく、かつパツドおよび
接着銅板の厚さは比較的大きくすることが望まし
く、例えば第９図の従来例では絶縁板３３＝
0.635mmに対してパツド２２〜２４および接着銅
板２５＝0.3mmの厚さになつている。そして近年、
回路の高集積化と大容量化のためこの傾向はさら
に進み、絶縁板＝0.4mm以下、パツドおよび接着
銅板＝0.4mm以上厚さのものが要求されてきてい
る。しかしながら、従来の形式のものでこれを実
現すると、パツドの角部における応力の集中は
増々大きくなり、それに反して絶縁板の強度は
増々低下し、従つて角部に「割れ」が発生し易く
なる。この絶縁板３３の割れは第１４図において
符号１０１で示すように現われ、このため製品の
歩留りが著しく低下してしまう。
〔発明の目的〕
本発明は上記の如き従来技術の欠点を克服する
ためになされたもので、放熱板への熱伝導を良く
するために絶縁板を薄く、あるいはパツドおよび
接着銅板を厚くした場合にも、絶縁板に「割れ」
が生じたりすることのない半導体装置を提供する
ことを目的とする。
〔発明の概要〕
上記の目的を達成するため本発明は、絶縁板ユ
ニツト構造をもつ半導体装置の絶縁板に直接接合
法で接合されたワイヤボンデイング用パツド、お
よびチツプマウント用パツド等の角部に、丸みを
付けた半導体装置を提供するものである。さらに
本発明は、絶縁板および接着金属（例えば銅）板
についても、角部に丸みを付けた半導体装置を提
供するものである。
〔発明の実施例〕
以下、添付図面の第１図乃至第７図を参照して
本発明のいくつかの実施例を説明する。
第１図は同実施例の要部の斜視図である。絶縁
板（DBC基板）３３の上面にはワイヤボンデイ
ング用パツド２３およびチツプマウント用パツド
２４が直接接合法で接合されており、その角部に
はＲ＝1.0mmの丸みが付けられている。この丸み
はエツチング法、プレス打抜き法等により容易に
付けることができる。また、Ｒの値は１mmに限ら
ず適宜選択することができる。
第２図は第１図に示す実施例の変形例の要部の
平面図である。第２図ａはワイヤボデイング用パ
ツド２３およびチツプマウント用パツド２４を含
むパツド群の４角を構成する各チツプの角部のみ
に丸みを付けたものである。応力の集中はパツド
群の４角において特に著しく、従つてこの部分で
絶縁板３３に「割れ」が生じ易いので、この部分
にのみ丸みを付けることによつて製品の歩留りを
かなり向上できる。
第２図ｂはパツド群の４辺にある各チツプの角
部にのみ丸みを付けたものである。パツド群の４
角にある各パツドの角部に次いで応力の集中が著
しいのは、パツド群の４辺にある各パツドの角部
である。従つてこれらの部分に丸みをつけること
で、製品の歩留りを大幅に向上できる。
第２図ｃは各パツドの角部のうち、鈍角部分以
外の角部に丸みを付けたものである。パツド群の
４辺にある各パツドの角部に次いで応力の集中し
易いのは、この鈍角部分以外の内側の角部であ
る。従つてこれらの部分に丸みを付けることで、
絶縁板の「割れ」はほとんど解消される。
第２図ｄは第１図のものと同等のもので、この
ようにすれば最大の効果が得られる。なお、上記
の第２図ｂ〜ｄの変形例において、応力集中の大
きさに応じてＲの値を変えるようにするとより効
果的である。
第３図は本発明の他の実施例の要部の平面図で
ある。これが第２図ａのものと異なる点は、パツ
ド群の角部のみならず絶縁板の角部においても丸
みが付けられていることである。このようにすれ
ば、絶縁板３２の下側からの応力に対しても十分
に対応できる。
第４図はこの事情を説明するための半導体装置
の断面図である。放熱板７には半導体モジユール
を囲むようにエポキシ樹脂製のカバー２６が接着
剤２７により固着されており、チツプ５はゴム状
のチツプエンキヤツプ２８で覆われている。そし
て、カバー２６内はゲル状のエンキヤツプ剤２９
で満されている。
このような半導体装置において、接着剤２７は
絶縁板３３と放熱板７の間に入り込み易く、これ
らが原因で絶縁板３３の角部に応力が集中し易く
なる。そこで第３図に示すように絶縁板の角部に
丸みを持たせれば、パツド２３，２４等による応
力の集中のみならず、接着剤２７による下側から
の応力集中をも緩和できる。なお、第３図ではパ
ツド群の４角を構成する各パツドの角部のみに丸
みを付けたが、第２図ｂ〜ｄの如く各パツドの他
の角部についても丸みを付けてもよいことは言う
までもない。
第５図は本発明のさらに他の実施例の要部の底
面図である。この実施例では、絶縁板３３の底面
に直接接合法で接合された接着銅板２５の４角に
丸みを付けている。この方式と前記の方式を併用
すれば、さらに大きな効果をあげることができ
る。
なお、前記の第１図乃至第５図に示す実施例に
おいて、絶縁板、パツドおよび接着銅板の厚さは
特に限定されないが、絶縁板の厚さを0.4mm程度
にしたときに特に有効である。
次に、第６図および第７図を参照して上記実施
例の効果を説明する。
第６図はパツドの角部における丸みの有無と
「割れ」発生率の関係を示す特性図である。図か
ら明らかなように、絶縁板（Al2O3）の厚さｔ＝
0.635mmにおいては、パツドの角部に丸みがない
ときはパツドの厚さを0.4mm以下としなければな
らないが、パツドの角部に丸みがあるときはパツ
ドの厚さを0.6mm以上とすることができる。また、
絶縁板の厚さｔ＝0.4mmにおいては、パツドの角
部に丸みがないときはパツドの厚さを0.15mm以下
としなければならず、実用に供することが難しく
なるが、パツドの角部に丸みを付ければパツドの
厚さを0.4mm以上とすることができ、大きな放熱
効果を発揮できる。
パツドの角部に丸みを付けることは、外部端子
の半田付けによる応力集中にも有効である。第７
図はその事情を説明するためのもので第７図ａは
斜視図、第７図ｂはそのＡ−Ａ線断面図である。
第７図において、外部端子８の厚さt1は0.7〜0.8
mm程度であり、半田４３の厚さt2も0.5mm程度に
達する。このため、ワイヤボンデイング用パツド
２３の外部端子近傍の角部には応力集中が特に著
しく、「割れ」が発生し易くなる。しかしながら、
本発明の如く角部に丸みを付ければ、応力集中を
やわらげて製品の歩留りの向上にもなる。
さらに本発明によれば、角部の丸みの有無によ
つて絶縁板、パツドの厚さ、あるいは放熱効果の
表示ができるという格別の効果がある。すなわ
ち、前述のように絶縁板およびパツド等の厚さと
放熱効果には相関関係があり、かつ絶縁板が薄く
なれば「割れ」が生じやすく、パツド等が厚くな
れば「割れ」が生じやすくなるという関係があ
る。そこで、放熱効果を最大にするために最も
「割れ」易くなつたものを例えば第２図ｄの如き
構成とし、次に「割れ」易くなつたものを第２図
ｃの如き構成とし、順次、放熱効果の大きい順す
なわち「割れ」易くなつたものの順に第２図ｂ，
ａの如き構成とする。このようにすれば、一見し
て放熱効果の大小、許容発熱量の大小等を判別で
きる。
なお、以上説明した効果は、絶縁板として
Al2O3のセラミツクを用いた場合に限らず、AlN
等を用いたときにも奏することができ、パツド等
として銅板以外の金属板を用いた場合にも奏する
ことができる。
〔発明の効果〕
上記の如く本発明では、絶縁板ユニツト構造を
もつ半導体装置の絶縁板に直接接合されたパツド
等の角部に丸みを付けるようにしたので、放熱板
への熱伝導を良くするために絶縁板を薄く、ある
いはパツドおよび接着銅板を厚くした場合にも、
絶縁板に「割れ」が生じたりすることなく、従つ
て製品の歩留りを著しく向上させることのできる
半導体装置が得られる。また、角部に丸みを付け
ることは容易に実現できるので、特に製造コスト
を上昇させることもない。
【図面の簡単な説明】
第１図は本発明の一実施例の要部の斜視図、第
２図は同実施例の変形例の要部の平面図、第３図
は本発明の他の実施例の要部の平面図、第４図は
同実施例に特有の効果を説明するための断面図、
第５図は本発明のさらに他の実施例の要部の底面
図、第６図は本発明の効果を説明する特性図、第
７図は本発明の格別の効果を説明するための斜視
図および断面図、第８図は絶縁基板を用いた従来
モジユールの要部断面図、第９図はこの絶縁基板
にチツプを搭載したときの斜視図、第１０図はこ
のモジユールの完成前の平面図、第１１図はこの
モジユールの平面図および等価回路図、第１２図
はこのモジユールの他の例の平面図および等価回
路図、第１３図は従来装置の要部の平面図、第１
４図はその一部拡大図である。 ５……チツプ、７……放熱板、８……外部端
子、２３……ワイヤボンデイング用パツド、２４
……チツプマウント用パツド、２５……接着銅
板、２６……カバー、２７……接着剤、２８……
チツプエンキヤツプ、３３……絶縁板。

Claims (1)

  1. 【特許請求の範囲】 １ ほぼ方形の絶縁板の上面に直接接合法で少な
    くともワイヤボンデイング用パツドおよびチツプ
    マウント用パツドを含むパツド群を接合し、この
    絶縁板の下面に接着金属板を介して直接接合法で
    放熱板を接合した半導体装置において、 前記パツド群を構成する各パツドの角部に丸み
    を付けたことを特徴とする半導体装置。 ２ 前記パツド群の４角を構成する前記各パツド
    の角部に丸みを付けた特許請求の範囲第１項記載
    の半導体装置。 ３ 前記パツド群の４辺内にある前記各パツドの
    角部に丸みを付けた特許請求の範囲第１項記載の
    半導体装置。 ４ 前記各パツドの各角部のうち鈍角部分を除く
    他の角部に丸みを付けた特許請求の範囲第１項記
    載の半導体装置。 ５ ほぼ方形の絶縁板の上面に直接接合法で少な
    くともワイヤボンデイング用パツドおよびチツプ
    マウント用パツドを含むパツド群を接合し、この
    絶縁板の下面に接着金属板を介して直接接合法で
    放熱板を接合した半導体装置において、 前記パツド群を構成する各パツドの角部に丸み
    を付け、かつ前記絶縁板の４角に丸みを付けたこ
    とを特徴とする半導体装置。 ６ 前記パツド群の４角を構成する前記各パツド
    の角部に丸みを付けた特許請求の範囲第５項記載
    の半導体装置。 ７ ほぼ方形の絶縁板の上面に直接接合法で少な
    くともワイヤボンデイング用パツドおよびチツプ
    マウント用パツドを含むパツド群を接合し、この
    絶縁板の下面に接着金属板を介して直接接合法で
    放熱板を接合した半導体装置において、 前記パツド群を構成する各パツドの角部に丸み
    を付け、かつ前記絶縁板および接着金属板の４角
    に丸みを付けたことを特徴とする半導体装置。 ８ 前記パツド群の４角を構成する前記各パツド
    の角部に丸みを付けた特許請求の範囲第７項記載
    の半導体装置。
JP60017823A 1985-02-01 1985-02-01 半導体装置 Granted JPS61177762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60017823A JPS61177762A (ja) 1985-02-01 1985-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60017823A JPS61177762A (ja) 1985-02-01 1985-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JPS61177762A JPS61177762A (ja) 1986-08-09
JPH0418694B2 true JPH0418694B2 (ja) 1992-03-27

Family

ID=11954445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60017823A Granted JPS61177762A (ja) 1985-02-01 1985-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS61177762A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US5876859A (en) * 1994-11-10 1999-03-02 Vlt Corporation Direct metal bonding
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
JP2732823B2 (ja) * 1995-02-02 1998-03-30 ヴィエルティー コーポレーション はんだ付け方法
EP1814153A3 (en) * 1996-09-12 2008-09-24 Ibiden Co., Ltd. Circuit board for mounting electronic parts
EP0883173B1 (en) 1996-09-12 2007-09-12 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP2017130633A (ja) * 2016-01-22 2017-07-27 豊田合成株式会社 発光装置
JP6673100B2 (ja) * 2016-08-24 2020-03-25 トヨタ自動車株式会社 半導体装置
JP2020088862A (ja) 2018-11-19 2020-06-04 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 高耐久性はんだ端子

Also Published As

Publication number Publication date
JPS61177762A (ja) 1986-08-09

Similar Documents

Publication Publication Date Title
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
US6249041B1 (en) IC chip package with directly connected leads
JPH0883818A (ja) 電子部品組立体
JPS59141249A (ja) 電力チツプ・パツケ−ジ
US4748538A (en) Semiconductor module
US5296737A (en) Semiconductor device with a plurality of face to face chips
US5783466A (en) Semiconductor device and method of manufacturing the same
JPH05326735A (ja) 半導体装置及びその製造方法
WO2002049108A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
JPH0418694B2 (ja)
JPH0444347A (ja) 半導体装置及びその製造方法
JPS60167454A (ja) 半導体装置
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
US6168975B1 (en) Method of forming extended lead package
JP2501953B2 (ja) 半導体装置
JPH09186288A (ja) 半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JPH0638458B2 (ja) チツプキヤリアとその製造方法
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JP2690248B2 (ja) 表面実装型半導体装置
JPH0318344B2 (ja)
JPH0786497A (ja) インテリジェントパワーモジュール
JPS61270850A (ja) 半導体チツプ実装用パツケ−ジ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term