KR20080063995A - 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법 - Google Patents

리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법 Download PDF

Info

Publication number
KR20080063995A
KR20080063995A KR1020070000686A KR20070000686A KR20080063995A KR 20080063995 A KR20080063995 A KR 20080063995A KR 1020070000686 A KR1020070000686 A KR 1020070000686A KR 20070000686 A KR20070000686 A KR 20070000686A KR 20080063995 A KR20080063995 A KR 20080063995A
Authority
KR
South Korea
Prior art keywords
lead
die base
die
semiconductor
package
Prior art date
Application number
KR1020070000686A
Other languages
English (en)
Inventor
서장미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070000686A priority Critical patent/KR20080063995A/ko
Publication of KR20080063995A publication Critical patent/KR20080063995A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 반도체 패키지는 다이 베이스부와 리드부 사이에 다이 베이스부나 리드부의 일단부에 연결된 리드 프레임을 위쪽으로 성형시킨 성형체를 포함하는 성형부와, 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지하는 봉지재로 패키지 몸체를 구성한다. 그리고, 본 발명의 반도체 패키지는 리드부의 표면이나 배면을 외부로 노출하고, 패키지 몸체와 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시킨다.

Description

리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그 제조방법{Semiconductor package for strengthening lead locking and fabrication method thereof}
도 1은 종래 기술에 의한 ELP형 반도체 패키지의 단면도이다.
도 2는 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 4는 본 발명의 제3 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 5는 본 발명의 제4 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 6 내지 도 10은 도 2의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 리드 프레임, 100: 다이 베이스부, 14: 다이 베이스, 20: 접착층, 22: 반도체 다이, 24: 입출력 패드, 140: 리드부, 16: 리드, 26: 본딩 와이어, 12: 성형체, 120: 성형부, 28: 봉지재
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 리드 록킹(lead locking)을 강화시킬 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
초소형의 전자 부품 회로 설계에서는 많은 수의 반도체 칩들이 패키징되어 최소 시간 내에 그것들이 다기능을 수행할 수 있도록 상호 연결하는 것이 바람직하다. 그리고, 반도체 칩(다이)이 고집적화됨에 따라 반도체 패키지의 실장 기술도 점점 고밀도화로 변화되고 있다.
다시 말해, 전자 기기가 고속화, 소형화 및 다기능화를 요구함에 따라, 기억 용량 확대에 따른 반도체 칩의 대형화 및 실장 밀도의 향상을 위한 반도체 패키지의 박형화를 만족시키는 효율적인 대향 반도체 칩의 탑재 방법 및 실장 능력을 높이는 기술 개발이 요구되고 있다. 이에 따라, 반도체 패키지 몸체의 외부로 돌출되는 리드(lead)가 없고 두께가 얇은 ELP(Extremely small leadless package)형의 반도체 패키지가 제안되었다.
도 1은 종래 기술에 의한 ELP형 반도체 패키지의 단면도이다.
구체적으로, 다이 베이스부(50) 상에 반도체 칩(52, 반도체 다이)기 위치한다. 다이 베이스부(50)의 둘레에 일정 거리 이격되어 리드부(54, 또는 리드)가 위치한다. 반도체 다이(52)와 리드부(54)는 본딩 와이어(56)로 전기적으로 연결된다. 다이 베이스부(50), 반도체 다이(52) 및 본딩 와이어(56)를 봉지재(58)로 봉지하고, 리드부(54)의 배면은 노출하여 패키지 몸체(60)를 완성한다.
그런데, 종래의 반도체 패키지는 리드부(54)가 패키지 몸체(60)의 외부로 노출되어 있어서 리드부와 패키지 몸체간의 리드 록킹이 매우 취약하다. 이에 따라, 종래의 반도체 패키지는 리드부(54)가 쉽게 빠지게 되는 단점이 있다.
더하여, 종래의 반도체 패키지는 리드부(54)가 패키지 몸체(60)의 표면쪽에 연장되어 형성되어 높이(두께)가 큰 단점이 있다. 이렇게 반도체 패키지의 두께가 두껍게 되면 박형화가 어렵고, 반도체 패키지를 적층하는데도 불리하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 박형화를 이루면서도 패키지 몸체와 리드 록킹을 강화시킬 수 있는 반도체 패키지를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상술한 반도체 패키지의 적합한 제조방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 반도체 패키지는 상면에 다수의 입출력 패드가 형성된 반도체 다이(칩)와, 리드 프레임으로 구성되고 반도체 다이의 저면에 위치하여 반도체 다이가 부착되는 다이 베이스부를 포함하는 다이 베이스부를 포함한다.
본 발명의 반도체 패키지는 다이 베이스부의 외부 둘레에 일정 거리 이격되고, 다이 베이스부와 동일 평면 또는 다른 평면에 형성된 평면부와, 평면부와 연결되어 위쪽으로 구부러진 굴곡부를 갖는 리드를 포함하고, 반도체 다이의 입출력 패드와 본딩 와이어로 전기적으로 연결되는 리드부를 포함한다.
그리고, 본 발명의 반도체 패키지는 다이 베이스부와 리드부 사이에 다이 베이스부나 리드부의 일단부에 연결된 리드 프레임을 위쪽으로 성형시킨 성형체를 포함하는 성형부와, 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지하는 봉지재로 패키지 몸체를 구성하되 리드부의 표면이나 배면을 외부로 노출하고, 패키지 몸체와 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시킨다.
리드의 굴곡부는 패키지 몸체의 표면쪽으로 연장되지 않고 패키지 몸체의 양측벽에 위치할 수 있다. 다이 베이스부는 리드의 평면부보다 위쪽에 위치시킬 수 있다. 다이 베이스부는 리드부의 평면부보다 아래쪽에 위치시킬 수 있다. 반도체 다이는 성형체의 상면과 동일 평면에 위치시킬 수 있다. 반도체 다이는 성형체의 상면보다 아래쪽에 위치시킬 수 있다.
상술한 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체 패키지의 제조방법은 양단부가 일정 부분 위쪽으로 구부러진 리드 프레임을 준비하고, 리드 프레임의 양측 일정 부분을 가공하여 성형체를 포함하는 성형부와 성형부의 내부쪽으로 다이 베이스를 포함하는 다이 베이스부를 마련한다. 성형부 내에 리드 펀칭을 통해 홀을 형성하여 다이 베이스부와 이격된 평면부와 이에 연결되고 구부러진 부분의 굴곡부를 갖는 리드를 포함하는 리드부를 형성한다. 다이 베이스부 내에 반도체 다이를 부착하고, 반도체 다이의 입출력 패드와 리드부의 리드를 본딩 와이어로 연결한다. 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지재로 봉지하여 패키지 몸체를 형성하되 리드부의 표면이나 배면을 외부로 노출하고, 패키지 몸체와 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시킨다.
리드 프레임이 일자형일 경우 양단부를 가공하여 위쪽으로 구부러지게 하여 형성할 수 있다. 리드의 굴곡부는 패키지 몸체의 표면쪽으로 연장되지 않고 패키지 몸체의 양측벽에 위치하게 할 수 있다. 다이 베이스부는 리드의 평면부와 동일 평면 상에 위치하게 할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
본 발명은 패키지 몸체와 리드부간의 리드 록킹을 강화시키기 위하여 다이 베이스부와 리드부 사이에 다이 베이스부의 일단부나 리드부의 일단부를 패키지 몸체 내로 성형시킨 성형부를 포함한다. 이러한 성형부는 다양한 형태로 형성할 수 있으나, 여하튼 패키지 몸체와 리드부간의 접촉 면적을 넓혀 리드 록킹을 강화할 수 있다면 본 발명의 범위 내에 포함된다.
이하에서는, 하나의 단품 패키지를 편의상 예로 설명하고 있으나, 단품 패키지를 순차적으로 적층할 경우 적층 패키지로 구현할 수도 있음은 당연하다. 그리고, 이하에서는 앞서 설명한 ELP형의 반도체 패키지를 설명하나, 이러한 용어에 한정되지 않고 리드 록킹을 강화시킬 수 있는 구조라면 본 발명의 범위 내에 포함된 다. 이하에서, 동일한 참조번호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 리드 프레임(10)으로 구성된 다이 베이스부(100, die base portion)의 다이 베이스(14) 상에 접착층(20)을 게재하여 반도체 다이(반도체 칩, 22)가 부착되어 있다. 반도체 다이(22)의 상면(표면)에 입출력 패드(24)가 형성되어 있다.
다이 베이스부(100)의 외부 둘레에 일정 거리 이격되어 리드부(140, lead portion)가 위치한다. 리드부(140)의 리드(16)는 다이 베이스부(100)와 동일 평면의 평면부(16a)와 평면부(16a)와 연결되어 위쪽으로 구부러진 굴곡부(16b)를 갖는다. 반도체 다이(22)의 입출력 패드(24)와 리드부(16)는 본딩 와이어(26)로 전기적으로 연결된다.
다이 베이스부(100)와 리드부(140) 사이에 다이 베이스부(100)나 리드부(140)의 일단부에 연결된 리드 프레임(10)을 위쪽으로 성형시킨 성형체(12)를 포함하는 성형부(120, forming portion)가 위치한다. 더하여, 성형부(120)는 다이 베이스부(100)의 일단부나 리드부(140)의 일단부를 위쪽으로 성형시킨 성형체들(12) 사이에 홀(18)을 구비한다. 제1 실시예의 성형체(12)는 다이 베이스부(100)나 리드부(140)의 일단부에 연결된 리드 프레임(14) 모두를 위쪽으로 성형시켜 구성한다. 이에 따라, 반도체 다이(22)는 성형체(12)의 상면보다 아래쪽에 위치한다. 그리고, 홀(18)로 인하여 다이 베이스부(20)의 다이 베이스(14)와 리드부(140)의 리드(16)간은 서로 이격된다.
반도체 다이(22), 본딩 와이어(26), 다이 베이스부(100), 리드부(140) 및 성형부(120)를 봉지재(28), 예컨대 에폭시 수지로 봉지하여 패키지 몸체(30)를 구성한다. 봉지재(28)로 봉지한 후에, 리드부(140)의 표면이나 배면은 외부로 노출되고, 리드부(16)의 배면, 즉 평면부(16a)가 마더 보드와 접속되는 패드 역할을 수행한다. 그리고, 패키지 몸체(30)의 양측벽(34)에 리드(16)의 굴곡부(16b)가 위치하고, 표면쪽으로는 연장되지 않아 패키지의 두께를 줄일 수 있다. 이상의 제1 실시예에 의한 본 발명의 반도체 패키지는 패키지의 두께를 줄이면서도 패키지 몸체(30)와 성형부(120) 간의 접촉 면적이 넓어져 종래에 비하여 리드 록킹을 강화시킬 수 있다.
도 3은 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제2 실시예에 의한 반도체 패키지는 다이 베이스부(14a)가 리드(16)의 평면부(16a)보다 위쪽에 위치하고, 리드부(140)의 일단부에 연결된 리드 프레임만 위쪽으로 성형시켜 성형체(12a)를 구성하고, 반도체 다이(22)가 성형체(12a)의 상면과 동일 평면에 위치시키는 것을 제외하고는 제1 실시예와 동일하다. 이렇게 구성할 경우, 다이 베이스부(14a) 아래에 봉지재(28)가 주입되어 보다 안정적으로 패키지를 구성할 수 있는 장점이 있다.
도 4는 본 발명의 제3 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제3 실시예에 의한 반도체 패키지는 다이 베이스부(14)가 리드(16-1)의 평면부(16c)보다 아래쪽에 위치하고, 다이 베이스부(140)의 일단부에 연결된 리드 프레임만 위쪽으로 성형시켜 성형체(12b)를 구성한다. 그리 고, 본 발명의 제3 실시예에 의한 반도체 패키지는 리드(16-1)를 리드 베이스부(14)보다 높은 위치의 평면부(16c)와 평면부(16c)와 연결되고 위쪽으로 구부러진 굴곡부(16d)로 구성된다.
이에 따라, 리드의 평면부(16c)의 아래에는 봉지재(28)가 위치하기 때문에, 리드(16-1)의 평면부(16c)가 봉지재(28) 내부에 포함되어 리드 록킹을 더욱 강화시킬 수 있다. 물론, 본 발명의 제3 실시예에 의한 반도체 패키지는 리드부(140)의 평면부(16c)가 노출되지 않고 굴곡부(16d)의 상면이 노출되기 때문에, 본 발명의 제3 실시예에 의한 반도체 패키지는 굴곡부(16d)의 상면이 마더 보드(미도시)와 연결되는 패드 역할을 수행한다. 이외의 구성에 대해서는 제1 실시예와 동일하다.
도 5는 본 발명의 제4 실시예에 의한 반도체 패키지를 도시한 단면도이다.
구체적으로, 본 발명의 제4 실시예에 의한 반도체 패키지는 다이 베이스부(100) 및 리드부(140)의 일단부에 연결된 리드 프레임(10)을 성형시켜 성형체(12c)가 삼각 형태를 이루는 것을 제외하고는 제1 실시예와 동일하다. 이렇게 구성할 경우, 성형체(12c)를 용이하게 성형할 수 있고 리드 록킹을 더욱 강화할 수 있다.
이하에서는, 대표적으로 도 2의 반도체 패키지의 제조방법을 설명한다. 물론, 도 2의 제조방법을 이용할 경우, 도 3은 다이 베이스부의 모양이나 성형부의 모양을 변경할 경우 제조할 수 있고, 도 4는 리드부의 모양이나 성형부의 모양을 변경하면 제조할 수 있고, 도 5는 성형부의 모양을 변경하면 제조할 수 있다.
도 6 내지 도 10은 도 2의 반도체 패키지의 제조방법을 설명하기 위한 단면 도들이다.
도 6을 참조하면, 양단부가 일정 부분 구부러진 리드 프레임(10)을 준비한다. 다시 말해, 일자형 또는 "??" 자형의 리드 프레임(10)을 준비한다. 일자형의 리드 프레임(10)일 경우 양단부를 가공하여 위쪽으로 구부러지도록 한다. 이렇게 구부러진 부분은 후의 리드의 굴곡부가 된다.
도 7을 참조하면, 리드 프레임(10)의 양측 일정 부분을 가공하여 성형체(12)를 포함하는 성형부(120)와 성형부(120)의 내부쪽으로 다이 베이스(14)를 포함하는 다이 베이스부(100)를 마련한다. 성형부(120)의 외부쪽은 후에 리드부(140)가 되는 부분이다.
도 8을 참조하면, 성형부(120) 내에 리드 펀칭(lead punching)을 통해 홀(18)을 형성한다. 이에 따라, 다이 베이스부(100)와 이격되고 동일 평면상의 평면부(16a)와 이에 연결되고 구부러진 부분의 굴곡부(16b)를 갖는 리드(16)를 포함하는 리드부(140)를 형성한다.
도 9 및 도 10을 참조하면, 다이 베이스부(100) 내에 접착층(20)을 게재하여 반도체 다이(22)를 부착한다. 이어서, 반도체 다이(22)의 입출력 패드(24)와 리드부(140)의 리드(16)를 본딩 와이어(26)로 연결한다. 이어서, 도 2에 도시한 바와 같이, 몰딩 공정으로 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지재로 봉지하여 패키지 몸체를 형성한다. 이에 따라, 반도체 패키지는 리드부의 표면이나 배면을 외부로 노출하고, 패키지 몸체와 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화된다.
상술한 바와 같이 본 발명은 패키지 몸체의 표면에 리드가 연장되어 형성되어 있지 않고, 다이 베이스부와 리드부 사이에 다이 베이스부나 리드부의 일단부에 연결된 리드 프레임을 위쪽으로 성형시킨 성형체를 포함하는 성형부를 구비한다.
이에 따라, 본 발명은 박형화를 이루면서도 리드부의 표면이나 배면을 외부로 노출하고 패키지 몸체와 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시킬 수 있다.

Claims (10)

  1. 상면에 다수의 입출력 패드가 형성된 반도체 다이(칩);
    리드 프레임으로 구성되고 상기 반도체 다이의 저면에 위치하여 상기 반도체 다이가 부착되는 다이 베이스부를 포함하는 다이 베이스부;
    상기 다이 베이스부의 외부 둘레에 일정 거리 이격되고, 상기 다이 베이스부와 동일 평면 또는 다른 평면에 형성된 평면부와, 상기 평면부와 연결되어 위쪽으로 구부러진 굴곡부를 갖는 리드를 포함하고, 상기 반도체 다이의 입출력 패드와 본딩 와이어로 전기적으로 연결되는 리드부;
    상기 다이 베이스부와 리드부 사이에 상기 다이 베이스부나 상기 리드부의 일단부에 연결된 리드 프레임을 위쪽으로 성형시킨 성형체를 포함하는 성형부; 및
    상기 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지하는 봉지재로 패키지 몸체를 구성하되 상기 리드부의 표면이나 배면을 외부로 노출하고, 상기 패키지 몸체와 상기 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시키는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 리드의 굴곡부는 상기 패키지 몸체의 표면쪽으로 연장되지 않고 상기 패키지 몸체의 양측벽에 위치하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 다이 베이스부는 상기 리드의 평면부보다 위쪽에 위치시키는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 다이 베이스부는 상기 리드부의 평면부보다 아래쪽에 위치시키는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 반도체 다이는 상기 성형체의 상면과 동일 평면에 위치시키는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 반도체 다이는 상기 성형체의 상면보다 아래쪽에 위치시키는 것을 특징으로 하는 반도체 패키지.
  7. 양단부가 일정 부분 위쪽으로 구부러진 리드 프레임을 준비하는 단계;
    상기 리드 프레임의 양측 일정 부분을 가공하여 성형체를 포함하는 성형부와 상기 성형부의 내부쪽으로 다이 베이스를 포함하는 다이 베이스부를 마련하는 단계;
    상기 성형부 내에 리드 펀칭을 통해 홀을 형성하여 상기 다이 베이스부와 이격된 평면부와 이에 연결되고 상기 구부러진 부분의 굴곡부를 갖는 리드를 포함하는 리드부를 형성하는 단계;
    상기 다이 베이스부 내에 반도체 다이를 부착하고, 상기 반도체 다이의 입출 력 패드와 리드부의 리드를 본딩 와이어로 연결하는 단계; 및
    상기 반도체 다이, 본딩 와이어, 다이 베이스부, 리드부 및 성형부를 봉지재로 봉지하여 패키지 몸체를 형성하되 상기 리드부의 표면이나 배면을 외부로 노출하고, 상기 패키지 몸체와 상기 성형부간의 접촉 면적을 넓혀 리드 록킹을 강화시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제7항에 있어서, 상기 리드 프레임이 일자형일 경우 양단부를 가공하여 위쪽으로 구부러지게 하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제7항에 있어서, 상기 리드의 굴곡부는 상기 패키지 몸체의 표면쪽으로 연장되지 않고 상기 패키지 몸체의 양측벽에 위치하게 하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제7항에 있어서, 상기 다이 베이스부는 상기 리드의 평면부와 동일 평면 상에 위치하게 하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020070000686A 2007-01-03 2007-01-03 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법 KR20080063995A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000686A KR20080063995A (ko) 2007-01-03 2007-01-03 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000686A KR20080063995A (ko) 2007-01-03 2007-01-03 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR20080063995A true KR20080063995A (ko) 2008-07-08

Family

ID=39815468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000686A KR20080063995A (ko) 2007-01-03 2007-01-03 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR20080063995A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227817B2 (en) 2018-12-12 2022-01-18 Stmicroelectronics, Inc. Compact leadframe package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227817B2 (en) 2018-12-12 2022-01-18 Stmicroelectronics, Inc. Compact leadframe package
US11948868B2 (en) 2018-12-12 2024-04-02 Stmicroelectronics, Inc. Compact leadframe package

Similar Documents

Publication Publication Date Title
US8541872B2 (en) Integrated circuit package system with package stacking and method of manufacture thereof
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
JP5707902B2 (ja) 半導体装置及びその製造方法
US7732901B2 (en) Integrated circuit package system with isloated leads
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
US8125063B2 (en) COL package having small chip hidden between leads
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
KR20060096868A (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20010061886A (ko) 적층 칩 패키지
KR20080063995A (ko) 리드 록킹을 강화시킬 수 있는 반도체 패키지 및 그제조방법
US8410587B2 (en) Integrated circuit package system
JP6487584B1 (ja) 圧力センサーパッケージ構造
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
US7348660B2 (en) Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
KR20050000972A (ko) 칩 스택 패키지
KR100900238B1 (ko) 멀티 칩 패키지 및 그의 제조방법
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR100351925B1 (ko) 적층형 반도체 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR20070067379A (ko) 적층형 패키지
KR100772096B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid