KR20000011664A - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR20000011664A
KR20000011664A KR1019990028139A KR19990028139A KR20000011664A KR 20000011664 A KR20000011664 A KR 20000011664A KR 1019990028139 A KR1019990028139 A KR 1019990028139A KR 19990028139 A KR19990028139 A KR 19990028139A KR 20000011664 A KR20000011664 A KR 20000011664A
Authority
KR
South Korea
Prior art keywords
lead
leads
semiconductor device
semiconductor chip
laminated
Prior art date
Application number
KR1019990028139A
Other languages
English (en)
Inventor
히구찌아끼라
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000011664A publication Critical patent/KR20000011664A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

평면이 사각 형태인 봉지체, 상기 봉지체의 내측에 위치하고 외측 면과 내측 면 중 회로 형성면에 복수의 전극이 형성된 반도체 칩, 및 상기 봉지체의 내외에 걸쳐 연장되고, 상기 반도체 칩의 전극에 전기적으로 접속된 복수의 리드를 가지는 반도체 장치에 있어서, 상기 복수의 리드 중, 소정의 리드의 내부의 선단 부분은 다른 리드의 내부 상에 서로 절연된 상태로 적층되며, 상기 소정의 리드 및 상기 다른 리드 각각의 외부는 상기 봉지체의 둘레를 따라 배열된다. 상기 소정의 리드의 내부의 선단 부분은, 상기 다른 리드의 내부의 선단 부분보다 상기 반도체 칩으로부터 멀리 떨어져 있도록 적층된다. 상기 소정의 리드 및 상기 다른 리드 각각의 내부의 선단 부분은, 도전성 와이어를 통해 상기 반도체 칩의 전극에 전기적으로 접속된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 리드 프레임을 이용하여 제조된 반도체 장치에 적용되는 유효한 기술에 관한 것이다.
다단자(다수의 핀)화에 적합한 반도체 장치의 하나로서, 예를 들어 QFP(Quad Flat Package)형 반도체 장치가 공지된다. 이 QFP형 반도체 장치는, 리드 프레임을 이용하는 제조 공정에 의해 제조된다. 구체적으로는, 리드 프레임의 프레임체(frame body)에 지지 리드를 통해 지지되는 탭(tab)의 칩 탑재면 상에 접착제를 개재하여 반도체 칩을 탑재한 후, 반도체 칩의 회로 형성면에 형성된 전극(본딩 패드)과 리드 프레임의 프레임체에 지지된 리드의 내부 선단 부분을 도전성 와이어로 전기 접속하고, 그 다음 반도체 칩, 탭, 지지 리드, 리드의 내부 및 와이어 등을 절연성 수지로 이루어진 봉지체(mold body)로 밀봉한 후, 리드 프레임의 프레임체로부터 지지 리드 및 리드의 외부를 절단하는 동시에, 리드 사이에서 수지가 흘러나오는 것을 방지할 목적으로 설치된 댐 바(dam bar, tie bar)를 절단하고, 그 다음 리드 외부를 걸 윙 형태(gull wing shape)로 형성함으로써 반도체 장치가 제조된다.
최근, 반도체 칩에 탑재되는 회로 시스템의 고집적화 및 다기능화로 인한 리드 개수의 증가에 따라, QFP형 반도체 장치의 평면 싸이즈는 대형화되고 있다. 이러한 상황으로 인해, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제하는 기술이 예를 들어 일본 특허 공개 공보 4-91462호 (1992년 3월 24일 공개)에 개시된다. 이 기술에서는, 내부의 선단 부분이 불균일 단(uneven stage)이 되도록 절연성 필름을 개재하고, 2 개의 리드를 중첩시켜 적층함으로써, 봉지체의 내에서 리드가 점유하는 면적을 축소하고, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제하고 있다.
그러나, 상술한 기술에서는 이하의 문제가 발생한다.
(1) 상술한 기술에서는, 하단에 위치하는 리드의 외부와 상단에 위치하는 리드의 외부를 중첩시켜 적층하고 있기 때문에, 표면 상에 실장하기 위한 리드의 형태로서 예를 들어 걸 윙 형태로 리드의 외부를 형성할 때, 하단에 위치하는 리드의 외부를 그 선단부가 봉지체의 내측을 향하는 형태로 형성하고, 상단에 위치하는 리드의 외부를 그 선단 부분이 봉지체의 외측을 향하는 형태로 형성해야만 한다. 즉, 하단에 위치하는 리드의 외부와 상단에 위치하는 리드의 내부를 서로 다른 형태로 형성해야만 하기 때문에, 리드 외부의 형성이 복잡해진다.
또한, 봉지체의 일측을 따라 배열된 리드의 외부 선단 부분에 있는 리드 배열이 2열 배열로 되기 때문에, 반도체 장치를 실장하는 실장 기판의 전극 패드 배열도 2열 배열로 되어야만 하고, 이에 따라 실장 기판의 배선 분포가 복잡해지기 때문에 표준화에 적합하지 않다.
(2) 상술한 기술에서는, 하단에 위치하는 리드의 내부와 상단에 위치하는 리드의 내부 사이에 절연성 필름을 개재하고 있기 때문에, 열 장착에 초음파 진동을 병용하는 본딩법을 사용하여, 반도체 칩의 전극과 상단에 위치하는 리드의 내부 선단 부분을 도전성 와이어로 전기 접속할 때, 상단에 위치하는 리드의 내부의 선단 부분에 히트 스테이지의 열이 절연성 필름에 의해 유효하게 전달되지 못하며, 상단에 위치하는 리드의 내부의 선단 부분에 제공된 본딩 하중 및 초음파 진동이 절연성 막에 흡수되어, 와이어와 리드 내부의 선단 부분 간의 접속 강도가 저하되고, 와이어의 접속 불량이 발생한다. 이러한 와이어의 접속 불량은 반도체 장치의 전기적 신뢰성을 저하시킨다.
본 발명의 목적은, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제하는 동시에, 리드의 외부의 형성을 용이하게 수행할 수 있는 기술을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제하는 동시에, 반도체 장치를 표준화할 수 있는 기술을 제공하는 것이다.
본 발명의 다른 목적은, 반도체 장치의 전기적 신뢰성을 향상시킬 수 있는 기술을 제공하는 것이다.
본 발명의 상술한 목적과 그 외의 목적, 및 신규한 특징은 본 명세서의 기술 및 첨부된 도면에 의해 명백해질 것이다.
본원에 개시된 발명 중, 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
(1) 평면이 사각 형태인 봉지체, 상기 봉지체의 내측에 위치하고 외측 면과 내측 면 중 회로 형성면에 복수의 전극이 형성된 반도체 칩, 및 상기 봉지체의 내외에 걸쳐 연장되고, 상기 반도체 칩의 전극에 전기적으로 접속된 복수의 리드를 가지는 반도체 장치에 있어서, 상기 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부 상에 서로 절연된 상태로 적층되며, 상기 소정의 리드 및 상기 다른 리드 각각의 외부는 상기 봉지체의 둘레를 따라 배열되어 있다. 상기 소정의 리드의 내부의 선단 부분은 상기 다른 리드의 내부의 선단 부분보다 상기 반도체 칩으로부터 멀리 떨어지도록 적층되어 있다. 상기 소정의 리드 및 상기 다른 리드 각각의 내부의 선단 부분은, 도전성 와이어를 통해 상기 반도체 칩의 전극에 전기적으로 접속되어 있다.
(2) 반도체 장치의 제조 방법에 있어서, 지지체 및 복수의 리드를 가지고, 상기 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부의 선단 부분보다 상기 지지체로부터 멀리 떨어지도록 상기 다른 리드의 내부 상에 서로 절연된 상태로 적층되고, 상기 소정의 리드 및 상기 다른 리드 각각의 외부는 그 리드 폭 방향을 따라 배열되어 있는 적층 리드 프레임을 준비하는 공정과, 상기 적층 리드 프레임의 지지체에 반도체 칩을 탑재하는 공정과, 상기 반도체 칩의 전극과 상기 리드의 내부의 선단 부분을 도전성 와이어로 전기적으로 접속하는 공정, 및 상기 반도체 칩, 상기 지지체, 상기 복수의 리드 각각의 내부 및 상기 와이어를 절연성 수지로 이루어진 봉지체로 밀봉하는 공정을 포함한다.
상술한 수단(1)에 따르면, 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부 상에 서로 절연된 상태로 적층되어 있기 때문에, 소정의 리드의 개수에 상당하는 부분만큼 봉지체의 내측에서 리드의 내부가 점유하는 면적을 축소하는 것이 가능하므로, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제하는 것이 가능하다.
또한, 소정의 리드 및 다른 리드 각각의 외부는 봉지체의 둘레를 따라 배열되어 있기 때문에, 면실장 형태로서 예를 들어 걸 윙 형태로 리드의 외부를 형성할 때 모든 리드의 외부를 동일 형태로 형성하는 것이 가능하므로, 리드의 외부의 셩헝을 용이하게 하는 것이 가능하다.
또한, 모든 리드의 외부를 동일 형태로 형성할 수 있기 때문에, 봉지체의 둘레를 따라 배열된 리드의 외부의 선단 부분에서의 리드 배열이 1열 배열로 된다. 따라서, 통상의 실장 기판에 반도체 장치를 실장하는 것이 가능하므로, 반도체 장치의 표준화를 도모할 수 있다.
상술한 수단(2)에 따르면, 열압착에 초음파 진동을 병용하는 본딩법을 사용하여, 반도체 칩의 전극과 소정의 리드의 내부의 선단 부분을 도전성 와이어로 전기적으로 접속할 때, 소정의 리드의 내부의 선단 부분에 히트 스테이지의 열이 유효하게 전달되고, 또한 소정의 리드의 내부의 선단 부분에 본딩 가중 및 초음파 진동이 유효하게 전달되기 때문에, 와이어와 소정의 리드의 내부의 선단 부분과의 접속 강도를 높일 수 있고, 와이어의 접속 불량을 억제하는 것이 가능하다. 그 결과 반도체 장치의 전기적 신뢰성을 높이는 것이 가능하다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치에서 봉지체의 상부를 제거한 상태의 평면도.
도 2는 도 1의 A - A 선에 따른 단면도.
도 3은 상기 반도체 장치의 주요부 사시도.
도 4는 상기 반도체 장치의 제조에 이용되는 적층 리드 프레임의 평면도.
도 5는 도 4의 B - B 선에 따른 단면도.
도 6은 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도.
도 7은 도 6의 C - C 선에 따른 단면도.
도 8은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도.
도 9는 도 8의 D - D 선에 따른 단면도.
도 10은 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 11은 도 10의 E - E 선에 따른 단면도.
도 12는 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 13은 도 12의 F - F 선에 따른 단면도.
도 14는 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 15는 도 14의 G - G 선에 따른 단면도.
도 16은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 17은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 18은 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 19는 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 20은 본 발명의 제2 실시예에 따른 반도체 장치에서 봉지체의 상부를 제거한 상태의 평면도.
도 21은 도 20의 H-H 선에 따른 단면도.
도 22는 상기 반도체 장치의 주요부 사시도.
도 23은 상기 반도체 장치의 제조에 이용되는 적층 리드 프레임의 평면도.
도 24는 도 23의 I-I 선에 따른 단면도.
도 25는 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도.
도 26은 도 25의 J-J 선에 따른 단면도.
도 27은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도.
도 28은 도 27의 K-K 선에 따른 단면도.
도 29는 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 30은 도 29의 L-L 선에 따른 단면도.
도 31은 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도.
도 32는 도 31의 M-M 선에 따른 단면도.
도 33은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 34는 본 발명의 제3 실시예에 따른 반도체 장치에서 봉지체의 상부를 제거한 상태의 평면도.
도 35는 도 34의 N-N 선에 따른 단면도.
도 36은 상기 반도체 장치의 주요부 사시도.
도 37은 상기 반도체 장치의 제조에 이용되는 적층 리드 프레임의 평면도.
도 38은 도 37의 P-P 선에 따른 단면도.
도 39는 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도.
도 40은 도 39의 Q-Q 선에 따른 단면도.
도 41은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도.
도 42는 도 41의 R-R 선에 따른 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 접착제
3 : 와이어
4 : 봉지체
10, 30, 40 : 적층 리드 프레임
10A, 30A, 40A : 하단 리드 프레임
10B, 30B, 40B : 상단 리드 프레임
11 : 리드
12 : 탭
13, 14A, 14B : 지지 리드
15A, 15B : 프레임 체
16 : 테이프 댐
17 : 히트 스테이지
18 : 윈도우 클램퍼
19 : 본딩 툴
20 : 성형 금형
20A : 상형
20B : 하형
21 : 캐비티
25A, 25B : 댐 바
50, 51, 52 : QFP형 반도체 장치
이하, 본 발명의 구성에 대하여, QFP형 반도체 장치에 본 발명을 적용한 실시예와 함께 설명한다. 또한, 실시예를 설명하기 위한 도면에 있어서, 동일 기능을 가지는 것은 동일 부호로 표시되고, 반복 설명은 생략한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예인 QFP형 반도체 장치에서 봉지체의 상부를 제거한 상태의 평면도이고, 도 2는 도 1의 A-A 선을 따른 단면도이며, 도 3은 상기 반도체 장치의 주요부 사시도이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예의 QFP형 반도체 장치(50)는, 지지체인 탭(12)의 칩 탑재면 상에 반도체 칩(1)을 탑재하고, 이 반도체 칩(1)을 봉지체(4)로 밀봉한 구성으로 된다. 반도체 칩(1)은 탭(12)의 칩 탑재면 상에 접착제(2)를 개재하여 접착 고정된다.
상기 반도체 칩(1)은 예를 들어 단결정 규소로 이루어진 반도체 기판 및 그 반도체 기판 상에 형성된 배선층을 주요부로 하는 구성으로 되어 있고, 그 평면 형태는 사각 형태로 형성된다. 본 실시예에서, 반도체 칩(1)의 평면 형태는 정방형으로 형성된다.
상기 반도체 칩(1)에는, 회로 시스템으로서 예를 들어 논리 회로 시스템이 탑재된다. 이 논리 회로는, 반도체 기판의 주면에 형성된 반도체 소자 및 배선층에 형성된 배선을 포함한다.
상기 반도체 칩(1)의 전면 또는 배면 중 회로 형성면에는, 반도체 칩(1)의 외측 주변부의 각 둘레를 따라 복수의 전극(본딩 패드) BP가 형성된다. 이 복수의 전극 BP은 반도체 칩(1)의 배선층 중 최상층의 배선층에 각각 형성되고, 회로 시스템을 구성하는 반도체 소자에 배선을 통해 전기 접속된다. 복수의 전극 BP은, 예를 들어 알루미늄(A1)막 또는 알루미늄 합금막으로 각각 형성된다.
상기 봉지체(4)의 평면 형태는 사각 형태로 형성되고, 본 실시예에 있어서는 정방형으로 형성된다. 봉지체(4)는 응력을 감소시키기 위해, 예를 들어 페놀계 경화제, 실리콘 러버(silicon rubber) 및 필러(filler) 등이 첨가된 바이페닐계 절연성 수지로 형성된다. 이 종류의 봉지체(4)는 대량 생산에 적합한 트랜스퍼 몰딩법 (transfer molding method)에 의해 형성된다. 트랜스퍼 몰딩법은, 포트(pot), 런너(runner), 유입 게이트(inflow gate) 및 캐비티(cavity) 등을 구비하는 성형 금형을 사용하고, 포트로부터 런너 및 유입 게이트를 통해 캐비티 내에 절연성 수지를 가압 주입하여 봉지체를 형성하는 방법이다.
상기 탭(12)의 평면 형태는 사각 형태이고, 본 실시예에서는 정방형으로 형성된다. 이 탭(12)은, 반도체 칩(1)의 외형 싸이즈보다 한 싸이즈 크게 형성된다.
상기 반도체 칩(1)의 외주의 외측에는, 4개의 지지 리드(13)가 배치된다. 이러한 4개의 지지 리드(13)는 각각 봉지체(4) 내에 위치한다. 4개의 지지 리드(13)는 탭(12)의 4개의 코너에 각각 일체화되고, 봉지체(4)의 4개의 코너 각각을 향해 연장된다. 4개의 지지 리드(13) 각각에는, 탭(12)을 리드(11A) 아래에 위치시키기 위한 벤딩 가공이 수행된다.
상기 반도체 칩(1)의 외주의 외측에는, 봉지체(4)의 내외에 걸쳐 연장하는 복수의 리드(11)가 배치된다. 복수의 리드(11) 각각은, 봉지체(4) 내측에 위치하는 내부 선단 부분이 반도체 칩(1)의 외주의 각 둘레를 따라 배열되고, 봉지체(4) 외측에 위치하는 외부가 봉지체(4)의 외주의 각 둘레를 따라 배열된다. 복수의 리드(11) 각각의 외부는, 면 실장 리드 형태로서 예를 들어 걸 윙 형태로 형성된다.
상기 복수의 리드(11) 각각은, 반도체 칩(1)의 회로 형성면에 형성된 복수의 전극 BP의 각각에 도전성 와이어(3)를 통하여 전기적으로 접속된다. 와이어(3)는, 한쪽 끝이 반도체 칩(1)의 전극 BP의 반도체 칩(1)의 전극 BP에 접속되고, 다른쪽 끝이 리드(11)의 내부의 선단 부분에 접속된다. 와이어(3)로는, 예를 들어 금(Au) 와이어를 이용한다. 또한, 와이어(3)의 접속 방법으로는 예를 들어 열 압착에 초음파 진동을 병용하는 본딩 방법이 이용된다.
상기 복수의 리드(11) 중, 소정의 리드인 리드(11B)의 내부의 선단 부분은, 다른 리드인 리드(11A)의 내부의 선단 부분보다 반도체 칩(1)으로부터 멀리 떨어지도록, 리드(11A)의 내부 상에 서로 절연된 상태로 적층된다. 본 실시예에서, 리드(11B)의 내부의 선단 부분은 리드(11A)의 내부의 상면으로부터 이격된 형태로 적층되고, 리드(11B)의 내부의 선단 부분과 리드(11A)의 내부 사이에 절연성 필름은 개재되지 않는다.
상기 리드(11B)의 내부에는, 그 선단 부분을 리드(11A)의 내부보다 위에 위치시키기 위한 벤딩 가공이 실시된다. 이 벤딩 가공에 의해, 리드(11A)의 내부 상에 그 상면으로부터 이격된 상태로 리드(11B)의 내부의 선단 부분을 적층할 수 있다.
상기 리드(11B) 및 리드(11A)의 각각의 외부는 적층되지 않고, 봉지체(4)의 외주를 따라 배열된다. 본 실시예에서, 리드(11B) 및 리드(11A)의 각각의 외부는, 봉지체(4)의 외주를 따라 교대로 배열된다. 또한, 리드(11B) 및 리드(11A)는, 도 3에 도시된 바와 같이 봉지체(4)로부터 돌출된 돌출 부분의 위치가 동일 평면에 위치한다.
이와 같이 구성된 QFP형 반도체 장치(50)에서, 복수의 리드(11) 중 소정의 리드인 리드(11B)의 내부의 선단 부분은, 다른 리드인 리드(11A)의 내부 상에 서로 절연되는 상태로 적층되어 있어서, 리드(11B)의 개수에 상당하는 부분만큼 봉지체(4)의 내부에서 리드(11)가 점유하는 면적을 축소할 수 있기 때문에, 리드 개수의 증가에 따른 QFP형 반도체 장치(50)의 대형화를 억제할 수 있다.
또한, 소정의 리드인 리드(11B) 및 다른 리드인 리드(11A) 각각의 외부는 적층되지 않고 봉지체(4)의 둘레를 따라 배열되기 때문에, 면 실장 리드 형태인 걸 윙 형태로 형성할 때, 모든 리드(11)의 외부를 동일 형태로 형성할 수 있으므로, 리드(11)의 외부의 성형을 용이하게 수행할 수 있다.
또한, 모든 리드(11)의 외부를 동일 형태로 성형할 수 있기 때문에 봉지체(4)의 둘레를 따라 배열된 리드(11)의 외부의 선단 부분에서의 리드 배열이 1열 배열로 된다. 따라서, 통상의 실장 기판에 QFP형 반도체 장치(50)를 실장하는 것이 가능해지므로, QFP형 반도체 장치(50)의 표준화를 도모할 수 있다.
다음으로, 상기 QFP형 반도체 장치(50)의 제조에 이용되는 적층 리드 프레임의 구성에 대하여, 도 4 내지 도 9를 이용하여 설명한다. 도 4는 적층 리드 프레임의 평면도이고, 도 5는 도 4의 B-B 선에 따른 단면도이며, 도 6은 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도이고, 도 7은 도 6의 C-C 선을 따른 단면도이며, 도 8은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도이고, 도 9는 도 8의 D-D 선을 따른 단면도이다.
도 6 및 도 7에 도시된 바와 같이, 하단 리드 프레임(10A)은 평면이 사각 형태인 프레임체(15A)로 둘레를 규정하는 영역 내에서, 복수의 리드(11A), 탭(12), 4개의 지지 리드(13) 등을 포함한다. 4개의 지지 리드(13)는 한쪽 끝이 탭(12)과 일체화되고, 다른쪽 끝이 프레임체(15A)와 일체화된다. 탭(12)은 4개의 지지 리드(13)를 통해 프레임체(15A)에 지지된다. 탭(12)의 평면은 사각 형태로 형성되며, 본 실시예에서는 정방형으로 형성된다.
상기 복수의 리드(11A) 각각은 4개의 리드 군으로 분할되고, 4개의 리드 군 각각은 탭(12)을 둘러싸도록 프레임체(15A)의 각 둘레마다 설치된다. 각 리드군의 리드(11A)는 프레임체(15A)의 각 둘레를 따라 배열된다. 또한, 각 리드군의 리드(11A)는, 봉지체(4)의 내측에 배치되는 내부와 봉지체(4)의 외측에 배치되는 외부를 가지며, 1개의 리드 부재로 형성된다. 또한, 각 리드군의 리드(11A)는, 내부의 선단 부분인 한쪽 끝이 탭(12)에 인접하여 배치되고, 외부의 선단 부분으로 되는 다른쪽 끝이 프레임체(15A)의 각 둘레마다 설치된 지지 리드(14A)와 일체화된다. 지지 리드(14A)는 프레임체(15A)의 둘레를 따라 연장하고, 프레임체(15A)와 일체화된다.
상기 4개의 지지 리드(13) 각각에는, 탭(12)을 리드(11A)보다도 아래에 위치시키기 위한 벤딩 가공이 실시된다.
상기 하단 리드 프레임(10A)은, 예를 들어 철(Fe)-니켈(Ni)계 합금 또는 구리(Cu)나 구리계 합금으로 이루어진 평판재에 에칭 가공 또는 프레스 가공을 실시하고, 소정의 리드 패턴을 형성한 후, 탭(12)을 리드(11A)보다 아래에 위치시키기 위한 벤딩 가공을 4개의 지지 리드(13) 각각에 실시함으로써 형성된다.
도 8 및 도 9에 도시된 바와 같이, 상단 리드 프레임(10B)은, 평면이 사각 형태인 프레임체(15B)로 둘레가 규정되는 영역 내에서, 복수의 리드(11B) 등을 가지는 구성으로 된다.
상기 복수의 리드(11B) 각각은 4개의 리드군으로 분할되고, 4개의 리드군 각각은 하단 리드 프레임(10A)의 탭(12)이 배치된 중앙 영역을 둘러싸도록 프레임체(15B)의 각 둘레에 설치된다. 각 리드군의 리드(11B)는 프레임체(15B)의 각 둘레를 따라 배열된다. 또한, 각 리드군의 리드(11B)는 봉지체(4)의 내측에 배치된 내부와 봉지체(4)의 외측에 배치된 외부를 가지며, 일체형의 리드 부재로 구성된다. 또한, 각 리드군의 리드(11B)는, 내부의 선단 부분인 한쪽 끝이 중앙 영역에 인접하여 배치되고, 외부의 선단 부분이 되는 다른쪽 끝이 프레임체(15B)의 각 둘레마다 설치된 지지 리드(14B)와 일체화된다. 지지 리드(14B)는 프레임체(15B)의 둘레를 따라 연장하고, 프레임체(15B)와 일체화된다.
상기 리드(11B)는 하단 리드 프레임(10A) 상에 상단 리드 프레임(10B)을 중첩하여 적층할 때, 내부의 선단 부분이 하단 리드 프레임(10A)의 리드(11A)의 내부의 선단 부분보다 탭(12)으로부터 멀리 떨어지도록 리드(11A)의 내부 상에 위치하고, 외부의 선단 부분이 하단 리드 프레임(10A)의 리드(10A)의 외부 사이에 위치하는 패턴으로 형성된다.
상기 리드(11B)에는, 하단 리드 프레임(10A) 상에 상단 리드 프레임(10B)을 중첩시켜 적층할 때, 그 내부의 선단 부분을 하단 리드 프레임(10A)의 리드(11A)의 내부보다 위에 위치시키기 위한 벤딩 가공이 실시되는 동시에, 그 외부를 하단 리드 프레임(10A)의 리드(11A)의 외부와 동일 평면에 위치시키기 위한 벤딩 가공이 실시된다.
상기 상단 리드 프레임(10B)은, 예를 들어 철(Fe)-니켈(Ni)계 합금 또는 구리(Cu)나 구리계 합금으로 이루어진 평판재에 에칭 가공 또는 프레스 가공을 실시하고, 소정의 리드 패턴을 형성한 후, 리드(11B)의 내부의 선단 부분을 리드(11A)의 내부보다 위에 위치시키고, 리드(11B)의 외부를 리드(11A)의 외부와 동일 평면에 위치시키기 위한 벤딩 가공을 리드(11B)에 실시함으로써 형성된다.
도 4 및 도 5에 도시된 바와 같이, 적층 리드 프레임(10)은, 하단 리드 프레임(10A) 상에 상단 리드 프레임(10B)을 중첩시켜 적층한 2중 프레임 구성으로 되어 있다. 즉, 적층 리드 프레임(10)은, 평면이 사각 형태인 프레임체(15A, 15B)로 둘레가 규정된 영역 내에서, 복수의 리드(11), 탭(12), 4개의 지지 리드(13), 4개의 지지 리드(14A) 및 4개의 지지 리드(14B) 등을 가지는 구성으로 되어 있다.
상기 복수의 리드(11) 중, 소정의 리드인 리드(11B)의 내부의 선단 부분은, 다른 리드인 리드(11A)의 내부의 선단 부분보다 탭(12)으로부터 멀리 떨어지도록, 리드(11A)의 내부 상에 서로 절연된 상태로 적층된다. 본 실시예에서, 리드(11B)의 내부의 선단 부분은 리드(11A)의 내부의 상면으로부터 이격된 상태로 적층되고, 리드(11B)의 내부의 선단 부분과 리드(11A)의 내부의 사이에는 절연성 프레임이 개재되지 않는다.
상기 리드(11B) 및 리드(11A)의 각각의 외부는 서로 적층되지 않고, 프레임체(15A, 15B)의 둘레를 따라 배열된다. 본 실시예에서, 리드(11B) 및 리드(11A)의 각각의 외부는, 프레임체(15A, 15B)의 둘레를 따라 교대로 배열된다. 또한, 리드(11B) 및 리드(11A)는 봉지체(4)의 내외에 걸쳐 일체의 리드 부재로 구성된다. 또한, 리드(11B) 및 리드(11A)는 봉지체(4)로부터 돌출된 돌출 부분의 위치가 동일 평면에 위치한다.
상기 하단 리드 프레임(10A)과 상단 리드 프레임(10B) 각각은, 반도체 장치의 제조 공정에서의 취급을 용이하게 하기 위해, 프레임체(15A, 15B)의 영역에서 접착제 또는 용착에 의해 서로 접착 고정된다.
또한, 본 실시예의 적층 리드 프레임(10)에서는, 리드 사이에서 수지가 흘러나오는 것을 방지하기 위한 댐 바 대신에 절연성 수지로 이루어진 테이프 댐(16)을 이용한다. 테이프 댐(16)은 수지 봉지부와 비수지 봉지부 사이의 영역에 배치되고, 인접 리드들을 연결하도록 연장된다.
다음으로, 상기 QFP형 반도체 장치(50)의 제조 방법에 대하여, 도 10 내지 도 19를 이용하여 설명한다.
또한, 도 4에 도시된 적층 리드 프레임(10)을 준비한다.
다음으로, 상기 적층 리드 프레임(10)의 탭(12)의 칩 탑재면 상에 접착제(2)를 개재하여 반도체 칩(1)을 탑재한다. 여기까지의 공정을 도 10 (평면도) 및 도 11 (도 10의 E-E 선을 따른 단면도)에 도시한다.
다음으로, 도 16(a)에 도시된 바와 같이, 히트 스테이지(17)와 윈도우 클램퍼 (리드 클램핑 지그(lead clamping jig))(18)의 사이에 상기 적층 리드 프레임(10)을 반송한 후, 히트 스테이지(17)에 적층 리드 프레임(10)을 장착한다. 적층 리드 프레임(10)의 탭(12)이 장착된 히트 스테이지(17)의 영역에는, 리드(11A)보다 탭(12)을 아래에 위치시킬 수 있는 하중에 상당하는 단차가 설치된다.
다음으로, 상기 적층 리드 프레임(10)의 리드(11A)의 내부에 리드(11B)의 내부의 선단 부분을 윈도우 클램퍼(18)로 압착한다. 이 때, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않기 때문에, 리드(11A)의 내부에 리드(11B)의 내부의 선단 부분이 직접 접촉하여, 히트 스테이지(18)의 열이 리드(11B)의 내부의 선단 부분에 유효하게 전달된다.
다음으로, 상기 반도체 칩(1)의 전극 BP와 리드(11A)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속하는 동시에, 반도체 칩(1)의 전극 BP와 리드(11B)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속한다. 구체적으로는, 우선 반도체 칩(1)의 전극 BP에 와이어(3)의 한쪽 끝을 본딩 툴(카필라리(capillary))(19)로 열 압착하여 접속하고, 다음으로 도 16(b)에 도시된 바와 같이 리드(11A)의 내부의 선단 부분에 와이어(3)의 다른쪽 끝을 본딩 툴(19)로 열 압착하여 접속한 후, 도 17(c)에 도시된 바와 같이 리드(11B)의 내부 선단 부분에 와이어(3)의 다른쪽 끝을 본딩 툴(19)로 열 압착하여 접속한다. 이 와이어(3)의 접속은 초음파 진동을 가하면서 수행된다. 이 공정에서, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않기 때문에, 접속시 본딩 가중 및 초음파 진동이 리드(11B)의 내부의 선단 부분에 유효하게 전달된다. 그 후, 윈도우 클램퍼(18)를 제거함으로써, 도 17(d)에 도시된 바와 같이 리드(11B)의 내부의 선단 부분은 그 탄성력에 의해 본래 위치로 복귀된다. 여기까지의 공정을 도 12 (평면도) 및 도 13 (도12의 F-F 선을 따른 단면도)에 도시한다. 또한, 도 18 (평면도)에 윈도우 클램퍼(18)로 압착된 부분(18A)을 도시한다.
다음으로, 도 19(a)에 도시된 바와 같이, 성형 금형(20)의 상형(20A)과 하형(20B)에 의해 형성된 캐비티(21) 내에 상기 반도체 칩(1), 와이어(3), 리드(11)의 내부 등이 배치되도록, 상형(20A)과 하형(20B) 사이에 상기 적층 리드 프레임(10)을 배치한 후, 도 19(b)에 도시된 바와 같이, 상형(20A)과 하형(20B)에 의해 적층 리드 프레임(10)을 삽입한다 (클램프한다). 이 때, 성형 금형(20)의 클램프 력에 의해, 테이프 댐(16)은 리드(11) 사이에 삽입되어 리드 사이에서의 수지 누설을 방지하는 댐으로서 작용한다.
다음으로, 상기 성형 금형(20)의 포트(pot)에 수지 타블릿(resin tablet)을 투입한 후, 수지 타블릿을 트랜스퍼 몰드 장치의 플런저(plunger)로 가압하고, 캐비티(21) 내에 수지를 공급하여 봉지체(4)를 형성한다. 이 공정에서, 반도체 칩(1), 와이어(3), 리드(11)의 내부, 탭(12) 및 지지 리드(13) 등은 봉지체(4)에 의해 봉지된다. 그 후, 상기 성형 금형(20)으로부터 적층 리드 프레임(10)을 취출한다. 여기까지의 공정을 도 14 (평면도) 및 도 15 (도 14의 G-G 선을 따른 단면도)에 도시한다.
다음으로, 상기 봉지체(4)의 외부에 위치하는 테이프 댐(16)을 제거한 후, 플레이팅 처리를 실시한 다음, 상기 적층 리드 프레임(10)의 지지 리드(14A, 14B)로부터 리드(11)를 절단하고, 그 후 리드(11)의 외부를 면 실장 리드 형태로서 예를 들어 걸 윙 형태로 형성한다. 이 때, 리드(11)의 외부는 봉지체(4)의 둘레를 따라 배열되기 때문에, 모든 리드(11)의 외부를 동일 형태로 형성하는 것이 가능하고, 리드(11)의 외부의 형성을 용이하게 행할 수 있다.
다음으로, 상기 적층 리드 프레임(10)의 프레임체(15A)로부터 지지 리드(13)를 절단함으로써, 도 1, 도 2 및 도 3에 도시한 QFP형 반도체 장치가 거의 완성된다.
이와 같이, 본 실시예에 따르면, 이하의 효과를 얻을 수 있다.
(1) 복수의 리드(11) 중, 소정의 리드(11B)의 내부의 선단 부분은 다른 리드(11A)의 내부 상에 서로 절연되는 상태로 적층되고, 소정의 리드(11B) 및 다른 리드(11A) 각각의 외부는 봉지체(4)의 둘레를 따라 배열된다. 따라서, 소정의 리드(11B)의 개수에 상당하는 부분만큼, 봉지체(4)의 내부에서 리드(11)의 내부가 점유하는 면적을 축소하는 것이 가능하기 때문에, 리드 개수의 증가에 따른 QFP형 반도체 장치(50)의 대형화를 억제할 수 있다.
또한, 소정의 리드(11B) 및 다른 리드(11A)의 각각의 외부는 봉지체(4)의 둘레를 따라 배열되어 있으므로, 면 실장 리드 형태로서 예를 들어 걸 윙 형태로 리드(11)의 외부를 형성할 때, 모든 리드(11)의 외부를 동일 형태로 형성하는 것이 가능하기 때문에, 리드(11)의 외부의 형성을 용이하게 하는 것이 가능하다.
또한, 모든 리드(11)의 외부를 동일 형태로 형성하는 것이 가능하기 때문에, 봉지체(4)의 둘레를 따라 배열된 리드(11)의 외부의 선단 부분에 있는 리드 배열이 1열 배열로 된다. 따라서, 통상의 실장 기판에 QFP형 반도체 장치(50)를 실장하는 것이 가능하므로, QFP형 반도체 장치(50)의 표준화를 도모하는 것이 가능하다.
또한, 리드 프레임 가공의 제한, 예를 들어 리드의 폭, 간극을 플레이트의 두께 이상으로 해야 한다는 것 등에 의해 제한되던 리드의 내부의 배선이 간단해지기 때문에, 다 핀화, 협 피치화에 대응할 수 있다.
(2) QFP형 반도체 장치의 제조 방법에서, 탭(지지체)(1) 및 복수의 리드(11)를 가지고, 복수의 리드(11) 중 소정의 리드(11B)의 내부의 선단 부분은 다른 리드(11A)의 내부의 선단 부분보다 탭(12)으로부터 멀리 떨어지도록 다른 리드(11B)의 내부 상에 그 상면으로부터 이격된 형태로 적층되고, 소정의 리드(11A) 및 다른 리드(11B)의 각각의 외부는 그 리드폭 방향을 따라 배열되는 적층 리드 프레임(10)을 준비하는 공정, 적층 리드 프레임(10)의 탭(12)에 반도체 칩(1)을 탑재하는 공정, 및 소정의 리드(11B)의 내부의 선단 부분을 다른 리드(11A)의 내부에 압착하는 형태로 반도체 칩(1)의 전극 BP과 소정의 리드(11)의 내부의 선단 부분을 도전성 와이어(3)으로 전기적으로 접속하는 동시에, 반도체 칩(1)의 전극 BP과 다른 리드(11A)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속하는 공정을 구비한다.
따라서, 열압착에 초음파 진동을 병용하는 본딩법을 사용하여, 반도체 칩(1)의 전극 BP와 소정의 리드(11A)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속할 때, 소정의 리드(11B)의 내부의 선단 부분에 히트 스테이지(17)의 열이 유효하게 전달되고, 또한 소정의 리드(11B)의 내부의 선단 부분에 본딩 가중 및 초음파 진동이 유효하게 전달되기 때문에, 와이어(3)와 소정의 리드(11B)의 내부의 선단 부분의 접속 강도를 높일 수 있고, 와이어(3)의 접속 불량을 억제할 수 있다. 그 결과, QFP형 반도체 장치(50)의 전기적 신뢰성을 향상시킬 수 있다.
(제2 실시예)
도 20은 본 발명의 제2 실시예에 따른 QFP형 반도체 장치의 봉지체의 상부를 제거한 상태의 평면도이고, 도 21은 도 20의 H-H 선을 따른 단면도이며, 도 22는 상기 반도체 장치의 주요부 사시도이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예의 QFP형 빈도체 장치(51)는, 지지체인 탭(12)의 칩 탑재면 상에 반도체 칩(1)을 탑재하고, 그 반도체 칩(1)을 봉지체(4)로 봉지한 구성으로 이루어진다.
상기 반도체 칩(1)의 외주의 외측에는 봉지체(4)의 내외에 걸쳐 연장된 복수의 리드(11)가 배치된다. 복수의 리드(11) 각각은, 봉지체(4)의 내측에 위치하는 내부의 선단 부분이 반도체 칩(1)의 외주의 각 둘레를 따라 배열되고, 봉지체(4)의 외측에 위치하는 외부가 봉지체(4)의 외주의 각 둘레를 따라 배열된다. 복수의 리드(11)의 각각의 외부는 면실장 리드 형태로서 예를 들어 걸 윙 형태로 형성된다.
상기 복수의 리드(11) 각각은, 반도체 칩(1)의 회로 형성면에 형성된 복수의 전극 BP 각각에 도전성 와이어(3)를 통해 전기적으로 접속된다. 복수의 리드(11) 중 소정의 리드인 리드(11B)의 내부의 선단 부분은, 다른 리드인 리드(11A)의 내부의 선단 부분보다 반도체 칩(1)으로부터 멀리 떨어져 있도록, 리드(11A)의 내부 상에 서로 절연되는 상태로 적층된다. 본 실시예에서, 리드(11B)의 내부의 선단 부분은 리드(11A)의 내부의 상면으로부터 이격된 형태로 적층되어 있고, 리드(11B)의 내부의 선단 부분과 리드(11A)의 내부의 사이에 절연성 필름을 개재되어 있지 않다.
상기 리드(11B)의 내부에는, 그 선단 부분을 리드(11A)의 내부보다 위에 위치시키기 위한 벤딩 가공이 실시된다. 이 벤딩 가공에 의해, 리드(11A)의 내부 상에 그 상면으로부터 이격된 형태로 리드(11B)의 내부의 선단 부분을 적층할 수 있다.
상기 리드(11B) 및 리드(11A) 각각의 외부는 서로 적층되지 않고, 봉지체(4)의 외주부의 둘레를 따라 배열된다. 본 실시예에서, 리드(11B) 및 리드(11A)는, 봉지체(4)의 내외에 일체의 리드 부재로 형성된다. 또한, 리드(11B) 및 리드(11A) 각각의 외부는, 도 22에 도시된 바와 같이, 봉지체(4)로부터 돌출된 돌출 부분의 위치가 다른 평면에 위치한다. 또한, 도 22에 있어서, 참조 번호(4A)는 댐 내 수지부이고, 참조 번호(25A1)는 댐 바(25A)를 절단할 때 잔존하는 잔존부이며, 참조 번호(25B1)는 댐 바(25B)를 절단할 때 잔존하는 잔존부이다.
다음으로, 상기 QFP형 반도체 장치(51)의 제조에 이용되는 적층 리드 프레임의 구성에 대하여, 도 23 및 도 28을 이용하여 설명한다. 도 23은 적층 리드 프레임의 평면도이고, 도 24는 도 23의 I-I 선에 따른 단면도이며, 도 25는 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도이고, 도 26은 도 25의 J-J 선에 따른 단면도이며, 도 27은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도이고, 도 28은 도 27의 K-K 선에 따른 단면도이다.
도 25 및 도 26에 도시된 바와 같이, 하단 리드 프레임(30)은, 평면이 사각 형태인 프레임체(15A)에 의해 둘레가 규정되는 영역 내에서, 복수의 리드(11A), 탭(12), 4개의 지지 리드(13) 등을 가지는 구성으로 이루어진다.
상기 복수의 리드(11A) 각각은 4개의 리드군으로 분할되고, 4개의 리드군 각각은 탭(12)을 둘러싸도록 프레임체(15A)의 각 둘레마다 설치된다. 각 리드 군의 리드(11A)는 프레임체(15A)의 각 둘레를 따라 배열된다. 또한, 각 리드 군의 리드(11A)는 봉지체(4)의 내측에 배치되는 내부와 봉지체(4)의 외측에 배치되는 외부를 가지며, 1개의 리드 부재로 구성된다. 또한, 각 리드 군의 리드(11A)는 내부의 선단 부분인 한쪽 끝이 탭(12)에 근접하여 배치되고, 외부의 선단 부분으로 되는 다른쪽 끝이 프레임체(15A)의 각 둘레마다 설치된 지지 리드(14A)와 일체화된다. 또한, 각 리드군의 리드(11A)는 리드 사이로부터의 누설을 방지하는 댐 바(25A)를 통해 인접 리드(11A)와 일체화된다.
도 27 및 도 28에 도시된 바와 같이, 상단 리드 프레임(30B)은, 평면이 사각 형태인 프레임체(15B)에 의해 둘레가 규정된 영역 내에서, 복수의 리드(11B) 등을 가지는 구성으로 이루어진다.
상기 복수의 리드(11B)의 각각은 4개의 리드군으로 분할되고, 4개의 리드군 각각은 하단 리드 프레임(10A)의 탭(12)이 배치된 중앙 영역을 둘러싸도록 프레임체(15B)의 각 둘레마다 설치된다. 각 리드군의 리드(11B)는 프레임체(15B)의 각 둘레를 따라 배열된다. 또한, 각 리드군의 리드(11B)는 봉지체(4)의 내측에 배치된 내부와 봉지체(4)의 외측에 배치된 외부를 가지고, 1개의 리드 부재로 구성된다. 또한, 각 리그군의 리드(11B)는 내부의 선단 부분인 한쪽 끝이 중앙 영역에 근접하여 배치되고, 외부의 선단 부분인 다른쪽 끝이 프레임체(15B)의 각 둘레마다 설치된 지지 리드(14B)와 일체화된다. 또한, 각 리드군의 리드(11B)는 리드 사이로부터의 수지 누설을 방지하는 댐 바(25B)를 통해 인접 리드(11A)와 일체화된다. 댐 바(25B)는 하단 리드 프레임(30A) 상에 상단 리드 프레임(30B)을 중첩하여 적층할 때, 하단 리드 프레임(30A)의 댐 바(25A)와 중첩되는 위치에 적층된다.
도 23 및 도 24에 도시된 바와 같이, 적층 리드 프레임(30)은 하단 리드 프레임(30A) 상에 상단 리드 프레임(30B)을 중첩시켜 적층한 2중 프레임 구성으로 이루어진다. 즉, 적층 리드 프레임(10)은 평면이 사각 형태인 프레임체(15A, 15B)로 주위를 규정하는 영역 내에서, 복수의 리드(11), 탭(12), 4개의 지지 리드(13), 4개의 지지 리드(14A), 4개의 지지 리드(14B), 댐 바(25A) 및 댐 바(25B) 등을 가지는 구성으로 이루어진다.
상기 하단 리드 프레임(30A), 상단 리드 프레임(30B) 각각은 반도체 장치의 제조 공정에서의 취급을 용이하게 하기 위해, 프레임체(15A, 15B)의 영역에서 접착제 또는 용착에 의해 상호 접착 고정된다.
다음으로, 상기 QFP형 반도체 장치(51)의 제조 공정에 대하여, 도 29 및 도 33을 이용하여 설명한다.
우선, 도 23에 도시된 적층 리드 프레임(30)을 준비한다.
다음으로, 상기 적층 리드 프레임(30)의 탭(12)의 칩 탑재면 상에 접착제(2)를 개재하여 반도체 칩(1)을 탑재한다.
다음으로, 히트 스테이지에 상기 적층 리드 프레임(30)을 장착한 후, 상술한 실시예에서와 마찬가지로, 상기 적층 리드 프레임(30)의 리드(11A)의 내부에 리드(11B)의 내부의 선단 부분을 윈도우 클램퍼로 압착한다. 이 때, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않으므로, 리드(11A)의 내부에 리드(11B)의 내부의 선단 부분이 직접 접촉하고, 히트 스테이지의 열이 리드(11B)의 내부의 선단 부분이 유효하게 전달된다.
다음으로, 상기 반도체 칩(1)의 전극 BP와 리드(11A)의 내부의 선단 부분을 도전성 와이어(3)로 접속하는 동시에, 반도체 칩(1)의 전극 BP와 리드(11B)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속한다. 이 와이어(3)의 접속은, 열압착에 초음파 진동을 병용하는 본딩법으로 행해진다. 이 공정에서, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않으므로, 접속시의 본딩 가중 및 초음파 진동이 리드(11B)의 내부의 선단 부분에 유효하게 전달된다. 그 후, 윈도우 클램퍼를 제거함으로써, 리드(11B)의 내부의 선단 부분은 그 탄성력에 의해 본래 위치로 복귀한다. 여기까지의 공정을 도 29 (평면도) 및 도 30 (도 29의 L-L 선을 따른 단면도)에 도시한다.
다음으로, 성형 금형(20)의 상형(20A)과 하형으로 형성된 캐비티(21) 내에 상기 반도체 칩(1), 와이어(3), 리드(11)의 내부 등이 배치되도록, 상형(20A)과 하형(20B) 사이에 상기 적층 리드 프레임(30)을 배치한 후, 도 33에 도시된 바와 같이 상형(20A)와 하형(20B)으로 적층 리드 프레임(10)을 삽입(클램핑)한다. 이 때, 성형 금형(20)의 클램프 력에 의해, 댐 바(25A)와 댐 바(25B)가 밀착된다. 또, 댐 바(25A, 25B) 각각은 적층 리드 프레임(30)을 형성하는 단계에서, 접착제로 접착하여도 좋다.
다음으로, 리드(11A)와 일체화된 댐 바(25A) 및 리드(11B)와 일체화된 댐 바(25B)를 함께 절단한다. 이 공정에서, 댐 바의 절단은 리드(25B)와 리드(25A)의 사이에서 행해지기 때문에, 댐 바(25A)와 댐 바(25B)가 접착제로 접착되는 경우, 봉지체(4)로부터 돌출된 리드(11A)의 돌출 부분에 댐 바(11A)의 일부가 잔존하고(잔존부(25B1)), 봉지체(4)로부터 돌출된 리드(11B)의 돌출 부분에 댐 바(25A)의 일부가 잔존한다(잔존부(25A1)).
다음으로, 플레이팅 처리를 실시한 후, 상기 적층 리드 프레임(30)의 지지 리드(14A, 14B)로부터 리드(11)를 절단한 다음, 리드(11)의 외부를 면 실장 리드 형태로서 예를 들어 걸 윙 형태로 형성한다. 이 때, 리드(11)의 외부는 봉지체(4)의 둘레를 따라 배열되기 때문에, 모든 리드(11)의 외부를 동일 형태로 형성하는 것이 가능하고, 리드(11)의 외부의 성형을 용이하게 행할 수 있다.
다음으로, 상기 적층 리드 프레임(30)의 프레임체(15A)로부터 지지 리드(13)를 절단함으로써, 도 20, 도 21 및 도 22에 도시된 QFP형 반도체 장치(51)가 거의 완성된다.
이와 같이, 본 실시예에 따르면, 상술한 제1 실시예에서와 동일한 효과를 얻을 수 있다.
(제3 실시예)
도 34는 본 발명의 제3 실시예에 따른 QFP형 반도체 장치의 봉지체의 상부를 제거한 상태의 평면도이고, 도 35는 도 34의 N-N 선을 따른 단면도이며, 도 36은 상기 반도체 장치의 주요부 사시도이고, 도 37은 상기 반도체 장치의 제조에 이용되는 적층 리드 프레임의 평면도이며, 도 38은 도 37의 P-P 선에 따른 단면도이고, 도 39는 상기 적층 리드 프레임을 구성하는 하단 리드 프레임의 평면도이고, 도 40은 도 39의 Q-Q 선에 따른 단면도이며, 도 41은 상기 적층 리드 프레임을 구성하는 상단 리드 프레임의 평면도이고, 도 42는 도 41의 R-R 선에 따른 단면도이다.
도 34, 도 35 및 도 36에 도시된 바와 같이, 본 실시예의 QFP형 반도체 장치(52)는 복수의 리드 프레임(11) 중 소정의 리드인 리드(11B)가 내부 리드 부재(26A)와 외부 리드 부재(26B)로 구성되고, 다른 리드인 리드(11A)가 1개의 리드 부재로 구성된다. 내부 리드 부재(26A)는 일부가 봉지체(4)의 외측에 위치하고 있고, 그 내부 리드 부재(26A)의 일부와 외부 리드 부재(26B)의 일부가 적층된 형태로 용착에 의해 전기적 기계적으로 접합된다. 따라서, 리드(11A) 및 리드(11B)는 봉지체(4)로부터 돌출된 돌출 부분의 위치가 다른 평면에 위치한다.
상기 외부 리드 부재(26B)는 리드 프레임의 단계에서, 도 39 및 도 40에 도시된 바와 같이 하단 리드 프레임(40A)에 설치된다. 상기 내부 리드 부재(26A)는 리드 프레임의 단계에서, 도 41 및 도 42에 도시된 바와 같이, 상단 리드 프레임(40B)에 배치된다. 리드(11B)는, 하단 리드 프레임(40A)과 상단 리드 프레임(40B)을 서로 중첩하여 도 37 및 도 28에 도시된 적층 리드 프레임(40)을 형성할 때, 내부 리드 부재(26A)의 일부와 외부 리드 부재(26B)의 일부를 접합함으로써 형성된다.
다음으로, 상기 QFP형 반도체 장치(52)의 제조 방법에 대하여 간단하게 설명한다.
우선, 상기 적층 리드 프레임(40)의 탭(12)의 칩 탑재면 상에 접착제(2)를 개재하여 반도체 칩(1)을 탑재한 후, 히트 스테이지에 상기 적층 리드 프레임(40)을 장착한 다음, 상술한 실시예에서와 마찬가지로, 상기 적층 리드 프레임(40)의 리드(11A)의 내부에 리드(11B)의 내부의 선단 부분을 와인드 윈도우 클램프로 압착한다. 이 때, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않기 때문에, 히트 스테이지의 열이 리드(11B)의 내부의 선단 부분에 유효하게 전달된다.
다음으로, 상기 반도체 칩(1)의 전극 BP과 리드(11A)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속하는 동시에, 반도체 칩(1)의 전극 BP과 리드(11B)의 내부의 선단 부분을 도전성 와이어(3)로 전기적으로 접속한다. 이 와이어(3)의 접속은, 열압착에 초음파 진동을 병용하는 본딩법에 의해 수행된다. 이 공정에서, 리드(11A)의 내부와 리드(11B)의 내부의 선단 부분 사이에 절연성 필름을 개재하지 않기 때문에, 접속시의 본딩 가중 및 초음파 진동이 리드(11B)의 내부의 선단 부분에 유효하게 전달된다.
다음으로, 성형 금형의 상형과 하형에 의해 형성된 캐비티 내에 상기 반도체 칩(1), 와이어(3), 리드(11)의 내부 등이 배치되도록, 상형과 하형(B) 사이에 상기 적층 리드 프레임(40)을 배치한 후, 상형과 하형으로 적층 리드 프레임(40)을 삽입한다.
다음으로, 리드(11A)와 일체화된 댐 바(25A) 및 리드(11A)와 일체화된 댐 바(25B)를 일괄적으로 절단한다. 이 공정에서, 댐 바의 절단은 리드 사이에서 수행되기 때문에, 봉지체(4)로부터 돌출된 리드(11A)의 돌출 부분에 댐 바(25B)의 일부가 잔존한다 (잔존부(25B1)).
다음으로, 플레이팅 처리를 실시한 후, 상기 적층 리드 프레임(30)의 지지 리드(14A, 14B)로부터 리드(11)를 절단한 다음, 리드(11)의 외부를 면실장 리드 형태로서 예를 들어 걸 윙 형태로 형성한다. 이 때, 리드(11)의 외부는 봉지체(4)의 둘레를 따라 배열되기 때문에, 리드(11)의 외부 전체를 동일 형태로 형성하는 것이 가능하고, 리드(11)의 외부의 성형을 용이하게 수행할 수 있다.
다음으로, 상기 적층 리드 프레임(40)의 프레임체(15A)로부터 지지 리드(13)를 절단함으로써, 도 34, 도 35 및 도 36에 도시된 QFP형 반도체 장치(52)가 거의 완성된다.
이와 같이, 본 실시예에 따르면, 상술한 제1 실시예와 동일한 효과를 얻을 수 있다.
또한, 제1 실시예 내지 제3 실시예에서는, 리드(11A)와 리드(11B)를 교대로 배열하는 것을 예로 들어 설명하였지만, 반드시 규칙적으로 배열될 필요는 없다. 또한, 하단의 리드 개수와 상단의 리드 개수를 동일하게 할 필요도 없다.
또한, 제1 실시예 내지 제3 실시예에서는, 리드를 이단 중첩하는 것을 예로 들어 설명하였지만, 리드의 중첩 단수는 삼단 이상이어도 좋다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니며, 그 요지를 벗어나지 않는 범위에서 여러가지 형태로 변경 가능한 것은 물론이다.
예를 들어, 본 발명은, 반도체 칩을 지지하는 지지체로서 히트 스프레더(heat spreader)를 가지는 반도체 장치에 적용할 수 있다.
또, 본 발명은, 세라믹 봉지형 반도체 장치에 적용될 수 있다.
또, 본 발명은 ZIP형, SIP형 등의 일방향 리드 배열 구조 또는 TSOP형 등의 이방향 리드 배열 구조의 반도체 장치에 적용될 수 있다.
본원에 개시된 발명 중 대표적인 것에 의해 얻어질 수 있는 효과를 간단하게 설명하면, 다음과 같다.
리드 개수의 증가에 따른 반도체 장치의 대형화를 억제할 수 있는 동시에, 리드의 외부의 형성을 용이하게 행하는 것이 가능하다.
또, 리드 개수의 증가에 따른 반도체 장치의 대형화를 억제할 수 있는 동시에, 반도체 장치의 표준화를 도모할 수 있다.
또, 반도체 장치의 전기적 신뢰성을 높일 수 있다.

Claims (12)

  1. 반도체 장치에 있어서,
    평면이 사각 형태인 봉지체, 상기 봉지체의 내측에 위치하고 외측 면과 내측 면 중 회로 형성면에 복수의 전극이 형성된 반도체 칩, 및 상기 봉지체의 내외에 걸쳐 연장되고, 상기 반도체 칩의 전극에 전기적으로 접속된 복수의 리드를 가지고,
    상기 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부 상에 서로 절연된 상태로 적층되며,
    상기 소정의 리드 및 상기 다른 리드 각각의 외부는 상기 봉지체의 둘레를 따라 배열되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 소정의 리드의 내부의 선단 부분은, 상기 다른 리드의 내부의 선단 부분보다 상기 반도체 칩으로부터 멀리 떨어져 있도록 적층되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 소정의 리드 및 상기 다른 리드 각각의 내부의 선단 부분은, 도전성 와이어를 통해 상기 반도체 칩의 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 소정의 리드의 내부의 선단 부분은, 상기 다른 리드의 내부의 상면으로부터 이격된 상태로 적층되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 소정의 리드의 내부에는, 그 선단 부분을 상기 다른 리드의 내부보다 상방으로 위치시키는 벤딩 가공이 수행되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 소정의 리드 및 상기 다른 리드는, 상기 봉지체로부터 외측으로 돌출된 돌출 부분이 동일 평면에 위치되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 소정의 리드 및 상기 다른 리드는, 상기 봉지체로부터 외부로 돌출된 돌출 부분이 다른 평면에 위치되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 소정의 리드 및 상기 다른 리드는, 하나의 리드 부재로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 소정의 리드는, 일부가 상기 봉지체의 외측으로 돌출된 내부 리드 부재 및 일부가 상기 내부 리드 부재의 일부에 고정된 외부 리드 부재로 구성되고,
    상기 다른 리드는 하나의 리드 부재로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서, 상기 반도체 칩은 지지체의 칩 탑재면 상에 탑재되고, 상기 봉지체는 절연성 수지로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. 반도체 장치의 제조 방법에 있어서,
    지지체 및 복수의 리드를 가지고, 상기 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부의 선단 부분보다 상기 지지체로부터 멀리 떨어지도록 상기 다른 리드의 내부 상에 서로 절연된 상태로 적층되고, 상기 소정의 리드 및 상기 다른 리드 각각의 외부는 그 리드 폭 방향을 따라 배열되어 있는 적층 리드 프레임을 준비하는 공정;
    상기 적층 리드 프레임의 지지체에 반도체 칩을 탑재하는 공정;
    상기 반도체 칩의 전극과 상기 리드의 내부의 선단 부분을 도전성 와이어로 전기적으로 접속하는 공정; 및
    상기 반도체 칩, 상기 지지체, 상기 복수의 리드 각각의 내부 및 상기 와이어를 절연성 수지로 이루어진 봉지체로 밀봉하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 반도체 장치의 제조 방법에 있어서,
    지지체 및 복수의 리드를 가지고, 상기 복수의 리드 중 소정의 리드의 내부의 선단 부분은 다른 리드의 내부의 선단 부분보다 상기 지지체로부터 멀리 떨어지도록 상기 다른 리드의 내부 상에 그 표면으로부터 떨어진 상태로 적층되고, 상기 소정의 리드 및 상기 다른 리드 각각의 외부는 그 리드 폭 방향을 따라 배열되어 있는 적층 리드 프레임을 준비하는 공정;
    상기 적층 리드 프레임의 지지체에 반도체 칩을 탑재하는 공정;
    상기 적층 리드 프레임을 히트 스테이지에 장착하고, 상기 소정의 리드의 내부의 선단 부분을 상기 다른 리드의 내부에 압착한 상태에서 상기 반도체 칩의 전극과 상기 소정의 리드의 내부의 선단 부분을 도전성 와이어로 전기적으로 접속하는 동시에, 상기 반도체 칩의 전극과 상기 다른 리드의 내부의 선단 부분을 도전성 와이어로 전기적으로 접속하는 공정; 및
    상기 반도체 칩, 상기 지지체, 상기 복수의 리드 각각의 내부 및 상기 와이어를 절연성 수지로 이루어진 봉지체로 밀봉하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019990028139A 1998-07-14 1999-07-13 반도체장치및그제조방법 KR20000011664A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-198209 1998-07-14
JP10198209A JP2000031367A (ja) 1998-07-14 1998-07-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20000011664A true KR20000011664A (ko) 2000-02-25

Family

ID=16387310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028139A KR20000011664A (ko) 1998-07-14 1999-07-13 반도체장치및그제조방법

Country Status (2)

Country Link
JP (1) JP2000031367A (ko)
KR (1) KR20000011664A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014990A (ja) * 2001-06-29 2003-01-15 Sumitomo Electric Ind Ltd 光通信モジュール
JP2003031755A (ja) * 2001-07-18 2003-01-31 Sumitomo Electric Ind Ltd 積層リードフレーム及び光通信モジュール並びにその製造方法
KR20030066994A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 다층 리드프레임 및 이를 이용한 칩 사이즈 패키지
JP3918794B2 (ja) 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器

Also Published As

Publication number Publication date
JP2000031367A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7592691B2 (en) High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US8030741B2 (en) Electronic device
TWI453838B (zh) 具有散熱器之無引線封裝
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20020027273A1 (en) Semiconductor package and fabricating method thereof
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US20040061202A1 (en) Leadframe for die stacking applications and related die stacking concepts
JP2003115573A (ja) デュアルダイパッケージ
US6677665B2 (en) Dual-die integrated circuit package
US7642638B2 (en) Inverted lead frame in substrate
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
TW569406B (en) Semiconductor device and the manufacturing method thereof
US20040021231A1 (en) Semiconductor device and its manufacturing method
KR20000011664A (ko) 반도체장치및그제조방법
JP4732138B2 (ja) 半導体装置及びその製造方法
CN111276407B (zh) 半导体封装结构及其制作方法
KR20020085102A (ko) 칩 적층형 반도체 패키지
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JP2001177007A (ja) 半導体装置及びその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100967668B1 (ko) 반도체 패키지 및 그 제조방법
US20240105579A1 (en) Extendable inner lead for leaded package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid