CN114695303A - 引线框架、引线框架的制造方法以及半导体装置 - Google Patents

引线框架、引线框架的制造方法以及半导体装置 Download PDF

Info

Publication number
CN114695303A
CN114695303A CN202111585482.8A CN202111585482A CN114695303A CN 114695303 A CN114695303 A CN 114695303A CN 202111585482 A CN202111585482 A CN 202111585482A CN 114695303 A CN114695303 A CN 114695303A
Authority
CN
China
Prior art keywords
region
roughened
lead frame
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111585482.8A
Other languages
English (en)
Inventor
林真太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN114695303A publication Critical patent/CN114695303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种引线框架、引线框架的制造方法以及半导体装置，其能够抑制因粘合剂中含有的溶剂成分导致的与密封树脂的密合性的降低，并且能够回避引线接合障碍。引线框架在一个面上具有用于搭载半导体芯片的第一区域以及上述第一区域的周围的第二区域，上述第二区域具有：粗化区域；以及粗化缓和区域，其设于上述粗化区域和上述第一区域之间，该粗化缓和区域的平坦度比上述粗化区域的平坦度高。

Description

引线框架、引线框架的制造方法以及半导体装置
技术领域
本发明涉及引线框架、引线框架的制造方法以及半导体装置。
背景技术
公知有将半导体芯片搭载于引线框架，并且用树脂进行密封的半导体装置。这样的半导体装置因动作时的发热而反复膨胀、收缩。因此，为了提高引线框架与树脂的密合性，在引线框架的表面进行粗化处理。
<现有技术文献>
<专利文献>
专利文献1：日本国特开2017-5149号公报
专利文献2：日本国特开2008-187045号公报
发明内容
<本发明要解决的问题>
在引线框架的表面进行粗化处理的情况下，用于半导体芯片向引线框架的固定的粘合剂(芯片附着膏)中含有的溶剂成分容易在引线框架的表面浸润扩展。担心溶剂成分使引线框架与树脂之间的密合性降低。另外，在与用于搭载半导体芯片的部位连续的部位(例如，芯片焊盘之上)进行引线接合的情况下，担心浸润扩展的溶剂成分阻碍引线接合。
本发明的目的在于，提供一种引线框架、引线框架的制造方法以及半导体装置，其能够抑制因粘合剂中含有的溶剂成分导致的与密封树脂的密合性降低，并且能够回避引线接合障碍。
<用于解决问题的手段>
根据本发明的一个方式，提供一种引线框架，其在一个面具有用于搭载半导体芯片的第一区域以及上述第一区域的周围的第二区域，上述第二区域具有：粗化区域；以及粗化缓和区域，其设于上述粗化区域和上述第一区域之间，该粗化缓和区域的平坦度比上述粗化区域的平坦度高。
<发明的效果>
根据本发明，能够抑制因粘合剂中含有的溶剂成分导致的与密封树脂的密合性的降低，并且能够回避引线接合障碍。
附图说明
图1是示出第一实施方式的引线框架的俯视图。
图2是放大示出图1中的一部分的图。
图3是示出第一实施方式的引线框架的剖视图。
图4是示出粗化区域以及粗化缓和区域的扫描型电子显微镜照片的例子的图。
图5是示出溶剂成分的浸润扩展被抑制的样子的示意图。
图6是示出S比例的计算方法的图。
图7是示出第一实施方式的引线框架的制造方法的图(其1)。
图8是示出第一实施方式的引线框架的制造方法的图(其2)。
图9是示出第一实施方式的引线框架的制造方法的图(其3)。
图10是示出第一实施方式的引线框架的制造方法的图(其4)。
图11是示出第一实施方式的引线框架的制造方法的图(其5)。
图12是示出第一实施方式的引线框架的制造方法的图(其6)。
图13是示出第一实施方式的引线框架的制造方法的图(其7)。
图14是示出粗化部的扫描型电子显微镜照片的例子的图。
图15是示出第二实施方式的半导体装置的剖视图。
图16是示出第二实施方式的半导体装置的制造方法的图(其1)。
图17是示出第二实施方式的半导体装置的制造方法的(其2)。
图18是示出第二实施方式的半导体装置的制造方法的(其3)。
图19是示出第二实施方式的半导体装置的制造方法的(其4)。
图20是示出粘合剂中含有的溶剂成分的举动的剖视图。
图21是示出变形例的半导体装置的剖视图。
附图标记的说明：
100、201：引线框架
10：板材
11：芯片焊盘
12：引线
17：粘合剂
19：溶剂成分
20：半导体芯片
40：树脂部
100A：上表面
100B：下表面
101：基部
102：粗化面
110：第一区域
116：Ag糊料
117：溶剂成分
120：第二区域
121：粗化区域
122：粗化缓和区域
200、200A：半导体装置
具体实施方式
以下，参照附图对实施方式具体进行说明。需要说明的是，在本说明书以及附图中，对于实质上具有相同功能构成的构成元件，有时通过付与相同的附图标记而省略重复的说明。在本发明中，为了方便，将引线框架的用于搭载半导体芯片侧设定为一侧或上侧，将其相反侧设定为另一侧或下侧。另外，将引线框架的用于搭载半导体芯片的面设定为一个面或上表面，将其相反侧的面设定为另一面或下表面。但是，引线框架以及半导体装置可以在上下颠倒的状态下使用，或者以任意的角度进行配置。另外，俯视是指，自引线框架的一个面的法线方向观察对象物，俯视形状是指，自引线框架的一个面的法线方向观察对象物的形状。
(第一实施方式)
首先，对第一实施方式进行说明。第一实施方式涉及引线框架。
[引线框架的构造]
首先，对引线框架的构造进行说明。图1是示出第一实施方式的引线框架的俯视图。图2是放大示出图1中的一部分的图。图3是示出第一实施方式的引线框架的剖视图。图3的(a)相当于沿图1以及图2中的IIIa-IIIa线的剖视图，图3的(b)相当于沿图1以及图2中的IIIb-IIIb线的剖视图，图3的(c)相当于沿图1以及图2中的IIIc-IIIc线的剖视图。
第一实施方式的引线框架100是在一个面上搭载半导体芯片，并且被密封树脂覆盖而成为半导体装置的引线框架。在引线框架100中，在基部101的表面局部形成有粗化面102。
如图1～图3所示，引线框架100具有多个单片化区域C通过连结部15连结的构造。连结部15具有外框部151、阻隔条152、以及支撑条153。外框部151设于各单片化区域C的外侧，其具有在引线框架100的外缘部形成为框状的部分、以及在相邻的单片化区域C之间形成为直线状的部分。阻隔条152在各单片化区域C内沿外框部151以包围芯片焊盘11的方式配置为
Figure BDA0003426503810000041
字状。支撑条153在各单片化区域C内倾斜配置。阻隔条152配置在被树脂密封的树脂密封区域D的外侧，支撑条153的大部分配置在树脂密封区域D的内侧。
阻隔条152的四角与外框部151的四角连结。在阻隔条152中设有多个引线12。引线12具有自阻隔条152向芯片焊盘11侧延伸的内引线12A、以及自阻隔条152向与内引线12A相反侧延伸的外引线12B。支撑条153的一端与外框部151连结，另一端与芯片焊盘11的四角连结，其支承芯片焊盘11。
引线框架100的上表面100A具有用于搭载半导体芯片的第一区域110、以及在第一区域110的周围与密封树脂接触的第二区域120。第一区域110设于芯片焊盘11的大致中心部，具有矩形的俯视形状。第二区域120设于芯片焊盘11的第一区域110的周围、连结部15、以及引线12。第二区域120是上表面100A中的第一区域110之外的区域。例如，芯片焊盘11具有1边的长度为约5mm～15mm的俯视形状，第一区域110具有1边的长度为约4mm～13mm的俯视形状。
第二区域120具有粗化区域121和粗化缓和区域122。粗化缓和区域122例如具有
Figure BDA0003426503810000051
字型的俯视形状，其在俯视中沿第一区域110的外缘包围第一区域110。粗化区域121是第二区域120中的粗化缓和区域122之外的部分。因此，粗化缓和区域122设于粗化区域121和第一区域110之间。例如，在俯视中的粗化缓和区域122的宽度为约0.1mm～1.0mm。在粗化区域121中形成有粗化面102，在粗化缓和区域122中未形成粗化面102。粗化缓和区域122的平坦度比粗化区域121的平坦度高，粗化缓和区域122的S比例比粗化区域121的S比例低。例如，粗化缓和区域122的S比例为1.01～1.10，粗化区域121的S比例为1.05～2.20。图4是示出粗化区域以及粗化缓和区域的扫描型电子显微镜(scanning electron microscopy：SEM)照片的例子的图。图4的(a)示出了粗化区域的SEM照片的例子，图4的(b)示出了粗化缓和区域的SEM照片的例子。对于S比例后述。需要说明的是，图4的(a)中的粗化区域通过氧化处理形成。
单片化区域C以及连结部15的下表面100B和侧面的平坦度不特别限定，但是优选为与粗化区域121的平坦度相同程度。优选也在单片化区域C以及连结部15的下表面100B和侧面形成粗化面102。第一区域110的平坦度不特别限定，但是优选例如为与粗化区域121的平坦度相同程度。优选也在第一区域110形成粗化面102。
支撑条153被弯曲加工成两个阶段，芯片焊盘11的上表面位于比引线12的上表面靠下侧。芯片焊盘11的上表面与引线12的上表面大致平行。
在引线12的内引线12A的顶端的上表面局部形成有电镀膜18。电镀膜18形成于金属线例如通过引线接合而进行连接的部分。电镀膜18例如为Ag膜、Au膜、Ni/Au膜(将Ni膜和Au膜依次层叠的金属膜)、Ni/Pd/Au膜(将Ni膜、Pd膜以及Au膜依次层叠的金属膜)等。需要说明的是，也可以不形成电镀膜18。
详细后述，在使用引线框架100来制造半导体装置时，在第一区域110涂敷Ag糊料等的粘合剂(芯片附着膏)，在粘合剂之上搭载半导体芯片。并且，通过密封树脂覆盖半导体芯片以及引线框架100。
在粗化区域121与第一区域110连续的情况下，粘合剂中含有的溶剂成分通过毛细管现象而易于在粗化区域121的表面浸润扩展。若溶剂成分在粗化区域121浸润扩展，则密封树脂与粗化区域121之间的密合性降低。与此相对，在本实施方式中，在第一区域110和粗化区域121之间，设有平坦度比粗化区域121高的粗化缓和区域122。因此，抑制了因溶剂成分的毛细管现象导致的向粗化区域121的浸润扩展。因此，抑制了因粘合剂中含有的溶剂成分导致的密合性的降低，能够在密封树脂和粗化区域121之间获得优异的密合性。
图5是示出溶剂成分的浸润扩展被抑制的样子的示意图。在图5中，在第一区域110内的一部分的圆状的区域中作为粘合剂涂敷有Ag糊料116。Ag糊料116自粗化缓和区域122离开地被涂敷。第一区域110的平坦度为与粗化区域121的平坦度相同程度，第一区域110的平坦度比粗化缓和区域122的平坦度低。因此，Ag糊料116中含有的溶剂成分117在第一区域110内在Ag糊料116的周围浸润扩展为圆状。另一方面，溶剂成分117没有越过第一区域110与粗化缓和区域122的边界，而是停留在第一区域110内。如此，溶剂成分117向粗化区域121的浸润扩展被抑制。
需要说明的是，为了抑制粘合剂中含有的溶剂成分的浸润扩展，也可以考虑在粗化面之上局部涂敷具有疏水性的有机溶剂。但是，担心这样的有机溶剂反而使引线框架与密封树脂的密合性降低。另外，有机溶剂的使用导致成本上升。另外，为了将有机溶剂以期望的量涂敷于期望的位置，花费大量功夫。另外，担心有机溶剂在进行热处理的情况下性质改变。特别是，在一个芯片焊盘11之上搭载多个半导体芯片的情况下，有时进行多次热处理，担心在该情况下性质容易改变。
另外，由于可见光的反射率在粗化区域121和粗化缓和区域122之间不同，因此通过眼睛或光学显微镜能够容易确认粗化缓和区域122。与此相对，在涂敷有密合性不降低程度的量的有机溶剂的情况下，难以确认是否涂敷有有机溶剂。
需要说明的是，粗化缓和区域122不需要在第一区域110的周围连续形成。例如，粗化缓和区域122可以在第一区域110的周围断续形成。另外，根据引线12的配置，在俯视中，可以在第一区域110的任一边的附近不设置粗化缓和区域122。
这里，对S比例进行说明。图6是示出S比例的计算方法的图。S比例是指，如图6所示，在俯视中的面积为S0的区域T的实际表面积为S的情况下的实际表面积S与面积S0的比。也就是说，S比例由“S/S0”表示。
[引线框架的制造方法]
接下来，对第一实施方式的引线框架100的制造方法进行说明。图7～图13是示出第一实施方式的引线框架100的制造方法的图。图7的(a)～图13的(a)为俯视图，图7的(b)～图13的(b)分别为沿图7的(a)～图13的(a)中的I-I线的剖视图。图8～图13示出了一个单片化区域C。
首先，如图7所示，准备规定形状的金属制的板材10。板材10是最终沿由虚线所示切割线被切割而针对每个单片化区域C进行单片化的部件。作为板材10的材料，例如能够使用Cu、Cu合金、42合金等。板材10的厚度能够设定为例如为约100μm～200μm。板材10的表面的S比例例如整体为约1.00～1.03。
接下来，如图8所示，在板材10的上表面形成感光性的抗蚀剂161，在板材10的下表面形成感光性的抗蚀剂162。然后，对抗蚀剂161以及162进行曝光以及显影，从而在规定的位置形成开口部161X以及162X。开口部161X以及162X是用于在板材10上形成芯片焊盘11、引线12以及支撑条153的开口部，其彼此在俯视中完全重叠。
接下来，如图9所示，将抗蚀剂161以及162作为蚀刻掩模，对板材10进行蚀刻(例如，湿蚀刻)。通过蚀刻，于开口部161X和162X在俯视中重叠形成的部分，板材10贯通。
接下来，如图10所示，去除抗蚀剂161以及162。如此，在板材10中形成多个单片化区域C和连结部15。连结部15具有外框部151、阻隔条152以及支撑条153。另外，与外框部151以及阻隔条152连接的多个引线12以包围各单片化区域C内的芯片焊盘11的方式形成。引线12包括内引线12A和外引线12B。板材10的上表面包括第一区域110和第二区域120。
接下来，如图11所示，引线12的内引线12A的顶端的上表面局部形成电镀膜18。电镀膜18形成于金属线例如通过引线接合而进行连接的部分。
接下来，如图12所示，对板材10的表面整体进行粗化处理。其结果，在板材10的表面形成粗化面102。板材10的残留部成为基部101。粗化面102的表面的S比例根据粗化处理的种类而不同，例如为1.05～2.20。可以在电镀膜18的形成前进行粗化处理。作为粗化处理，例如进行氧化处理、微蚀刻处理、粗化Cu电镀处理或粗化Ni电镀处理。
在氧化处理中，通过将由Cu或Cu合金构成的板材10在黑化处理液中进行阳极氧化，在其表面形成包括氢氧化物且具有针状结晶的氧化铜的皮膜。也就是说，对板材10的Cu进行阳极氧化。通过氧化处理形成的粗化面102的S比例例如为1.05～1.50。
在微蚀刻处理中，使用添加了抑制剂且包括硫酸以及过氧化氢的蚀刻液对由Cu或Cu合金构成的板材10的表面进行蚀刻。在该蚀刻中，抑制剂吸附于板材10的表面，在表面的溶解速度产生差异。因此，优先进行溶解的部分成为凹部，溶解较晚的部分成为凸部。通过微蚀刻处理形成的粗化面102的S比例例如为1.05～1.50。
在粗化Cu电镀处理中，在使用硫酸铜类的电镀液在板材10的表面进行基于阴极电解的电镀处理时，使高电流密度区域的粗大的结晶局部析出。通过粗化Cu电镀处理形成的粗化面102的S比例例如为1.20～2.20。
在粗化Ni电镀处理中，通过阴极电解依次进行Ni电镀、Pd电镀、Au电镀，在Ni电镀时使用包括溴化Ni等的卤素的酸性电镀浴。通过使用包括卤素的酸性电镀浴，与不包括卤素的酸性电镀浴相比，能够获得结晶粒较大的Ni。通过粗化Ni电镀处理形成的粗化面102的S比例例如为1.20～1.80。
图14是示出粗化部的SEM照片的例子的图。图14的(a)示出了未实施粗化处理的Cu素材的SEM照片。图14的(b)示出了通过微蚀刻处理获得的粗化部的SEM照片的例子。图14的(c)示出了通过氧化处理获得的粗化部的SEM照片的例子。图14的(d)示出了通过粗化Cu电镀处理获得的粗化部的SEM照片的例子。图14的(e)示出了通过粗化Ni电镀处理获得的粗化部的SEM照片的例子。需要说明的是，在图14的(e)所示样品中，虽然在实施了粗化Ni电镀处理后，实施了Pd电镀处理以及Au电镀处理，但是Pd电镀以及Au电镀的厚度极薄为约0.005μm～0.05μm。因此，Pd电镀以及Au电镀沿粗化Ni电镀的粗化面形成，粗化面的粗糙度与粗化Ni电镀的表面的粗糙度为同等的值。
粗化处理后，如图13所示，使用模具(未图示)，进行支撑条153的弯曲加工，并且对第二区域120的一部分进行按压来进行缓和粗化的粗化缓和加工。其结果，被模具按压的部分的粗化面102被压溃，被按压的部分的平坦度变得比未被押压的部分的平坦度高，从而在第二区域120形成粗化缓和区域122。第二区域120的未被按压的部分成为粗化区域12。粗化面102例如以约1μm～2μm的深度被压溃。粗化缓和区域122的S比例设定为例如1.01～1.10。压溃粗化面102的加工有时被称为压印加工。
如此，能够制造第一实施方式的引线框架100。
需要说明的是，不需要同时进行支撑条153的弯曲加工以及第二区域120的粗化缓和加工，可以在支撑条153的弯曲加工之前先进行第二区域120的粗化缓和加工，也可以在第二区域120的粗化缓和加工之前先进行支撑条153的弯曲加工。
另外，可以不进行支撑条153的弯曲加工，使芯片焊盘11的上表面与引线12的上表面处于同一平面。
(第二实施方式)
接下来，对第二实施方式进行说明。第二实施方式涉及使用第一实施方式的引线框架100制造的半导体装置。
[半导体装置的构造]
首先，对半导体装置的构造进行说明。图15是示出第二实施方式的半导体装置的剖视图。
如图15所示，第二实施方式的半导体装置200大致具有引线框架201、半导体芯片20、金属线30(接合线)、以及树脂部40(密封树脂)。
引线框架201是引线框架100的单片化区域C的内侧的部分，包括用于搭载半导体芯片20的芯片焊盘11(芯片搭载部)、多个引线12(端子部)、以及支撑条153。引线12与芯片焊盘11在电气上独立，在俯视中，其在芯片焊盘11的周围以规定的间距设有多个。但是，引线12并非必须设于芯片焊盘11的周围4个方向，例如，可以仅设于芯片焊盘11的两侧。引线12的宽度可以设定为例如约0.2mm。引线12的间距可以设定为例如约0.4mm。
半导体芯片20以面朝上的状态搭载于芯片焊盘11之上。半导体芯片20例如可以通过Ag糊料等的粘合剂17搭载(芯片接合)于芯片焊盘11之上。形成于半导体芯片20的上表面侧的各电极端子通过金线、铜线等的金属线30与形成于引线12的上表面的电镀膜18电连接(引线接合)。
树脂部40设于树脂密封区域D，并且将引线框架201、半导体芯片20以及金属线30密封。各引线12的外引线12B(参照图2)自树脂部40突出。即，树脂部40以使引线12的外引线12B露出的方式将半导体芯片20等密封。引线12的外引线12B成为外部连接端子。引线12的自树脂部40突出的外引线12B被弯曲加工成例如两个阶段。各引线12的内引线12A(参照图2)被树脂部40覆盖。作为树脂部40，例如可以使用在环氧树脂中含有填料的所谓模塑树脂等。
需要说明的是，若水分进入半导体装置的树脂部内(树脂部与引线框架的界面)，则在将半导体装置安装于安装基板时的回流工序等中，树脂部内的水分急剧膨胀以及气化，担心在树脂部产生裂纹等。若产生这样的裂纹等，则半导体装置被破坏。
与此相对，在第二实施方式的半导体装置200中，引线框架201由引线框架100形成，引线框架201包括与树脂部40的密合性优异的粗化区域121。因此，能够抑制上述水分的进入，从而能够抑制半导体装置200的破坏。
[半导体装置的制造方法]
接下来，对第二实施方式的半导体装置200进行说明。图16～图19是示出第二实施方式的半导体装置200的制造方法的图。图16的(a)～图19的(a)为俯视图，图16的(b)～图19的(b)分别为沿图16的(a)～图19的(a)中的I-I线的剖视图。
首先，如图16所示，在各单片化区域C的芯片焊盘11的第一区域110涂敷粘合剂17，以面朝上状态将半导体芯片20搭载于粘合剂17之上，通过加热使粘合剂17固化。由此，半导体芯片20被固定于芯片焊盘11。例如，作为粘合剂17，使用包括环氧类树脂、聚酰亚胺类树脂等的树脂的粘合剂。或者，使用在这些树脂中含有银、铜等的导电性填料的粘合剂17。
这里，对粘合剂17中含有的溶剂成分的举动进行说明。图20是示出粘合剂17中含有的溶剂成分的举动的剖视图。如图20所示，由于第一区域110成为粗化面，因此粘合剂17中含有的溶剂成分19通过毛细管现象而在第一区域110内浸润扩展。但是，在第二区域120中，在俯视中沿第一区域110的外缘以包围第一区域110的方式形成有粗化缓和区域122。因此，溶剂成分19不浸润扩展至粗化缓和区域122内，而是停留在第一区域110内。因此，抑制了溶剂成分19向粗化区域121的浸润扩展。
半导体芯片20固定后，如图17所示，通过金属线30将形成于半导体芯片20的上表面侧的电极端子与形成于引线12的上表面的电镀膜18电连接。金属线30例如可以通过引线接合而与半导体芯片20的电极端子以及电镀膜18连接。
接下来。如图18所示，在树脂密封区域D形成密封引线框架100、半导体芯片20以及金属线30的树脂部40。作为树脂部40，例如，可以使用在环氧树脂中含有填料的所谓模塑树脂等。树脂部40例如能够通过传递模塑法或压缩模塑法等形成。
接下来，如图19所示，去除阻隔条152的引线12之间的部分、以及阻隔条152的引线12与支撑条153之间的部分。而且，对外引线12B与外框部151的连接部分、以及支撑条153与外框部151的连接部分进行切割，针对每个单片化区域C进行单片化。针对被单片化的每个构造体，由引线框架100获得引线框架201。之后，进行引线12的自树脂部40突出的部分的弯曲加工，从而完成多个半导体装置200(参照图15)。
(第二实施方式的变形例)
接下来，对第二实施方式的变形例进行说明。图21是示出第二实施方式的变形例的半导体装置的剖视图。
在第二实施方式的变形例的半导体装置200A中，如图21所示，在芯片焊盘11上设置引线接合部，并且在该引线接合部上形成有电镀膜18A。电镀膜18A可以与电镀膜18同时形成。而且，设有将电镀膜18A和形成于半导体芯片20的上表面侧的作为接地端子使用的电极端子电连接的金属线30A。
在半导体装置200A中，例如，将芯片焊盘11作为接地导体使用，可以通过金属线30A将半导体芯片20的接地端子和芯片焊盘11连接。
需要说明的是，使用本发明的引线框架的封装的方式不特别限定。本发明的引线框架可以用于例如QFP(Quad Flat Package：)、QFN(Quad Flat Non-leaded package)等的各种封装。
以上，对优选实施方式等进行了详细说明，但是不限于上述实施方式等，在不超出权利要求书记载的范围的情况下，能够对上述实施方式等施加各种变形和置换。

Claims (14)

1.一种引线框架，其在一个面上具有用于搭载半导体芯片的第一区域以及上述第一区域的周围的第二区域，
上述第二区域具有：
粗化区域；以及
粗化缓和区域，其设于上述粗化区域和上述第一区域之间，该粗化缓和区域的平坦度比上述粗化区域的平坦度高。
2.根据权利要求1所述的引线框架，其中，
上述第一区域具有粗化区域。
3.根据权利要求1或2所述的引线框架，其中，
与上述一个面相反侧的另一面具有粗化区域。
4.根据权利要求1至3中任一项所述的引线框架，其中，
上述粗化区域的S比例为1.05～2.20，
上述粗化缓和区域的S比例为1.01～1.10。
5.根据权利要求1至4中任一项所述的引线框架，其中，
上述引线框架具有芯片焊盘，
在上述芯片焊盘的一个面上设有上述第一区域和上述第二区域。
6.根据权利要求1所述的引线框架，其中，
上述第一区域具有粗化区域，
上述粗化缓和区域的平坦度比上述第一区域的粗化区域的平坦度高。
7.根据权利要求1所述的引线框架，其中，
与上述一个面相反侧的另一面具有粗化区域，
上述粗化缓和区域的平坦度比上述另一面的粗化区域的平坦度高。
8.一种引线框架的制造方法，该引线框架在一个面上具有用于搭载半导体芯片的第一区域以及上述第一区域的周围的第二区域，
该引线框架的制造方法具有以下工序：
在引线框架的基材的至少上述一个面上形成粗化面的工序；以及
将上述第二区域的一部分的粗化面压溃，从而形成包括上述粗化面的粗化区域、以及设于上述粗化区域和上述第一区域之间且平坦度比上述粗化区域的平坦度高的粗化缓和区域的工序。
9.根据权利要求8所述的引线框架的制造方法，其中，
在形成上述粗化面的工序中，在上述第一区域中也形成上述粗化面。
10.根据权利要求8或9所述的引线框架的制造方法，其中，
在形成上述粗化面的工序中，在与上述一个面相反侧的另一面上也形成上述粗化面。
11.根据权利要求8至10中任一项所述的引线框架的制造方法，其中，
上述粗化面的S比例为1.05～2.20，
上述粗化缓和区域的S比例为1.01～1.10。
12.根据权利要求8所述的引线框架的制造方法，其中，
上述第一区域具有粗化区域，
上述粗化缓和区域的平坦度比上述第一区域的粗化区域的平坦度高。
13.根据权利要求8所述的引线框架的制造方法，其中，
与上述一个面相反侧的另一面具有粗化区域，
上述粗化缓和区域的平坦度比上述另一面的粗化区域的平坦度高。
14.一种半导体装置，具有：
权利要求1至5中任一项所述的引线框架；
使用粘合剂搭载于上述第一区域之上的半导体芯片；以及
与上述第二区域接触且将上述半导体芯片密封的密封树脂。
CN202111585482.8A 2020-12-28 2021-12-22 引线框架、引线框架的制造方法以及半导体装置 Pending CN114695303A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020218326A JP2022103594A (ja) 2020-12-28 2020-12-28 リードフレーム、リードフレームの製造方法及び半導体装置
JP2020-218326 2020-12-28

Publications (1)

Publication Number Publication Date
CN114695303A true CN114695303A (zh) 2022-07-01

Family

ID=82119597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111585482.8A Pending CN114695303A (zh) 2020-12-28 2021-12-22 引线框架、引线框架的制造方法以及半导体装置

Country Status (3)

Country Link
US (1) US20220208664A1 (zh)
JP (1) JP2022103594A (zh)
CN (1) CN114695303A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413626B1 (ja) 2023-05-02 2024-01-16 長華科技股▲ふん▼有限公司 リードフレーム及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板

Also Published As

Publication number Publication date
JP2022103594A (ja) 2022-07-08
US20220208664A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
KR101609405B1 (ko) 리드 프레임 기판 및 그 제조 방법
US7972906B2 (en) Semiconductor die package including exposed connections
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
KR101602982B1 (ko) 리드 프레임 기판과 그 제조 방법, 및 반도체 장치
JP4091050B2 (ja) 半導体装置の製造方法
US9779966B2 (en) Lead frame and semiconductor device
JP5232394B2 (ja) 半導体装置の製造方法
KR20070046804A (ko) 반도체장치
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2000188366A (ja) 半導体装置
US20120248592A1 (en) Lead component and method for manufacturing the same, and semiconductor package
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
CN114695303A (zh) 引线框架、引线框架的制造方法以及半导体装置
JP3879410B2 (ja) リードフレームの製造方法
JP2006203048A (ja) 半導体装置
US20180269135A1 (en) Methods and apparatus for an improved integrated circuit package
JP2006147918A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2011210893A (ja) 半導体装置及びリードフレーム
JP2002164496A (ja) 半導体装置およびその製造方法
JP2006203039A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination