CN211957630U - Sod封装半导体器件 - Google Patents
Sod封装半导体器件 Download PDFInfo
- Publication number
- CN211957630U CN211957630U CN202020810489.XU CN202020810489U CN211957630U CN 211957630 U CN211957630 U CN 211957630U CN 202020810489 U CN202020810489 U CN 202020810489U CN 211957630 U CN211957630 U CN 211957630U
- Authority
- CN
- China
- Prior art keywords
- lead
- strip
- sod
- semiconductor device
- lead strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000005452 bending Methods 0.000 claims abstract description 24
- 238000003466 welding Methods 0.000 claims abstract description 19
- 239000004593 Epoxy Substances 0.000 claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 claims abstract description 15
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 abstract description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 4
- 238000000465 moulding Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种SOD封装半导体器件，包括位于环氧封装体内的二极管芯片、第一引线条和第二引线条，所述第一引线条的上端和下端分别为支撑部和第一引脚部，所述第一引线条的支撑部和第一引脚部之间具有一第一折弯部；所述第一引线条的支撑部的边缘开有至少2个第一通孔，此第一通孔的边缘具有与二极管芯片相背的第一翻边部；所述第一引线条的第一折弯部和第二引线条的第二折弯部均从环氧封装体的底部延伸出，所述第一引线条的第一引脚部和第二引线条的第二引脚部平直地水平相背设置。本实用新型SOD封装半导体器件既进一步减少器件占用PCB电路板的整体体积，也有利于与PCB电路板的焊接。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种SOD封装半导体器件。
背景技术
随着电子产品不断的发展，轻、小、薄成为了电子整机产品的重要标志。然而要使电子设备整机小型化，首先要解决电子元器件的轻量化。贴片式、小型化的电子元器件也是近些年电子厂商不断研发的主要方向，现有的SOD封装叠加方式大多采用搭线式结构，其引脚采用“Z”字型引脚结构，但是这种结构占据PCB电路板的空间较大，不利于小型化。如何克服上述技术问题成为本领域技术人员努力的方向。
发明内容
本实用新型的目的是提供一种SOD封装半导体器件，该SOD封装半导体器件既进一步减少器件占用PCB电路板的整体体积，也有利于与PCB电路板的焊接。
为达到上述目的，本实用新型采用的技术方案是：一种SOD封装半导体器件，包括位于环氧封装体内的二极管芯片、第一引线条和第二引线条，所述第一引线条的上端和下端分别为支撑部和第一引脚部，所述第一引线条的支撑部和第一引脚部之间具有一第一折弯部，所述第二引线条的上端和下端分别为焊接部和第二引脚部，所述第二引线条的焊接部和第二引脚部之间具有一第二折弯部，所述二极管芯片的下端和上端分别与第一引线条的支撑部和第二引线条的焊接部电连接；
所述第一引线条的支撑部的边缘开有至少2个第一通孔，此第一通孔的边缘具有与二极管芯片相背的第一翻边部，所述第二引线条的焊接部的边缘开有至少2个第二通孔，此第二通孔的边缘具有与二极管芯片相背的第二翻边部；所述第一引线条的第一折弯部和第二引线条的第二折弯部均从环氧封装体的底部延伸出，所述第一引线条的第一引脚部和第二引线条的第二引脚部平直地水平相背设置，且与环氧封装体的底部在垂直方向留有间隙。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述第一引线条的第一引脚部作为SOD封装半导体器件的正极输入端。
2. 上述方案中，所述第二引线条的第二引脚部作为SOD封装半导体器件的负极输入端。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1、本实用新型SOD封装半导体器件，其第一引线条的第一折弯部和第二引线条的第二折弯部均从环氧封装体的底部延伸出，所述第一引线条的第一引脚部和第二引线条的第二引脚部平直地水平相背设置，且与环氧封装体的底部在垂直方向留有间隙，既进一步减少器件占用PCB电路板的整体体积，也有利于与PCB电路板的焊接。
2、本实用新型SOD封装半导体器件，其第一引线条的支撑部的边缘开有至少2个第一通孔，此第一通孔的边缘具有与二极管芯片相背的第一翻边部，所述第二引线条的焊接部的边缘开有至少2个第二通孔，此第二通孔的边缘具有与二极管芯片相背的第二翻边部，避免了焊膏溢出导致的虚焊和接触面积降低，大大改善了引线条的支撑部和焊接部与二极管芯片电性接触性能和平整度，从而提高了器件的使用寿命；还有，其引线条的通孔边缘具有翻边部，有利于进一步降低接触电阻，从而进一步提高了器件的稳定性。
附图说明
附图1为本实用新型SOD封装半导体器件立体结构示意图；
附图2为附图1中A-A剖面结构示意图。
以上附图中：1、二极管芯片；2、第一引线条；21、支撑部；22、第一引脚部；23、第一折弯部；3、第二引线条；31、焊接部；32、第二引脚部；33、第二折弯部；4、环氧封装体；5、第一通孔；6、第一翻边部；7、第二通孔；8、第二翻边部；9、焊锡层；10、间隙。
具体实施方式
实施例1：一种SOD封装半导体器件，包括位于环氧封装体4内的二极管芯片1、第一引线条2和第二引线条3，所述第一引线条2的上端和下端分别为支撑部21和第一引脚部22，所述第一引线条2的支撑部21和第一引脚部22之间具有一第一折弯部23，所述第二引线条3的上端和下端分别为焊接部31和第二引脚部32，所述第二引线条3的焊接部31和第二引脚部32之间具有一第二折弯部33，所述二极管芯片1的下端和上端分别与第一引线条2的支撑部21和第二引线条3的焊接部31电连接；
所述第一引线条2的支撑部21的边缘开有至少2个第一通孔5，此第一通孔5的边缘具有与二极管芯片1相背的第一翻边部6，所述第二引线条3的焊接部31的边缘开有至少2个第二通孔7，此第二通孔的边缘具有与二极管芯片1相背的第二翻边部8；所述第一引线条2的第一折弯部23和第二引线条3的第二折弯部33均从环氧封装体4的底部延伸出，所述第一引线条2的第一引脚部22和第二引线条3的第二引脚部32平直地水平相背设置，且与环氧封装体4的底部在垂直方向留有间隙。
实施例2：一种SOD封装半导体器件，包括位于环氧封装体4内的二极管芯片1、第一引线条2和第二引线条3，所述第一引线条2的上端和下端分别为支撑部21和第一引脚部22，所述第一引线条2的支撑部21和第一引脚部22之间具有一第一折弯部23，所述第二引线条3的上端和下端分别为焊接部31和第二引脚部32，所述第二引线条3的焊接部31和第二引脚部32之间具有一第二折弯部33，所述二极管芯片1的下端和上端分别与第一引线条2的支撑部21和第二引线条3的焊接部31电连接；
所述第一引线条2的支撑部21的边缘开有至少2个第一通孔5，此第一通孔5的边缘具有与二极管芯片1相背的第一翻边部6，所述第二引线条3的焊接部31的边缘开有至少2个第二通孔7，此第二通孔的边缘具有与二极管芯片1相背的第二翻边部8；所述第一引线条2的第一折弯部23和第二引线条3的第二折弯部33均从环氧封装体4的底部延伸出，所述第一引线条2的第一引脚部22和第二引线条3的第二引脚部32平直地水平相背设置，且与环氧封装体4的底部在垂直方向留有间隙。
上述第一引线条2的第一引脚部22作为SOD封装半导体器件的正极输入端。
上述第二引线条3的第二引脚部32作为SOD封装半导体器件的负极输入端。
采用上述SOD封装半导体器件时，其第一引线条的第一折弯部和第二引线条的第二折弯部均从环氧封装体的底部延伸出，所述第一引线条的第一引脚部和第二引线条的第二引脚部平直地水平相背设置，且与环氧封装体的底部在垂直方向留有间隙，既进一步减少器件占用PCB电路板的整体体积，也有利于与PCB电路板的焊接；还有，其避免了焊膏溢出导致的虚焊和接触面积降低，大大改善了引线条的支撑部和焊接部与二极管芯片电性接触性能和平整度，从而提高了器件的使用寿命；还有，其有利于进一步降低接触电阻，从而进一步提高了器件的稳定性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种SOD封装半导体器件，其特征在于：包括位于环氧封装体（4）内的二极管芯片（1）、第一引线条（2）和第二引线条（3），所述第一引线条（2）的上端和下端分别为支撑部（21）和第一引脚部（22），所述第一引线条（2）的支撑部（21）和第一引脚部（22）之间具有一第一折弯部（23），所述第二引线条（3）的上端和下端分别为焊接部（31）和第二引脚部（32），所述第二引线条（3）的焊接部（31）和第二引脚部（32）之间具有一第二折弯部（33），所述二极管芯片（1）的下端和上端分别与第一引线条（2）的支撑部（21）和第二引线条（3）的焊接部（31）电连接；
所述第一引线条（2）的支撑部（21）的边缘开有至少2个第一通孔（5），此第一通孔（5）的边缘具有与二极管芯片（1）相背的第一翻边部（6），所述第二引线条（3）的焊接部（31）的边缘开有至少2个第二通孔（7），此第二通孔的边缘具有与二极管芯片（1）相背的第二翻边部（8）；所述第一引线条（2）的第一折弯部（23）和第二引线条（3）的第二折弯部（33）均从环氧封装体（4）的底部延伸出，所述第一引线条（2）的第一引脚部（22）和第二引线条（3）的第二引脚部（32）平直地水平相背设置，且与环氧封装体（4）的底部在垂直方向留有间隙。
2.根据权利要求1所述的SOD封装半导体器件，其特征在于：所述第一引线条（2）的第一引脚部（22）作为SOD封装半导体器件的正极输入端。
3.根据权利要求1所述的SOD封装半导体器件，其特征在于：所述第二引线条（3）的第二引脚部（32）作为SOD封装半导体器件的负极输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020810489.XU CN211957630U (zh) | 2020-05-15 | 2020-05-15 | Sod封装半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020810489.XU CN211957630U (zh) | 2020-05-15 | 2020-05-15 | Sod封装半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211957630U true CN211957630U (zh) | 2020-11-17 |
Family
ID=73170705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020810489.XU Expired - Fee Related CN211957630U (zh) | 2020-05-15 | 2020-05-15 | Sod封装半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211957630U (zh) |
-
2020
- 2020-05-15 CN CN202020810489.XU patent/CN211957630U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102983113B (zh) | 包括无源电部件的封装系统 | |
| CN212542421U (zh) | 贴片式双向tvs器件 | |
| CN211957630U (zh) | Sod封装半导体器件 | |
| CN211957628U (zh) | 贴片式芯片封装结构 | |
| CN211957629U (zh) | 微型桥堆半导体器件 | |
| CN214068695U (zh) | 一种2.5d封装结构及电子设备 | |
| CN212113711U (zh) | 一种引线框架及to封装结构 | |
| CN211957633U (zh) | 半导体整流器件 | |
| CN210349844U (zh) | 一种防溢稳固型贴片式二极管封装结构 | |
| CN211957631U (zh) | 全波整流芯片的封装结构 | |
| CN211957632U (zh) | 整流桥堆器件 | |
| CN212062428U (zh) | 表面贴装瞬态二极管器件 | |
| CN211929482U (zh) | 单向tvs半导体器件 | |
| CN211957635U (zh) | 高可靠性半导体器件 | |
| CN211858640U (zh) | 大电流并联半导体器件 | |
| CN211858643U (zh) | 半桥半导体封装结构 | |
| CN211295085U (zh) | 一种多芯片串联封装结构 | |
| CN212542422U (zh) | 低电压tvs二极管器件 | |
| CN211858641U (zh) | 大电流二极管器件 | |
| CN211858639U (zh) | 半桥整流器件 | |
| CN218333782U (zh) | 一种电子烟芯片脚位散热结构 | |
| CN212542420U (zh) | 单向瞬态电压抑制器 | |
| CN211858638U (zh) | 贴片式半导体器件 | |
| CN211719599U (zh) | 一种结构牢固的超薄二极管 | |
| CN211858637U (zh) | 贴片半波整流器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201117 |