CN211858638U - 贴片式半导体器件 - Google Patents
贴片式半导体器件 Download PDFInfo
- Publication number
- CN211858638U CN211858638U CN202020839963.1U CN202020839963U CN211858638U CN 211858638 U CN211858638 U CN 211858638U CN 202020839963 U CN202020839963 U CN 202020839963U CN 211858638 U CN211858638 U CN 211858638U
- Authority
- CN
- China
- Prior art keywords
- diode chip
- metal plate
- lead frame
- metal base
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种贴片式半导体器件，包括二极管芯片、金属基座和引线架，一环氧封装层包覆于二极管芯片、金属基座和引线架上，所述金属基座位于二极管芯片的正下方并且位于其上端的支撑部通过焊锡层与二极管芯片一极电连接，位于金属基座下端的引脚区部从环氧封装层内延伸出，所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述横金属板的中央具有一焊接区，所述引线架的横金属板位于二极管芯片的正上方且其焊接区通过焊锡层与二极管芯片另一极电连接。本实用新型既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种贴片式半导体器件。
背景技术
贴片式半导体器件是一种具有单向传导电流的电子器件，在半导体二极管内部有一个PN结两个引线端子，这种电子器件按照外加电压的方向，具备单向电流的转导性，广泛用于电子产品和通信等方面。一般来讲，贴片晶体二极管是一个由p型半导体和n型半导体烧结形成的p-n结界面。在其界面的两侧形成空间电荷层，构成自建电场。当外加电压等于零时，由于p-n 结两边载流子的浓度差引起扩散电流和由自建电场引起的漂移电流相等而处于电平衡状态，这也是常态下的二极管特性，而目前很多的贴片二极管的体积较大，因而不能满足市场上对于小型化和薄型化需求。
发明内容
本实用新型的目的是提供一种贴片式半导体器件，该贴片式半导体器件既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
为达到上述目的，本实用新型采用的技术方案是：一种贴片式半导体器件，包括二极管芯片、金属基座和引线架，一环氧封装层包覆于二极管芯片、金属基座和引线架上，所述金属基座位于二极管芯片的正下方并且位于其上端的支撑部通过焊锡层与二极管芯片一极电连接，位于金属基座下端的引脚区部从环氧封装层内延伸出，所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述横金属板的中央具有一焊接区，所述引线架的横金属板位于二极管芯片的正上方且其焊接区通过焊锡层与二极管芯片另一极电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端分别为第一引脚部、第二引脚部，此第一引脚部、第二引脚部均从环氧封装层内延伸出。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述第一竖金属板和第二竖金属板均从环氧封装层的底表面延伸出。
2. 上述方案中，所述金属基座从环氧封装层的底表面延伸出。
3. 上述方案中，所述金属基座的引脚区部与引线架的第二引脚部占环氧封装层的底表面的面积比为10：2~5。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型贴片式半导体器件，其金属基座位于二极管芯片的正下方并且位于其上端的支撑部通过焊锡层与二极管芯片一极电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出，所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述引线架的横金属板位于二极管芯片的正上方且与二极管芯片另一极电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端为第二引脚部，此第二引脚部从环氧封装层内延伸出，既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
附图说明
附图1为本实用新型贴片式半导体器件结构示意图；
附图2为本实用新型贴片式半导体器件的剖视结构示意图。
以上附图中：1、二极管芯片；2、金属基座；21、支撑部；22、引脚区部；3、引线架；4、环氧封装层；5、焊锡层；6、横金属板；61、焊接区；7、第一竖金属板；8、第二竖金属板；91、第一引脚部；92、第二引脚部。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种贴片式半导体器件，包括二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于二极管芯片1、金属基座2和引线架3上，所述金属基座2位于二极管芯片1的正下方并且位于其上端的支撑部21通过焊锡层5与二极管芯片1一极电连接，位于金属基座2下端的引脚区部22从环氧封装层4内延伸出，所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有一焊接区61，所述引线架3的横金属板6位于二极管芯片1的正上方且其焊接区61通过焊锡层5与二极管芯片1另一极电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端分别为第一引脚部91、第二引脚部92，此第一引脚部91、第二引脚部92均从环氧封装层4内延伸出。
上述金属基座2的第一引脚部22与引线架3的第二引脚部9占环氧封装层4的底表面的面积比为10：3。
实施例2：一种贴片式半导体器件，包括二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于二极管芯片1、金属基座2和引线架3上，所述金属基座2位于二极管芯片1的正下方并且位于其上端的支撑部21通过焊锡层5与二极管芯片1一极电连接，位于金属基座2下端的引脚区部22从环氧封装层4内延伸出，所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有一焊接区61，所述引线架3的横金属板6位于二极管芯片1的正上方且其焊接区61通过焊锡层5与二极管芯片1另一极电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端分别为第一引脚部91、第二引脚部92，此第一引脚部91、第二引脚部92均从环氧封装层4内延伸出。
上述第一竖金属板7和第二竖金属板8均从环氧封装层4的底表面延伸出。
上述金属基座2从环氧封装层4的底表面延伸出。
上述金属基座2的第一引脚部22与引线架3的第二引脚部92占环氧封装层4的底表面的面积比为10：4。
采用上述贴片式半导体器件时，其既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种贴片式半导体器件，其特征在于：包括二极管芯片（1）、金属基座（2）和引线架（3），一环氧封装层（4）包覆于二极管芯片（1）、金属基座（2）和引线架（3）上，所述金属基座（2）位于二极管芯片（1）的正下方并且位于其上端的支撑部（21）通过焊锡层（5）与二极管芯片（1）一极电连接，位于金属基座（2）下端的引脚区部（22）从环氧封装层（4）内延伸出，所述引线架（3）进一步包括横金属板（6）和分别位于横金属板（6）两端的第一竖金属板（7）和第二竖金属板（8），所述横金属板（6）的中央具有一焊接区（61），所述引线架（3）的横金属板（6）位于二极管芯片（1）的正上方且其焊接区（61）通过焊锡层（5）与二极管芯片（1）另一极电连接，所述第一竖金属板（7）和第二竖金属板（8）各自与横金属板（6）相背的一端分别为第一引脚部（91）、第二引脚部（92），此第一引脚部（91）、第二引脚部（92）均从环氧封装层（4）内延伸出。
2.根据权利要求1所述的贴片式半导体器件，其特征在于：所述第一竖金属板（7）和第二竖金属板（8）均从环氧封装层（4）的底表面延伸出。
3.根据权利要求1所述的贴片式半导体器件，其特征在于：所述金属基座（2）从环氧封装层（4）的底表面延伸出。
4.根据权利要求1所述的贴片式半导体器件，其特征在于：所述金属基座（2）的引脚区部（22）与引线架（3）的第二引脚部（92）占环氧封装层（4）的底表面的面积比为10：2~5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020839963.1U CN211858638U (zh) | 2020-05-19 | 2020-05-19 | 贴片式半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020839963.1U CN211858638U (zh) | 2020-05-19 | 2020-05-19 | 贴片式半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211858638U true CN211858638U (zh) | 2020-11-03 |
Family
ID=73235609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020839963.1U Active CN211858638U (zh) | 2020-05-19 | 2020-05-19 | 贴片式半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211858638U (zh) |
-
2020
- 2020-05-19 CN CN202020839963.1U patent/CN211858638U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205336219U (zh) | 光伏接线盒和二极管 | |
| CN211858638U (zh) | 贴片式半导体器件 | |
| CN212062428U (zh) | 表面贴装瞬态二极管器件 | |
| CN111128898B (zh) | 一种压接型SiC功率模块封装结构 | |
| CN211858641U (zh) | 大电流二极管器件 | |
| CN211929482U (zh) | 单向tvs半导体器件 | |
| CN211858640U (zh) | 大电流并联半导体器件 | |
| CN211858642U (zh) | 耐高压功率二极管器件 | |
| CN214753836U (zh) | 一种led倒装芯片、电路板 | |
| CN108598073A (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN212230445U (zh) | 太阳能电池板 | |
| CN211858639U (zh) | 半桥整流器件 | |
| CN212542430U (zh) | 一种陶瓷贴片瞬态电压抑制二极管列阵封装结构 | |
| CN211957631U (zh) | 全波整流芯片的封装结构 | |
| CN211858643U (zh) | 半桥半导体封装结构 | |
| CN211957629U (zh) | 微型桥堆半导体器件 | |
| CN211957630U (zh) | Sod封装半导体器件 | |
| CN211858637U (zh) | 贴片半波整流器件 | |
| CN211957628U (zh) | 贴片式芯片封装结构 | |
| CN111584453B (zh) | 高可靠性表面贴装半波器件 | |
| CN218482223U (zh) | 半导体封装结构 | |
| CN210142586U (zh) | 一种贴片式单片串联陶瓷电容器 | |
| CN218241834U (zh) | 一种半导体芯片封装结构 | |
| CN211957634U (zh) | 半导体集成器件结构 | |
| CN211957632U (zh) | 整流桥堆器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |