CN211957634U - 半导体集成器件结构 - Google Patents
半导体集成器件结构 Download PDFInfo
- Publication number
- CN211957634U CN211957634U CN202020823429.1U CN202020823429U CN211957634U CN 211957634 U CN211957634 U CN 211957634U CN 202020823429 U CN202020823429 U CN 202020823429U CN 211957634 U CN211957634 U CN 211957634U
- Authority
- CN
- China
- Prior art keywords
- lead
- side plate
- welding
- strip
- strips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000003466 welding Methods 0.000 claims abstract description 32
- 238000005452 bending Methods 0.000 claims abstract description 29
- 239000004593 Epoxy Substances 0.000 claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000006185 dispersion Substances 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型公开一种半导体集成器件结构，包括四个二极管芯片、2个第一引线条和2个第二引线条，所述第一引线条的上端和下端分别为支撑部和交流引脚部，每个第一引线条的支撑部数目为2个，所述第一引线条的支撑部和交流引脚部之间具有一第一折弯部；所述支撑部与第一折弯部相背的一端具有一向上折弯的上侧板，所述焊接部与第二折弯部相背的一端具有一向下折弯的下侧板，所述二极管芯片位于上侧板和下侧板之间，所述环氧封装体的底部间隔地开设有若干个通气槽。本实用新型半导体集成器件结构有利于芯片热量的扩散，减少了热阻，改善了器件的散热性能。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种半导体集成器件结构。
背景技术
整流桥堆器件集成器件结构是四个PN结二极管芯片中的二个芯片的P极和二个芯片的N极置于连接框架上，用二个形状相同的桥接片分别桥接二个极性不同的二极管芯片和输入端的连接框架，随着产品线路板小型化的发展趋势，要求贴片式桥堆整流器在满足小体积的前提下，同时实现大功率，现有的整流桥堆器件大多采用搭线式结构，其引脚采用“Z”字型引脚结构，但是这种结构存在散热热阻较大，从而影响器件的使用寿命。如何克服上述技术问题成为本领域技术人员努力的方向。
发明内容
本实用新型的目的是提供一种半导体集成器件结构，该半导体集成器件结构有利于芯片热量的扩散，减少了热阻，改善了器件的散热性能。
为达到上述目的，本实用新型采用的技术方案是：一种半导体集成器件结构，包括四个二极管芯片、2个第一引线条和2个第二引线条，所述第一引线条的上端和下端分别为支撑部和交流引脚部，每个第一引线条的支撑部数目为2个，所述第一引线条的支撑部和交流引脚部之间具有一第一折弯部，所述第二引线条的上端和下端分别为焊接部和直流引脚部，每个第二引线条的焊接部数目为2个，所述第二引线条的焊接部和直流引脚部之间具有一第二折弯部，一环氧封装体包覆于四个二极管芯片、第一引线条的支撑部和第二引线条的焊接部上，所述四个二极管芯片分别位于2个第一引线条的4个支撑部与2个第二引线条的4个焊接部之间；
所述支撑部与第一折弯部相背的一端具有一向上折弯的上侧板，所述焊接部与第二折弯部相背的一端具有一向下折弯的下侧板，所述二极管芯片位于上侧板和下侧板之间，所述环氧封装体的底部间隔地开设有若干个通气槽。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述环氧封装体的通气槽的形状为半圆形通气槽。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型半导体集成器件结构，其第一引线条的支撑部与第一折弯部相背的一端具有一向上折弯的上侧板，所述第二引线条的焊接部与第二折弯部相背的一端具有一向下折弯的下侧板，所述二极管芯片位于上侧板和下侧板之间，有利于芯片热量的扩散，减少了热阻，改善了器件的散热性能；还有，其环氧封装体的底部间隔地开设有若干个通气槽，有利于改善半导体器件与PCB电路板之间的空气流通速率，从而更有利于热量的扩散。
附图说明
附图1为本实用新型半导体集成器件结构立体结构示意图；
附图2为本实用新型半导体集成器件内部侧视结构示意图。
以上附图中：1、二极管芯片；2、第一引线条；21、支撑部；22、第一引脚部；23、第一折弯部；3、第二引线条；31、焊接部；32、第二引脚部；33、第二折弯部；4、环氧封装体；5、上侧板；6、下侧板；7、通气槽。
具体实施方式
实施例1：一种半导体集成器件结构，包括四个二极管芯片1、2个第一引线条2和2个第二引线条3，所述第一引线条2的上端和下端分别为支撑部21和交流引脚部22，每个第一引线条2的支撑部21数目为2个，所述第一引线条2的支撑部21和交流引脚部22之间具有一第一折弯部23，所述第二引线条3的上端和下端分别为焊接部31和直流引脚部32，每个第二引线条3的焊接部31数目为2个，所述第二引线条3的焊接部31和直流引脚部32之间具有一第二折弯部33，一环氧封装体4包覆于四个二极管芯片1、第一引线条2的支撑部21和第二引线条3的焊接部31上，所述四个二极管芯片1分别位于2个第一引线条2的4个支撑部21与2个第二引线条3的4个焊接部31之间；
所述支撑部21与第一折弯部23相背的一端具有一向上折弯的上侧板5，所述焊接部31与第二折弯部33相背的一端具有一向下折弯的下侧板6，所述二极管芯片1位于上侧板5和下侧板6之间，所述环氧封装体4的底部间隔地开设有若干个通气槽7。
上述环氧封装体4的通气槽7的形状为半圆形通气槽。
实施例2：一种半导体集成器件结构，包括四个二极管芯片1、2个第一引线条2和2个第二引线条3，所述第一引线条2的上端和下端分别为支撑部21和交流引脚部22，每个第一引线条2的支撑部21数目为2个，所述第一引线条2的支撑部21和交流引脚部22之间具有一第一折弯部23，所述第二引线条3的上端和下端分别为焊接部31和直流引脚部32，每个第二引线条3的焊接部31数目为2个，所述第二引线条3的焊接部31和直流引脚部32之间具有一第二折弯部33，一环氧封装体4包覆于四个二极管芯片1、第一引线条2的支撑部21和第二引线条3的焊接部31上，所述四个二极管芯片1分别位于2个第一引线条2的4个支撑部21与2个第二引线条3的4个焊接部31之间；
所述支撑部21与第一折弯部23相背的一端具有一向上折弯的上侧板5，所述焊接部31与第二折弯部33相背的一端具有一向下折弯的下侧板6，所述二极管芯片1位于上侧板5和下侧板6之间，所述环氧封装体4的底部间隔地开设有若干个通气槽7。
采用上述半导体集成器件结构时，其第一引线条的支撑部与第一折弯部相背的一端具有一向上折弯的上侧板，所述第二引线条的焊接部与第二折弯部相背的一端具有一向下折弯的下侧板，所述二极管芯片位于上侧板和下侧板之间，有利于芯片热量的扩散，减少了热阻，改善了器件的散热性能；还有，其环氧封装体的底部间隔地开设有若干个通气槽，有利于改善半导体器件与PCB电路板之间的空气流通速率，从而更有利于热量的扩散。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (2)
1.一种半导体集成器件结构，其特征在于：包括四个二极管芯片（1）、2个第一引线条（2）和2个第二引线条（3），所述第一引线条（2）的上端和下端分别为支撑部（21）和交流引脚部（22），每个第一引线条（2）的支撑部（21）数目为2个，所述第一引线条（2）的支撑部（21）和交流引脚部（22）之间具有一第一折弯部（23），所述第二引线条（3）的上端和下端分别为焊接部（31）和直流引脚部（32），每个第二引线条（3）的焊接部（31）数目为2个，所述第二引线条（3）的焊接部（31）和直流引脚部（32）之间具有一第二折弯部（33），一环氧封装体（4）包覆于四个二极管芯片（1）、第一引线条（2）的支撑部（21）和第二引线条（3）的焊接部（31）上，所述四个二极管芯片（1）分别位于2个第一引线条（2）的4个支撑部（21）与2个第二引线条（3）的4个焊接部（31）之间；
所述支撑部（21）与第一折弯部（23）相背的一端具有一向上折弯的上侧板（5），所述焊接部（31）与第二折弯部（33）相背的一端具有一向下折弯的下侧板（6），所述二极管芯片（1）位于上侧板（5）和下侧板（6）之间，所述环氧封装体（4）的底部间隔地开设有若干个通气槽（7）。
2.根据权利要求1所述的半导体集成器件结构，其特征在于：所述环氧封装体（4）的通气槽（7）的形状为半圆形通气槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020823429.1U CN211957634U (zh) | 2020-05-18 | 2020-05-18 | 半导体集成器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020823429.1U CN211957634U (zh) | 2020-05-18 | 2020-05-18 | 半导体集成器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211957634U true CN211957634U (zh) | 2020-11-17 |
Family
ID=73170742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020823429.1U Expired - Fee Related CN211957634U (zh) | 2020-05-18 | 2020-05-18 | 半导体集成器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211957634U (zh) |
-
2020
- 2020-05-18 CN CN202020823429.1U patent/CN211957634U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057273B2 (en) | Surface mount package | |
| CN102983114A (zh) | 具有超薄封装的高性能功率晶体管 | |
| CN211957634U (zh) | 半导体集成器件结构 | |
| CN102842572A (zh) | 一种小型双列式桥堆 | |
| CN210379038U (zh) | 用于布置芯片的引线框架、封装体以及电源模块 | |
| CN209896055U (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
| CN211957635U (zh) | 高可靠性半导体器件 | |
| CN218414570U (zh) | 低应力大功率桥堆框架 | |
| CN211858643U (zh) | 半桥半导体封装结构 | |
| CN211957631U (zh) | 全波整流芯片的封装结构 | |
| CN211858639U (zh) | 半桥整流器件 | |
| CN211929482U (zh) | 单向tvs半导体器件 | |
| TW201034146A (en) | Leadframe, assembly of leadframe and substrate and LED module | |
| CN211858642U (zh) | 耐高压功率二极管器件 | |
| CN212182318U (zh) | 大功率桥堆整流器 | |
| CN219246668U (zh) | 一种二极管新型双晶框架结构 | |
| CN211858641U (zh) | 大电流二极管器件 | |
| CN211957629U (zh) | 微型桥堆半导体器件 | |
| CN218274585U (zh) | 多基岛qfn封装结构 | |
| CN213071112U (zh) | 一种整流半导体器件 | |
| CN211858640U (zh) | 大电流并联半导体器件 | |
| CN211858638U (zh) | 贴片式半导体器件 | |
| CN220233186U (zh) | 大功率50a插件桥 | |
| CN202796930U (zh) | 用于mosfet芯片的封装体 | |
| CN211957632U (zh) | 整流桥堆器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201117 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |