CN213071112U - 一种整流半导体器件 - Google Patents

一种整流半导体器件 Download PDF

Info

Publication number
CN213071112U
CN213071112U CN202022078290.5U CN202022078290U CN213071112U CN 213071112 U CN213071112 U CN 213071112U CN 202022078290 U CN202022078290 U CN 202022078290U CN 213071112 U CN213071112 U CN 213071112U
Authority
CN
China
Prior art keywords
metal substrate
chip
metal
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022078290.5U
Other languages
English (en)
Inventor
陆新城
代勇敏
段花山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Jingdao Microelectronics Co ltd
Original Assignee
Shandong Jingdao Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Jingdao Microelectronics Co ltd filed Critical Shandong Jingdao Microelectronics Co ltd
Priority to CN202022078290.5U priority Critical patent/CN213071112U/zh
Application granted granted Critical
Publication of CN213071112U publication Critical patent/CN213071112U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种整流半导体器件。该器件包括第一到第四共四个金属基片、两个第一芯片和两个第二芯片、金属跳线和塑封体,其中:第一和第二金属基片的底部均为平面无凸点结构,并且分别向外延伸至塑封体外部以形成两直流输出端,第三和第四金属基片设置在塑封体内并且向外延伸至所述塑封体外部以形成两交流输入端,第一芯片采用N型衬底GPP芯片,而第二芯片采用P型衬底GPP芯片,其中一个第一芯片的P极和一个第二芯片的N极分别通过金属跳线连接到第三金属基片,而另一个第一芯片的P极和另一个第二芯片的N极分别通过金属跳线连接到第四金属基片。本发明的方案增加了芯片和铜片的表面接触效果,提高了通电和散热效率。

Description

一种整流半导体器件
技术领域
本发明一般地涉及半导体领域。更具体地,本发明涉及一种整流半导体器件。
背景技术
现有散热片结构的表面贴封整流器件,背面的散热片本身也是连接内部芯片的金属基片。在一些应用场景中,可以将构成整流桥的四个二极管芯片布置在相应金属基片上并通过跳片(或称连接片)进行连接。为了满足整流桥器件的性能要求,所使用的4个二极管芯片可以是同规格的具有较高可靠特性的光阻工艺玻璃钝化器件(GlassivationPassivation Parts,“GPP”)芯片,其结构可以如图1所示。
图1所示的为N型衬底GPP芯片结构,芯片的正面台面作为芯片正极。由于GPP芯片的光阻工艺,芯片正面台面的边缘通常设有玻璃保护形成凸起。在器件的加工过程中,为了使整流桥的四颗芯片合理排布以形成整流回路,需要两颗芯片正极朝下与相应金属基片进行连接。进一步,为了确保金属基片和芯片正极的有效接触,并减少和芯片上玻璃凸起的直接接触而破坏玻璃凸起保护,通常都是在金属基片上打出凸点。然而,该做法会在金属基片背部形成凹点,而这样的金属基片与PCB板贴合时就会形成空腔,不利于整流桥的导热。另外,为了能精准打出凸点,金属基片的厚度会受限制,一般都不会大于预设厚度,否则无法打出凸点,因此导致金属基片的热容量受限,影响器件的高温特性。最后,当使用跳片对芯片连接时,还需要考虑跳片和相关金属基片的位置布置关系以避免二者之间的干扰。
发明内容
本发明的方案旨在至少解决上述提到的问题,提供一种新的整流芯片封装结构。具体地,本发明提供一种整流半导体器件,其特征在于,包括第一金属基片、第二金属基片、第三金属基片、第四金属基片、两个第一芯片、两个第二芯片、金属跳线和塑封体,其中:
所述第一金属基片和第二金属基片的底部均为平面无凸点结构,并且分别设置在所述塑封体内两侧并向外延伸至所述塑封体外部,以形成两直流输出端,
所述第三金属基片和第四金属基片分别相对于所述第一金属基片和第二金属基片设置在所述塑封体内,并且向外延伸至所述塑封体外部,以形成两交流输入端,
所述第一芯片采用N型衬底GPP芯片,而第二芯片采用P型衬底GPP芯片,其中所述两个第一芯片通过各自N极布置在所述第一金属基片上,所述两个第二芯片通过各自P极布置在所述第二金属基片上,并且一个所述第一芯片的P极和一个第二芯片的N极分别通过金属跳线连接到所述第三金属基片,而另一个第一芯片的P极和另一个第二芯片的N极分别通过金属跳线连接到第四金属基片。
在一个实施例中,所述第一金属基片和第二金属基片分别设置在所述塑封体内的左右两侧并向上延伸至塑封体外部,以形成两直流输出端。
在一个实施例中,所述第三金属基片和第四金属基片分别设置在所述第一金属基片和第二金属基片的下侧,并向下延伸至所述塑封体外部,以形成两交流输入端。
在一个实施例中,所述N型衬底GPP芯片的正面台面设为P极,P型衬底GPP芯片的正面台面设为N极。
在一个实施例中,所述N型衬底GPP芯片和P型衬底GPP芯片的正面台面的边缘均设有玻璃保护凸起。
在一个实施例中,其特征在于,所述两个第一芯片和两个第二芯片的排列方向均与直流输出端方向相同。
在一个实施例中,所述第一金属基片和第二金属基片共平面。
在一个实施例中,所述第一金属基片和第二金属基片的底部与所述塑封体底部共平面。
在一个实施例中,所述整流半导体器件是散热片结构表面贴装整流桥。
在前述的整流半导体器件和多个实施例中,所述金属跳线包括铝线或铜线。
本发明的整流半导体器件通过改变芯片结构,分别采用两个N型衬底GPP芯片和两个P型衬底GPP芯片,将其连接于整流桥电路中,从而能够在不破坏GPP芯片的玻璃保护凸起的前提下,实现采用平面无凹点结构的金属基片作为散热片。由此,避免因凹点形成的空腔,增加整流桥的导热性。由此,本发明的方案增加了芯片和铜片的表面接触效果,提高了通电和散热效率。进一步,由于本发明的金属基片无需打凸点,因此其可在适当范围内增加一定厚度。由此,本发明的方案解决了金属基片因厚度受限而导致的热容量受限的问题,从而有利于提高器件的高温性能。另外,通过利用跳线而非跳片来将芯片连接到金属基片,本发明的方案也克服了由于跳片可能引入的干扰问题。
附图说明
通过参考附图阅读下文的详细描述,本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本公开的若干实施方式,并且相同或对应的标号表示相同或对应的部分,其中:
图1是根据本发明实施例的第一芯片的结构示意图;
图2是根据本发明实施例的第二芯片的结构示意图;
图3是根据本发明实施例的整流半导体器件的主视图;
图4是根据本发明实施例的整流半导体器件的立体结构图;以及
图5是根据本发明实施例的整流半导体器件的后视图。
图中:1.第一金属基片,2.第二金属基片,3.第三金属基片,4.第四金属基片,5.第一芯片,6.第二芯片,7.跳线,8.塑封体,11.玻璃保护凸起。
具体实施方式
下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
图1和图2分别示出根据本发明实施例的第一芯片和第二芯片的结构示意图。如图1和图2所示,根据本发明的第一芯片和第二芯片可以是GPP芯片。在一个实施例中,如图1中所示,本发明的第一芯片可以是N型衬底GPP芯片,其正面台面可以设为P极,并且该N型衬底GPP芯片的正面台面的边缘设有玻璃保护凸起11。类似地,在一个实施例中,如图2中所示,本发明的第二芯片可以是P型衬底GPP芯片,因而其正面台面可以设为N极,并且该P型衬底GPP芯片的正面台面的边缘出设有玻璃保护凸起11。
图3是根据本发明实施例的整流半导体器件的主视图。如图3中所示,本发明的整流半导体器件包括第一金属基片1、第二金属基片2、第三金属基片3、第四金属基片4、两个第一芯片5、两个第二芯片6、金属跳线7和塑封体8。根据应用的需要,本发明的整流半导体器件也可以用作散热片结构表面贴装整流桥。
在一个实施例中,所述第一金属基片1和第二金属基片2的底部均为平面无凸点结构,并且分别设置在所述塑封体8内两侧并向外延伸至所述塑封体8外部,以形成两直流输出端(如图中的正极“+”和负极“-”所示出的)。在一个实现场景中,如图中所示,所述第一金属基片1和第二金属基片2分别设置在所述塑封体内的左右两侧并向上延伸至塑封体外部,以形成两直流输出端。在一个实施例中,所述第一金属基片1和第二金属基片2可以是共平面的。在另一个实施例中,所述第一金属基片1和第二金属基片2的底部与所述塑封体8底部共平面。
在一个实施例中,本发明的所述第三金属基片3和第四金属基片4可以分别相对于所述第一金属基片1和第二金属基片2可以设置在所述塑封体8内,并且向外延伸至所述塑封体外部,以形成两交流输入端(如图中的两个交流电“AC”所示出的)。在一个实现场景中,如图中所示,所述第三金属基片3和第四金属基片4可以分别设置在所述第一金属基片和第二金属基片的下侧,并向下延伸至所述塑封体外部,以形成两交流输入端。
在一个实施例中,如前结合图1和图2所述,本发明的所述第一芯片可以采用N型衬底GPP芯片,而第二芯片可以采用P型衬底GPP芯片,其中所述两个第一芯片5可以通过各自N极布置在所述第一金属基片1上,所述两个第二芯片6可以通过各自P极布置在所述第二金属基片2上,并且一个所述第一芯片5的P极和一个第二芯片6的N极可以分别通过金属跳线7连接到所述第三金属基片3,而另一个第一芯片5的P极和另一个第二芯片6的N极可以分别通过金属跳线7连接到第四金属基片。在一个实施例中,此处的所述金属跳线可以包括铝线、铜线或其他任意适用于将芯片连接到金属基片的金属线。
在一个实施例中,所述N型衬底GPP芯片的正面台面设为P极,P型衬底GPP芯片的正面台面设为N极。在另一个实施例中,所述N型衬底GPP芯片和P型衬底GPP芯片的正面台面的边缘可以均设有玻璃保护凸起。在一个实现场景中,如图中所示,所述两个第一芯片和两个第二芯片的排列方向可以均与直流输出端方向相同。在另一个实现场景中,本发明的塑封体可以是由环氧树脂组合物形成的环氧封装体。
根据本发明图3所示出的整流半导体器件,两交流输入端和两直流输出端均可以与第一金属基片1和第二金属基片2共平面。当连接于印刷电路板(“PCB”)时,第一金属基片1和第二金属基片2可以与PCB板直接接触作为散热底片,且成平面无凹点接触。这样,就可以避免因凹点形成空腔,从而增加整流桥的导热性。同时,本发明的该金属基片的结构因无需打凸点,因此其可在适当范围内做厚,解决了金属基片厚度受限导致的金属基片热容量受限的问题,从而有利于提高器件的高温性能。
图4是根据本发明实施例的整流半导体器件的立体结构图。如图4所示,通过塑封体8(以灰色长方体示出),第一金属基片1、第二金属基片2、第三金属基片3、第四金属基片4、两个第一芯片5、两个第二芯片6和金属跳线7封装在一起。进一步,第一金属基片1和第二金属基片2向塑封体8的上部外延伸以形成两直流输出端。类似地,第三金属基片3和第四金属基片4向塑封体8的下部外延伸以形成两个交流输入端。
图5是根据本发明实施例的整流半导体器件的后视图。如图5中所示,第一金属基片1和第二金属基片2的背面可以裸露在塑封体8的外部。类似地,第三金属基片3和第四金属基片4的AC输入端的背面可以裸露在塑封体8的外部。因此,本发明的整流半导体器件可以在厚度方向上进行单面封装。进一步,第一到第四金属基片既可以作为散热片又同时可以作为电气端子。即,金属基片的上表面可以与第一和第二芯片连接,而下表面可以与用户使用的PCB板连接。在该应用场景中,第一和第二芯片为发热部件,其与PCB板的散热路径最短。由于金属基片是金属材质,其作为散热片的导热系数优越。由此,本发明的方案充分利用了PCB板自身的散热能力,避免了现有方案中通过机箱内的空气对流散热,芯片需要通过环氧导热能力差的环氧材质来散热等缺陷。
在本说明书的上述描述中,除非另有明确的规定和限定,术语“固定”、“安装”、“相连”或“连接”等术语应该做广义的理解。例如,就术语“连接”来说,其可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,或者可以是两个元件内部的连通或两个元件的相互作用关系。因此,除非本说明书另有明确的限定,本领域技术人员可以根据具体情况理解上述术语在本发明中的具体含义。
根据本说明书的上述描述,本领域技术人员还可以理解如下使用的术语,例如“上”、“下”、“前”、“后”、“左”、“右”、“长度”、“宽度”、“厚度”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“轴向”、“径向”、“周向”、“中心”、“纵向”、“横向”、“顺时针”或“逆时针”等指示方位或位置关系的术语是基于本说明书的附图所示的方位或位置关系的,其仅是为了便于阐述本发明的方案和简化描述的目的,而不是明示或暗示所涉及的装置或元件必须要具有所述特定的方位、以特定的方位来构造和进行操作,因此上述的方位或位置关系术语不能被理解或解释为对本发明方案的限制。
另外,本说明书中所使用的术语“第一”或“第二”等用于指代编号或序数的术语仅用于描述目的,而不能理解为明示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”或“第二”的特征可以明示或者隐含地包括至少一个该特征。在本说明书的描述中,“多个”的含义是至少两个,例如两个,三个或更多个等,除非另有明确具体的限定。
虽然本说明书已经示出和描述了本发明的多个实施例,但对于本领域技术人员显而易见的是,这样的实施例只是以示例的方式提供的。本领域技术人员会在不偏离本发明思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本发明的过程中,可以采用对本文所描述的本发明实施例的各种替代方案。所附权利要求书旨在限定本发明的保护范围,并因此覆盖这些权利要求范围内的模块组成、等同或替代方案。

Claims (10)

1.一种整流半导体器件,其特征在于,包括第一金属基片、第二金属基片、第三金属基片、第四金属基片、两个第一芯片、两个第二芯片、金属跳线和塑封体,其中:
所述第一金属基片和第二金属基片的底部均为平面无凸点结构,并且分别设置在所述塑封体内两侧并向外延伸至所述塑封体外部,以形成两直流输出端,
所述第三金属基片和第四金属基片分别相对于所述第一金属基片和第二金属基片设置在所述塑封体内,并且向外延伸至所述塑封体外部,以形成两交流输入端,
所述第一芯片采用N型衬底GPP芯片,而第二芯片采用P型衬底GPP芯片,其中所述两个第一芯片通过各自N极布置在所述第一金属基片上,所述两个第二芯片通过各自P极布置在所述第二金属基片上,并且一个所述第一芯片的P极和一个第二芯片的N极分别通过金属跳线连接到所述第三金属基片,而另一个第一芯片的P极和另一个第二芯片的N极分别通过金属跳线连接到第四金属基片。
2.根据权利要求1所述的整流半导体器件,其特征在于,所述第一金属基片和第二金属基片分别设置在所述塑封体内的左右两侧并向上延伸至塑封体外部,以形成两直流输出端。
3.根据权利要求2所述的整流半导体器件,其特征在于,所述第三金属基片和第四金属基片分别设置在所述第一金属基片和第二金属基片的下侧,并向下延伸至所述塑封体外部,以形成两交流输入端。
4.根据权利要求1所述的整流半导体器件,其特征在于,所述N型衬底GPP芯片的正面台面设为P极,P型衬底GPP芯片的正面台面设为N极。
5.根据权利要求4所述的整流半导体器件,其特征在于,所述N型衬底GPP芯片和P型衬底GPP芯片的正面台面的边缘均设有玻璃保护凸起。
6.根据权利要求1所述的整流半导体器件,其特征在于,所述两个第一芯片和两个第二芯片的排列方向均与直流输出端方向相同。
7.根据权利要求1所述的整流半导体器件,其特征在于,所述第一金属基片和第二金属基片共平面。
8.根据权利要求1所述的整流半导体器件,其特征在于,所述第一金属基片和第二金属基片的底部与所述塑封体底部共平面。
9.根据权利要求1所述的整流半导体器件,其特征在于,所述整流半导体器件是散热片结构表面贴装整流桥。
10.根据权利要求1-9的任意一项所述的整流半导体器件,其特征在于,所述金属跳线包括铝线或铜线。
CN202022078290.5U 2020-09-21 2020-09-21 一种整流半导体器件 Active CN213071112U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022078290.5U CN213071112U (zh) 2020-09-21 2020-09-21 一种整流半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022078290.5U CN213071112U (zh) 2020-09-21 2020-09-21 一种整流半导体器件

Publications (1)

Publication Number Publication Date
CN213071112U true CN213071112U (zh) 2021-04-27

Family

ID=75559362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022078290.5U Active CN213071112U (zh) 2020-09-21 2020-09-21 一种整流半导体器件

Country Status (1)

Country Link
CN (1) CN213071112U (zh)

Similar Documents

Publication Publication Date Title
US7948069B2 (en) Surface mountable hermetically sealed package
JP2008259267A5 (zh)
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101443980B1 (ko) 접속핀 및 이를 갖는 전력 모듈 패키지
CN112701095A (zh) 一种功率芯片堆叠封装结构
CN111261598B (zh) 封装结构及其适用的电源模块
CN113823625A (zh) 功率模块及电机控制器
US9666557B2 (en) Small footprint semiconductor package
JP2007095860A (ja) 半導体装置
JP2022051499A (ja) 半導体装置
CN213071112U (zh) 一种整流半导体器件
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
CN113192938B (zh) 一种大电流无极性的肖特基二极管
CN216145614U (zh) 智能功率模块
CN215644461U (zh) 一种功率模块及电子设备
CN213212151U (zh) 一种半导体封装结构
CN211700252U (zh) 绝缘栅双极型晶体管装置及半导体芯片
CN218996699U (zh) 一种功率模块及用电设备
CN211858642U (zh) 耐高压功率二极管器件
CN214672591U (zh) 一种功率器件封装结构
CN220604667U (zh) 一种无框式大功率mos封装模块及电路结构
CN218274570U (zh) 半导体绝缘封装件
CN211670191U (zh) 一种高散热性的贴片整流桥
CN219553614U (zh) 一种半导体电路和散热器
CN217280751U (zh) 一种新型的多面散热功率半导体模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant