CN218274570U - 半导体绝缘封装件 - Google Patents
半导体绝缘封装件 Download PDFInfo
- Publication number
- CN218274570U CN218274570U CN202221033670.XU CN202221033670U CN218274570U CN 218274570 U CN218274570 U CN 218274570U CN 202221033670 U CN202221033670 U CN 202221033670U CN 218274570 U CN218274570 U CN 218274570U
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- leg
- surface area
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
一种半导体绝缘封装件,包括:半导体芯片、陶瓷、引线框架和多部件夹。陶瓷紧挨着半导体芯片。引线框架紧挨着半导体芯片,其中引线框架位于半导体芯片和陶瓷之间。多部件夹紧挨着半导体芯片,并将半导体芯片连接到引线框架。
Description
技术领域
本公开的实施例涉及半导体绝缘封装结构,并且更具体地,涉及一种具有远离半导体器件的良好的传热的封装结构。
背景技术
分立半导体是一种用于执行基本电子功能的器件,并且不可分成本身具有功能的单独组件。功率半导体在功率电子器件中被用作开关或整流器。二极管、晶体管、晶闸管和整流器是分立功率半导体的示例。分立功率半导体可以在各种不同的环境中找到,从非常低的功率系统到非常高的功率系统。
存在许多用于容纳分立功率半导体的封装件。例如,TO-220是一种半导体封装件类型,被用于安装在印刷电路板(PCB)上的高功率通孔组件,其中“TO”表示“晶体管轮廓”。TO-220封装件包括带孔的金属凸耳,被用于安装到散热片以改善散热、安装到PCB上或安装到其他器件上。TO-220封装件可包括陶瓷绝缘体,以将半导体组件与散热片进行电气隔离,并且因此可被称为“绝缘封装件”。TO-220封装组件包括分立半导体,诸如晶体管和可控硅整流器(SCR),以及集成电路。
TO-263是另一种用于PCB表面安装的半导体封装件类型。TO-263符合 JEDEC标准,其中JEDEC是全球微电子行业的标准组织。一种以矩形立方体为特征的封装件的TO-263在其底部上有平坦的散热片,其中引线(端子)弯曲以紧贴PCB表面。TO-263封装件在其底部表面也有较大的热平面,与引线一起连接到PCB。
高温故障是半导体绝缘封装件的一个问题。一个半导体绝缘封装件容纳 SCR。当温度达到165C以上°时,SCR的复合封装将被碳化,这可能会损坏或破坏器件。为了提高器件的可靠性,半导体绝缘封装件需要同时降低热阻和提高热量传输能力。
容纳半导体芯片的TO-220绝缘封装器件易于安装在PCB上,并且因此是许多应用的首选封装件。在TO-220结构中,热量从半导体芯片(诸如SCR)传导到散热片。半导体绝缘封装件的一个特点是结壳热阻,由Rthjc或ΘJC给出。如果结壳热阻过高,则器件将出现故障。结壳热阻由下式给出:
ΘJC=(TJ–TC)/PJC
其中,TJ是结点温度,位于半导体芯片的顶部中心,TC是外壳温度,通常在测试封装件的顶部中心测量,以及PJC是从结点流向外壳并且随后进入散热片的耗散功率,其中由于对环境的一些热量损失,PJC小于总耗散功率。控制结壳热阻对于TO-220、TO-263和其他半导体绝缘封装件来说是一个问题,
因为这些封装件比传统半导体封装件更小。
如果诸如热阻、热量传输能力和结壳热阻的特性不受控制,则这些封装件内包含的半导体器件很可能会出现故障。
考虑到这些因素和其他因素,目前的改进可以是有用的。
实用新型内容
提供本摘要是为了以简化的形式介绍所选择的概念,这些概念将在下面的详细描述中进一步描述。本实用新型内容不旨在识别所要求保护的主题的关键或基本特征,也不旨在帮助确定所要求保护的主题的范围。
根据本公开的半导体绝缘封装件的示例性实施例可包括半导体芯片、陶瓷、引线框架和多部件夹(multi-part clip)。陶瓷紧挨着半导体芯片。引线框架紧挨着半导体芯片,其中引线框架位于半导体芯片和陶瓷之间。多部件夹紧挨着半导体芯片,并将半导体芯片连接到引线框架。
附图说明
图1A-1E是示出根据示例性实施例的分立功率半导体封装件的图;
图2A-2D是示出根据示例性实施例的在图1A-1E的半导体绝缘封装件中使用的第一散热片的图;
图3是示出根据示例性实施例的在图1A-1E的半导体绝缘封装件中使用的第二散热片的图;
图4A-4B是示出根据示例性实施例的在图1A-1E的半导体绝缘封装件中使用的第三散热片的图;以及
图5A-5C是示出根据示例性实施例的在图1A-1E的半导体绝缘封装件中使用的引线框架的图。
具体实施方式
公开了一种用于容纳分立半导体(诸如可控硅整流器)的半导体绝缘封装件。该半导体绝缘封装件具有新颖的多部件夹、新颖的引线框架和几种新颖的散热片设计。陶瓷在散热片和半导体芯片之间提供绝缘。该半导体芯片包括较大的端子和小得多的端子,其中多部件夹被设计成将两个半导体器件端子连接到引线框架。引线框架的特征在于连接在陶瓷和半导体芯片之间的平头侧,以及三个端子,其中一个连接到平头侧,同时另外两个连接到多部件夹。半导体绝缘封装件解决了现有技术半导体封装件设计的传热性能问题,包括热阻、热量传输能力和结壳热阻。半导体绝缘封装件可利用传统配置无法实现的减小的封装件尺寸来实施。
为了方便和清晰起见,本文中诸如“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”、“侧面”、“横向”、“径向”、“内部”、“外部”、“左侧”和“右侧”等术语可以用于描述本文提供的透视图、分解透视图和横截面图中出现的每个特征和组件关于其他特征和组件的几何形状和取向的相对位置和取向。所述术语不旨在是限制的,并且包括特别提及的词语、其中的衍生词以及类似含义的词语。
图1A-1E是根据示例性实施例的用于容纳半导体器件的半导体绝缘封装件100的代表图。图1A是侧视图,图1B是俯视图,并且图1C-1E是半导体绝缘封装件100的透视图。在示例性实施例中,半导体绝缘封装件100被用于容纳可控硅整流器(SCR)。
半导体绝缘封装件100的特征在于半导体芯片108、散热片104、引线框架 110和多部件夹112,所有这些都由复合物102所包围。散热片104包括定位孔 122。陶瓷106被用于在半导体芯片108和散热片104之间提供绝缘。在示例性实施例中,复合物102是被用于封装半导体绝缘封装件100的内部结构的环氧树脂复合材料。在示例性实施例中,半导体芯片108是SCR,尽管本文所示和描述的原理可被应用于其他分立半导体器件。如本文所用,对“器件”的引用包括半导体芯片108和半导体绝缘封装件100两者。
引线框架是较薄的金属层,其在半导体器件组装中被用于将电路板和电气器件上的电路系统连接到蚀刻在半导体芯片108表面上的微小电气端子。引线框架110包括平头侧128和三个支腿120a、120b和120c(统称为“支腿120”)。在示例性实施例中,引线框架110是导电的铜或铜合金。支腿120被用于将器件连接到印刷电路板(PCB)。
在示例性实施例中,半导体绝缘封装件100的组件被排列在堆栈中。如图 1A所示,堆栈被如下排列:散热片104被布置在底部,陶瓷106被布置在散热片104的顶部,引线框架110的平头侧128被布置在陶瓷106的顶部,半导体芯片108被布置在平头侧128的顶部,以及多部件夹112被布置在半导体芯片 108的顶部。在示例性实施例中,平头侧128的表面积大于半导体芯片108的表面积。在示例性实施例中,陶瓷106具有比引线框架110的平头侧128更大的表面积。
在示例性实施例中,焊膏被用于将堆栈的组件彼此贴合。因此,焊膏被应用在散热片104和陶瓷106之间,焊膏被应用在陶瓷106和引线框架110的平头侧128之间,焊膏被应用在在平头侧128和半导体芯片108之间,并且焊膏被应用在半导体芯片108和多部件夹112之间。
在示例性实施例中,陶瓷106由无机、非金属氧化物、氮化物或碳化物材料或其组合制成,从而使陶瓷具有与优异的散热和机械加工性能相关联的介电性能。在示例性实施例中,半导体芯片108和散热片104由陶瓷106所绝缘。相比之下,同样位于半导体芯片108和散热片104之间的引线框架110的平头侧128由于其导电性并不提供绝缘。
在操作期间,半导体芯片108是半导体绝缘封装件100的热源。在示例性实施例中,散热片104、陶瓷106、引线框架110、半导体芯片108和多部件夹 112的排列有助于将热量远离半导体芯片上传输。
在示例性实施例中,使用多部件夹112将半导体芯片108固定到半导体绝缘封装件100。半导体芯片108的工作端子126被布置在半导体芯片的一个表面的较大部分上方。栅极端子124被布置在半导体芯片108的相同表面上方,但占据该表面的更小部分,如图1C中所示。多部件夹112的特征在于工作夹端子 114、栅极夹端子116和链接臂118。在示例性实施例中,工作夹端子114和链接臂118由单个的整体结构形成,而栅极夹端子116是独立的、不同的元件。
在示例性实施例中,多部件夹子112的工作夹端子114、栅极夹端子116和链接臂118由导电材料形成,诸如铜或铜合金。
在示例性实施例中,多部件夹112在引线框架110的支腿120和半导体芯片 108之间建立连接。图1C示出了没有多部件夹112的半导体绝缘封装件100,暴露了半导体芯片108,而图1D示出了在半导体芯片上方放置的多部件夹。如在图1C中特别示出的,半导体芯片108的特征在于栅极端子124和工作端子126。在示例性实施例中,工作端子126的尺寸相对于栅极端子124的更大,并且覆盖了半导体芯片108的大部分表面,而栅极端子124占据了表面的一小区域,并且被布置在半导体芯片108的一个角落。在示例性实施例中,栅极端子124 是圆角矩形,其中圆角矩形的角落部分被移除以适应将栅极端子定位在相对于工作端子的角落位置。栅极端子124和工作端子126彼此没有物理接触。
在示例性实施例中,如图1D中特别示出的,多部件夹112在半导体芯片108 和引线框架110之间,具体地说,在引线框架的支腿120a和120c之间建立电气连接,即电流将在其中流动的连接。在示例性实施例中,多部件夹112的栅极夹端子116在半导体芯片108的栅极端子124和引线框架110的支腿120a之间建立电气连接。类似地,在示例性实施例中,在链接臂118的协助下,多部件夹112的工作夹端子114在半导体芯片108的工作端子126和引线框架110的支腿120c之间建立电气连接(耦合)。以这种方式,在半导体芯片108和引线框架110的支腿120之间建立电气连接。回想一下,在引线框架110的平头侧128 和半导体芯片108之间布置有焊膏。焊膏被用于将半导体芯片108贴合到引线框架110的平头侧128,从而为流动在半导体芯片108和引线框架110之间的电流提供另一条路径。
如图1A和1E所示,复合物102包围半导体绝缘封装件100的组件。在示例性实施例中,复合物102是一种环氧树脂复合材料,一旦就位,就将其浇注在组件上方,如图1D中所示。复合物102硬化并提供屏障,以保护组件不与外部环境接触。
图2A-2D是根据示例性实施例适用于图1A-1E的半导体绝缘封装件100的散热片200的代表性图。图2A是俯视图,图2B-2C是散热片200的透视图,并且图2D示出了作为半导体绝缘封装件100的一部分的散热片200。散热片200 的特征在于布置在平台204上的焊盘202、包括定位孔210的侧部206、凹槽208 以及滚压检验件212a和212b(统称为“滚压检验件212”)。在示例性实施例中,滚压检验件212a位于平台204的一侧,与凹槽208相邻,并且滚压检验件212b 位于平台的第二侧,也与凹槽相邻,其中一侧与第二侧相对。在示例性实施例中,滚压检验件212是器件制造中使用的特征件,用于将复合物(例如,复合物102)更好地固定到散热片200。
在示例性实施例中,凹槽208为U形,如图2C所示。然而,凹槽208可以呈现各种形状中的任何一种,其中移除了布置在陶瓷106边缘下方的散热片200 的一部分。在示例性实施例中,定位孔210是从侧部206的一个表面延伸到侧部206的第二相对表面的孔口。在示例性实施例中,定位孔210使得半导体绝缘封装件100能够被固定到PCB或其他部件上,诸如通过使用螺钉。在示例性实施例中,焊盘202是散热片200中的将被焊接到半导体绝缘封装件100的陶瓷106的部分。在一些实施例中,散热片200的焊盘202具有小于陶瓷106的表面积。
在示例性实施例中,相对于现有技术的半导体封装件,散热片200的设计通过增加半导体芯片108和半导体绝缘封装件100的散热片之间的距离来改善电气爬电(creepage)。爬电是两个未绝缘导体之间沿绝缘材料表面的的最短距离。对于电压水平和设计环境来说,有足够的爬电距离将防止跟踪。跟踪是指绝缘材料沿表面的击穿,以形成短路穿过隔离屏障的导电路径。不同的绝缘材料对跟踪具有不同的敏感性,因此使用比较跟踪指数CTI对材料进行评级。材料的CTI水平是设计中所需的爬电距离大小的一个因素。
图2D示出了作为半导体绝缘封装件100的一部分的散热片200。在侧视图中,组件被如下堆叠:多部件夹112与半导体芯片108相邻,半导体芯片108 与引线框架110的平头侧128相邻,引线框架110的平头侧128与陶瓷106相邻,陶瓷106与散热片200相邻。因此,在半导体芯片108的背面到散热片200 之间是引线框架110的平头侧128和陶瓷106。爬电距离计算是从平头侧128到散热片200。
与散热片200的侧部206相邻的是凹槽208,其部分位于陶瓷106的一端下方。箭头指示如何进行爬电距离计算。虚线示出,如果不存在凹槽208,则爬电距离计算将短得多,包括两个箭头,而不是四个箭头。因此,凹槽208利用散热片200确保了半导体绝缘封装件的更长的爬电距离。凹槽208的形状可以不同于图2D中所示,只要将陶瓷106边缘正下方的散热片部分移除即可。这确保虚线下方的两个箭头将被包括作为爬电计算的一部分。在示例性实施例中,散热片200中的凹槽208因此起到了增加半导体绝缘封装件100的爬电距离的作用。
图3是根据示例性实施例的适用于图1A-1E的半导体绝缘封装件100中使用的散热片300的代表图。散热片300的特征在于布置在平台304上的焊盘302、包括定位孔310的侧部306、凹槽308以及滚压检验件312a和312b(统称为“滚压检验件312”)。在示例性实施例中,滚压检验件312a位于平台304的一侧,与凹槽308相邻,并且滚压检验件312b位于平台的第二侧,也与凹槽相邻,其中一侧与第二侧相对。在示例性实施例中,滚压检验件312是器件制造中使用的特征件,用于将复合物(例如,复合物102)更好地固定到散热片300。
在示例性实施例中,凹槽308为U形,如图4B所示。因此,如图2D的针对散热片200所示,通过具有散热片300中的凹槽308,半导体绝缘封装件的爬电距离增加。在示例性实施例中,定位孔310是从侧部306的一个表面延伸到侧部206的第二相对表面的孔口。与定位孔210为圆形的散热片200(图2A-2C) 不同,散热片300的定位孔310的形状类似于锁孔,具有圆形部分,其具有连接于其上的矩形部分。在示例性实施例中,定位孔310使得半导体绝缘封装件 100能够被固定到PCB或其他部件上,诸如通过使用螺钉。除了在散热片200 中为圆形或在散热片300中为锁孔形外,定位孔的形状可以被定制为适合散热片将要附接到的环境。在示例性实施例中,焊盘302是散热片300中的将被焊接到半导体绝缘封装件100的陶瓷106的部分。在一些实施例中,散热片300 的焊盘302具有小于陶瓷106的表面积。与散热片200一样,与现有技术的半导体封装件相比,散热片300减少了半导体绝缘封装件100的电气爬电。
图4A-4B是根据示例性实施例的适用于在图1A-1E的半导体绝缘封装件 100中使用的散热片400的代表性图。图4A是散热片400的俯视图,并且图4B 是散热片400的侧视图。散热片400具有布置在平台404上的焊盘402、侧部 406、凹槽408以及滚压检验件412a和412b(统称为“滚压检验件412”)。在示例性实施例中,滚压检验件412是器件制造中使用的特征件,用于将复合物 (例如,复合物102)更好地固定到散热片400。在示例性实施例中,滚压检验件412a位于平台404的一侧,与凹槽408相邻,并且滚压检验件412b位于平台的第二侧,也与凹槽相邻,其中一侧与第二侧相对。
在示例性实施例中,凹槽408为U形。因此,如图2D的散热片200所示,通过具有散热片400中的凹槽408,半导体绝缘封装件的爬电距离增加。与散热片200(图2A-2C)和散热片300(图3)相比,散热片400的侧部406不具有定位孔。在示例性实施例中,焊盘402是散热片400中将被焊接到半导体绝缘封装件100的陶瓷106的部分。在一些实施例中,散热片400的焊盘402具有小于陶瓷106的表面积。与散热片200和300一样,与现有技术的半导体封装相比,散热片400减少了半导体绝缘封装件100的电气爬电。
图5A-5C是根据示例性实施例的半导体绝缘封装件100的引线框架110的代表图。图5A是引线框架110的俯视图,图5B是引线框架的一部分的侧视图,并且图5C是引线框架的透视图。引线框架110包括三个支腿120a、120b和120c,以及图1A-1E中介绍的平头侧128。
在示例性实施例中,支腿120a还包括支腿连接器504a和引线凹槽502a;支腿120b包括支腿连接器504b和焊盘连接器506;支腿120c还包括支腿连接器504c和引线凹槽502b(统称为“支腿连接器504”和“引线凹槽502”)。在非限制性实施例中,引线凹槽502为U形或V形,如图5C所示,分别与栅极夹端子116和工作夹端子114的链接臂118连接(耦合),如图1D所示。支腿 120b的焊盘连接器506被用于连接(耦合)到引线框架110的平头侧128。在示例性实施例中,引线凹槽502a和支腿连接器504a比支腿120a宽;类似地,引线凹槽502a和支腿连接器504c比支腿120c宽;类似地,支腿连接器504b 和焊盘连接器506比支腿120b宽。
平头侧128和支腿120b(包括支腿连接器504b和焊盘连接器506)由单个整体结构形成,而支腿120a(包括其支腿连接器504a和引线凹槽502a)和支腿 120c(包括其支腿连接器504c和引线凹槽502b)是不同的元件,不与引线框架 110的平头侧128连接。在示例性实施例中,引线框架110的设计使得半导体绝缘封装件100比现有技术封装设计(诸如TO-220和TO-263封装件)更具有鲁棒性。
在示例性实施例中,相对于传统半导体封装设计,可实现为散热片200、300 或400的新颖散热片104、新颖引线框架110和新颖多部件夹112为半导体绝缘封装件100提供了更高的传热性能,其中传热性能包括1)热阻、2)热量传输能力,以及3)结壳热阻。因此,半导体绝缘封装件100可以被缩放成更小的封装尺寸,这在传统配置中是不可能的。
如本文所用,以单数形式叙述并以“一”或“一个”开头的元素或步骤应被理解为不排除复数元素或步骤,除非明确叙述了此类排除。此外,对本公开的“一个实施例”的引用不打算被解释为排除同样并入所述特征的附加实施例的存在。
虽然本公开参考了某些实施例,但在不脱离如一个或多个所附权利要求中所定义的本公开的领域和范围的情况下,对所述实施例的许多修改、变更和改变是可能的。因此,本公开不限于所描述的实施例,而是其具有由以下权利要求及其等价物的语言所定义的完整范围。
Claims (20)
1.一种半导体绝缘封装件,其特征在于,包括:
半导体芯片;
陶瓷,布置为与所述半导体芯片相邻;
引线框架,布置为与所述半导体芯片相邻,其中所述引线框架布置在所述半导体芯片和所述陶瓷之间;以及
多部件夹,布置为与所述半导体芯片相邻,所述多部件夹用于将所述半导体芯片固定到所述引线框架。
2.根据权利要求1所述的半导体绝缘封装件,其特征在于,还包括与所述陶瓷耦合的散热片,其中所述陶瓷布置在所述引线框架与所述散热片之间。
3.根据权利要求1所述的半导体绝缘封装件,其特征在于,所述半导体芯片还包括:
工作端子,布置在所述半导体芯片的表面上方;以及
栅极第二端子,也被布置在所述半导体芯片的表面上方。
4.根据权利要求3所述的半导体绝缘封装件,其特征在于,所述工作端子具有第一表面积且所述栅极端子具有第二表面积,其中所述第一表面积显著大于所述第二表面积。
5.根据权利要求3所述的半导体绝缘封装件,其特征在于,所述多部件夹还包括工作夹端子和栅极夹端子,其中所述工作夹端子和所述栅极夹端子未被耦合在一起。
6.根据权利要求5所述的半导体绝缘封装件,其特征在于,所述工作夹端子与所述工作端子耦合,并且所述栅极夹端子与所述栅极端子耦合。
7.根据权利要求2所述的半导体绝缘封装件,其特征在于,所述散热片还包括:
布置在平台上的焊盘;
侧部;以及
布置在所述平台和所述侧部之间的凹槽。
8.根据权利要求7所述的半导体绝缘封装件,其特征在于,所述散热片还包括:
第一滚压检验件,布置在所述平台的第一侧,与所述凹槽相邻;以及
第二滚压检验件,布置在所述平台的第二侧,与所述凹槽相邻,其中所述第二侧与所述第一侧相对。
9.根据权利要求7所述的半导体绝缘封装件,其特征在于,所述散热片还包括定位孔,其中所述定位孔是从所述侧部的第一表面延伸到第二表面的孔,所述第二表面与所述第一表面相对。
10.根据权利要求7所述的半导体绝缘封装件,其特征在于,所述凹槽为U形。
11.根据权利要求1所述的半导体绝缘封装件,其特征在于,所述引线框架还包括与第一支腿耦合的平头侧。
12.根据权利要求11所述的半导体绝缘封装件,其特征在于,还包括第二支腿和第三支腿,其中所述第二支腿和所述第三支腿未与所述平头侧耦合。
13.根据权利要求11所述的半导体绝缘封装件,其特征在于,所述第一支腿还包括支腿连接器和焊盘连接器,其中所述焊盘连接器与所述平头侧耦合。
14.根据权利要求13所述的半导体绝缘封装件,其特征在于,所述支腿连接器比所述第一支腿宽。
15.根据权利要求12所述的半导体绝缘封装件,其特征在于,所述第二支腿还包括支腿连接器和引线凹槽,其中所述支腿连接器和所述引线凹槽比所述第二支腿宽。
16.根据权利要求7所述的半导体绝缘封装件,其特征在于,所述陶瓷具有第一表面积且所述焊盘具有第二表面积,其中所述第一表面积大于所述第二表面积。
17.根据权利要求11所述的半导体绝缘封装件,其特征在于,所述陶瓷具有第一表面积且所述平头侧具有第二表面积,其中所述第一表面积大于所述第二表面积。
18.根据权利要求17所述的半导体绝缘封装件,其特征在于,所述半导体芯片具有第三表面积,其中所述第二表面积大于所述第三表面积。
19.根据权利要求5所述的半导体绝缘封装件,其特征在于,所述多部件夹还包括链接臂,其中所述工作夹端子和所述链接臂由整体结构的导电材料形成。
20.根据权利要求11所述的半导体绝缘封装件,其特征在于,所述平头侧和所述引线框架的第一支腿由单个、整体结构的导电材料形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221033670.XU CN218274570U (zh) | 2022-04-29 | 2022-04-29 | 半导体绝缘封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221033670.XU CN218274570U (zh) | 2022-04-29 | 2022-04-29 | 半导体绝缘封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218274570U true CN218274570U (zh) | 2023-01-10 |
Family
ID=84755455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221033670.XU Active CN218274570U (zh) | 2022-04-29 | 2022-04-29 | 半导体绝缘封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218274570U (zh) |
-
2022
- 2022-04-29 CN CN202221033670.XU patent/CN218274570U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
US5075759A (en) | Surface mounting semiconductor device and method | |
JP2023042566A (ja) | 半導体装置 | |
US7741706B2 (en) | Plastic surface mount large area power device | |
US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
CN111261598B (zh) | 封装结构及其适用的电源模块 | |
CN111987053A (zh) | 封装结构 | |
US20060043550A1 (en) | Hermetic semiconductor package | |
US5146310A (en) | Thermally enhanced leadframe | |
US9373566B2 (en) | High power electronic component with multiple leadframes | |
KR102490612B1 (ko) | 전력용 반도체 모듈 | |
US10410996B2 (en) | Integrated circuit package for assembling various dice in a single IC package | |
EP3971957A1 (en) | Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
CN218274570U (zh) | 半导体绝缘封装件 | |
KR20230144969A (ko) | 디스크리트 전력 반도체 패키지 | |
JP2020184561A (ja) | 半導体装置 | |
EP0408904A2 (en) | Surface mounting semiconductor device and method | |
US10199365B2 (en) | Semiconductor module | |
CN112397472A (zh) | 半导体装置 | |
CN111244061A (zh) | 氮化镓设备的封装结构 | |
US11521920B2 (en) | Plurality of power semiconductor chips between a substrate and leadframe | |
US20220020740A1 (en) | Isolated 3d semiconductor device package | |
US20240030111A1 (en) | Semiconductor package and method for fabricating a semiconductor package for upright mounting | |
EP4148777A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |