CN211858640U - 大电流并联半导体器件 - Google Patents

大电流并联半导体器件 Download PDF

Info

Publication number
CN211858640U
CN211858640U CN202020841486.2U CN202020841486U CN211858640U CN 211858640 U CN211858640 U CN 211858640U CN 202020841486 U CN202020841486 U CN 202020841486U CN 211858640 U CN211858640 U CN 211858640U
Authority
CN
China
Prior art keywords
metal plate
lead frame
transverse
vertical
vertical metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020841486.2U
Other languages
English (en)
Inventor
廖兵
沈礼福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Createk Microelectronic Co ltd
Original Assignee
Suzhou Createk Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Createk Microelectronic Co ltd filed Critical Suzhou Createk Microelectronic Co ltd
Priority to CN202020841486.2U priority Critical patent/CN211858640U/zh
Application granted granted Critical
Publication of CN211858640U publication Critical patent/CN211858640U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种大电流并联半导体器件，其2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述横金属板的中央具有2个向下外凸的焊接凸起块；所述引线架的横金属板位于焊接区两侧分别开有至少一个第一通孔，所述引线架的第一竖金属板和第二竖金属板上分别开有至少2个第二通孔。本实用新型既有利于进一步降低器件的体积和占用PCB电路板的面积，其提高了引线架与环氧封装层的结合强度，从而提高了器件的可靠性。

Description

大电流并联半导体器件
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种大电流并联半导体器件。
背景技术
二极管器件是一种具有单向传导电流的电子器件，在半导体二极管内部有一个PN结两个引线端子，这种电子器件按照外加电压的方向，具备单向电流的转导性，广泛用于电子产品和通信等方面。一般来讲，贴片晶体二极管是一个由p型半导体和n型半导体烧结形成的p-n结界面。在其界面的两侧形成空间电荷层，构成自建电场。当外加电压等于零时，由于p-n 结两边载流子的浓度差引起扩散电流和由自建电场引起的漂移电流相等而处于电平衡状态，这也是常态下的二极管特性，而目前很多的贴片二极管的体积较大，因而不能满足市场上对于小型化和薄型化需求。
发明内容
本实用新型的目的是提供一种大电流并联半导体器件，该大电流并联半导体器件既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于提高了引线架与环氧封装层的结合强度，从而提高了器件的可靠性。
为达到上述目的，本实用新型采用的技术方案是：一种大电流并联半导体器件，包括2个二极管芯片、金属基座和引线架，一环氧封装层包覆于2个二极管芯片、金属基座和引线架上，所述金属基座的上表面具有2个支撑部，所述2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；
所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端为第二引脚部，此第二引脚部从环氧封装层内延伸出；
所述引线架的横金属板位于焊接凸起块两侧分别开有至少一个第一通孔，所述引线架的第一竖金属板和第二竖金属板上分别开有至少2个第二通孔。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于所述引线架上横金属板的焊接凸起块与二极管芯片的正极电连接，所述引线架的第二引脚部作为正极输入端。
2. 上述方案中，所述引线架的第一竖金属板和第二竖金属板各自的第二通孔数目为2个。
3. 上述方案中，位于金属基座的第一引脚部为向下外凸的凸起部。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型大电流并联半导体器件，其金属基座的上表面具有2个支撑部，所述2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述引线架的横金属板位于二极管芯片的正上方且其中央通过焊锡层与2个二极管芯片各自同极性另一端电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端为第二引脚部，此第二引脚部从环氧封装层内延伸出，既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
2. 本实用新型大电流并联半导体器件，其引线架的横金属板位于焊接区两侧分别开有至少一个第一通孔，所述引线架的第一竖金属板和第二竖金属板上分别开有至少2个第二通孔，避免了采用较长和弯折的引线架导致的器件容易分层的缺陷，改善了器件整体的结构强度，提高了引线架与环氧封装层的结合强度，从而提高了器件的可靠性；还有，其横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，大大降低了虚焊的风险，进一步提高了电性的可靠性和使用寿命。
附图说明
附图1为本实用新型大电流并联半导体器件结构示意图；
附图2为本实用新型大电流并联半导体器件的剖视结构示意图；
附图3为附图2的局部结构示意图。
以上附图中：1、二极管芯片；2、金属基座；21、支撑部；22、第一引脚部；3、引线架；4、环氧封装层；5、焊锡层；6、横金属板；61、焊接凸起块；7、第一竖金属板；8、第二竖金属板；9、第二引脚部；10、第一通孔；11、第二通孔。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种大电流并联半导体器件，包括2个二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于2个二极管芯片1、金属基座2和引线架3上，所述金属基座2的上表面具有2个支撑部21，所述2个二极管芯片1位于金属基座2正上方并且其各自同极性一端分别通过焊锡层5与金属基座2的2个支撑部21电连接，位于金属基座2下端的第一引脚部22从环氧封装层4内延伸出；
所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有2个向下外凸的焊接凸起块61，所述引线架3的横金属板6位于二极管芯片1的正上方且其2个焊接凸起块61分别通过焊锡层5与2个二极管芯片1各自同极性另一端电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端为第二引脚部9，此第二引脚部9从环氧封装层4内延伸出；
所述引线架3的横金属板6位于焊接凸起块61两侧分别开有至少一个第一通孔10，所述引线架3的第一竖金属板7和第二竖金属板8上分别开有至少2个第二通孔11。
位于所述引线架3上横金属板6的焊接凸起块61与二极管芯片1的正极电连接，所述引线架3的第二引脚部9作为正极输入端。
上述引线架3的第一竖金属板7和第二竖金属板8各自的第二通孔11数目为2个。
实施例2：一种大电流并联半导体器件，包括2个二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于2个二极管芯片1、金属基座2和引线架3上，所述金属基座2的上表面具有2个支撑部21，所述2个二极管芯片1位于金属基座2正上方并且其各自同极性一端分别通过焊锡层5与金属基座2的2个支撑部21电连接，位于金属基座2下端的第一引脚部22从环氧封装层4内延伸出；
所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有2个向下外凸的焊接凸起块61，所述引线架3的横金属板6位于二极管芯片1的正上方且其2个焊接凸起块61分别通过焊锡层5与2个二极管芯片1各自同极性另一端电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端为第二引脚部9，此第二引脚部9从环氧封装层4内延伸出；
所述引线架3的横金属板6位于焊接凸起块61两侧分别开有至少一个第一通孔10，所述引线架3的第一竖金属板7和第二竖金属板8上分别开有至少2个第二通孔11。
上述引线架3的第一竖金属板7和第二竖金属板8各自的第二通孔11数目为2个。
位于金属基座2的第一引脚部22为向下外凸的凸起部。
采用上述大电流并联半导体器件时，其既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命；还有，其横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，大大降低了虚焊的风险，进一步提高了电性的可靠性和使用寿命；还有，其避免了采用较长和弯折的引线架导致的器件容易分层的缺陷，改善了器件整体的结构强度，提高了引线架与环氧封装层的结合强度，从而提高了器件的可靠性。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (4)

1.一种大电流并联半导体器件，其特征在于：包括2个二极管芯片（1）、金属基座（2）和引线架（3），一环氧封装层（4）包覆于2个二极管芯片（1）、金属基座（2）和引线架（3）上，所述金属基座（2）的上表面具有2个支撑部（21），所述2个二极管芯片（1）位于金属基座（2）正上方并且其各自同极性一端分别通过焊锡层（5）与金属基座（2）的2个支撑部（21）电连接，位于金属基座（2）下端的第一引脚部（22）从环氧封装层（4）内延伸出；
所述引线架（3）进一步包括横金属板（6）和分别位于横金属板（6）两端的第一竖金属板（7）和第二竖金属板（8），所述横金属板（6）的中央具有2个向下外凸的焊接凸起块（61），所述引线架（3）的横金属板（6）位于二极管芯片（1）的正上方且其2个焊接凸起块（61）分别通过焊锡层（5）与2个二极管芯片（1）各自同极性另一端电连接，所述第一竖金属板（7）和第二竖金属板（8）各自与横金属板（6）相背的一端为第二引脚部（9），此第二引脚部（9）从环氧封装层（4）内延伸出；
所述引线架（3）的横金属板（6）位于焊接凸起块（61）两侧分别开有至少一个第一通孔（10），所述引线架（3）的第一竖金属板（7）和第二竖金属板（8）上分别开有至少2个第二通孔（11）。
2.根据权利要求1所述的大电流并联半导体器件，其特征在于：位于所述引线架（3）上横金属板（6）的焊接凸起块（61）与二极管芯片（1）的正极电连接，所述引线架（3）的第二引脚部（9）作为正极输入端。
3.根据权利要求1所述的大电流并联半导体器件，其特征在于：所述引线架（3）的第一竖金属板（7）和第二竖金属板（8）各自的第二通孔（11）数目为2个。
4.根据权利要求1所述的大电流并联半导体器件，其特征在于：位于金属基座（2）的第一引脚部（22）为向下外凸的凸起部。
CN202020841486.2U 2020-05-19 2020-05-19 大电流并联半导体器件 Active CN211858640U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020841486.2U CN211858640U (zh) 2020-05-19 2020-05-19 大电流并联半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020841486.2U CN211858640U (zh) 2020-05-19 2020-05-19 大电流并联半导体器件

Publications (1)

Publication Number Publication Date
CN211858640U true CN211858640U (zh) 2020-11-03

Family

ID=73235646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020841486.2U Active CN211858640U (zh) 2020-05-19 2020-05-19 大电流并联半导体器件

Country Status (1)

Country Link
CN (1) CN211858640U (zh)

Similar Documents

Publication Publication Date Title
CN211743142U (zh) 一种双芯片的导热型贴片二极管
CN205336219U (zh) 光伏接线盒和二极管
CN211858640U (zh) 大电流并联半导体器件
CN113517237A (zh) 一种全桥直接水冷SiC车用模块
CN1316606C (zh) 半导体器件
CN219066818U (zh) 一种可控制焊料厚度的功率模块引线框架及功率模块结构
CN211858641U (zh) 大电流二极管器件
CN212062428U (zh) 表面贴装瞬态二极管器件
CN211858638U (zh) 贴片式半导体器件
CN211858642U (zh) 耐高压功率二极管器件
CN215578506U (zh) 一种全桥直接水冷SiC车用模块
CN214068695U (zh) 一种2.5d封装结构及电子设备
CN214588842U (zh) 一种功率芯片压接封装结构
CN211929482U (zh) 单向tvs半导体器件
CN211045412U (zh) 一种压接型SiC功率模块封装结构
CN209785910U (zh) 大电流半导体功率器件
CN211858639U (zh) 半桥整流器件
CN218482223U (zh) 半导体封装结构
CN211858637U (zh) 贴片半波整流器件
CN211957631U (zh) 全波整流芯片的封装结构
CN112510006A (zh) 一种半导体模块、封装结构及其焊接方法
CN211858643U (zh) 半桥半导体封装结构
CN211957629U (zh) 微型桥堆半导体器件
CN111584453B (zh) 高可靠性表面贴装半波器件
CN112271164A (zh) 一种低电感碳化硅模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant