CN214068695U - 一种2.5d封装结构及电子设备 - Google Patents

一种2.5d封装结构及电子设备 Download PDF

Info

Publication number
CN214068695U
CN214068695U CN202120320613.9U CN202120320613U CN214068695U CN 214068695 U CN214068695 U CN 214068695U CN 202120320613 U CN202120320613 U CN 202120320613U CN 214068695 U CN214068695 U CN 214068695U
Authority
CN
China
Prior art keywords
metal frame
plastic package
passive component
connecting body
connecting hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120320613.9U
Other languages
English (en)
Inventor
居志伟
殷昌荣
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202120320613.9U priority Critical patent/CN214068695U/zh
Application granted granted Critical
Publication of CN214068695U publication Critical patent/CN214068695U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种2.5D封装结构及电子设备,其中,2.5D封装结构包括:被动元器件、连接体、主动元器件、金属框架和塑封体;主动元器件与金属框架封装于塑封体;塑封体开设有连接孔,连接孔的第二端连接金属框架,第一端位于塑封体的表面;连接体设置于连接孔内,连接体的第二端连接于金属框架;被动元器件与连接体的第一端电连接。在本方案中,通过对塑封体形成连接孔便于设置连接体,然后再通过连接体使得位于塑封体表面的被动元器件实现了与金属框架的电连接。本方案如此设计,以便于实现被动元器件、主动元器件和金属框架的竖向电连接结构的设计,进而有助于增加了封装体垂直空间的利用率,从而可进一步减小PCB的占用面积。

Description

一种2.5D封装结构及电子设备
技术领域
本实用新型涉及封装技术领域,特别涉及一种2.5D封装结构及电子设备。
背景技术
现在电子产品的功能越来越多,而对芯片尺寸的要求也越来越高。SIP是将多种功能芯片,被动元器件集成到一个封装体内,从而实现模块化功能的集成,以此减小了PCB面积的占用。
现有常规SIP封装方案一般采用芯片、被动元器件平铺在框架上的方案。然而,在这种方案中,其PCB占用面积较大,而且垂直空间利用率也不高。
实用新型内容
有鉴于此,本实用新型提供了一种2.5D封装结构,能够增加封装体垂直空间的利用率,从而可进一步减小PCB的占用面积。
本实用新型还提供了一种应用上述2.5D封装结构的电子设备。
为实现上述目的,本实用新型提供如下技术方案:
一种2.5D封装结构,包括:被动元器件、连接体、主动元器件、金属框架和塑封体;
所述主动元器件与所述金属框架封装于塑封体;所述塑封体开设有连接孔,所述连接孔的第二端连接所述金属框架,第一端位于所述塑封体的表面;所述连接体设置于所述连接孔内,所述连接体的第二端连接于所述金属框架;所述被动元器件与所述连接体的第一端电连接。
优选地,所述连接孔的第二端连接所述金属框架的外接引脚。
优选地,所述连接孔的数量为多个,其中至少两个所述连接孔的第二端分别连接所述金属框架的两个外接引脚,且关于所述金属框架的主动元器件绑定区对称分布。
优选地,所述连接体为采用电镀工艺在所述连接孔内形成的电镀连接体。
优选地,所述连接体为柱状连接体。
优选地,所述被动元器件采用表面贴装工艺与所述连接体的第一端焊接。
优选地,所述被动元器件与所述连接体的第一端之间的焊体材质为锡膏焊体。
优选地,所述主动元器件设置于所述金属框架的上方且与所述金属框架电连接。
优选地,所述被动元器件设置于所述塑封体的上方且与所述连接体的第一端电连接。
一种电子设备,包括:如上述的2.5D封装结构。
从上述的技术方案可以看出,本实用新型提供的2.5D封装结构中,主动元器件和金属框架被封装在塑封体内,通过对塑封体形成连接孔便于设置连接体,然后再通过连接体使得位于塑封体表面的被动元器件实现了与金属框架的电连接。本方案如此设计,以便于实现了被动元器件、主动元器件和金属框架的竖向电连接结构的设计,进而有助于增加了封装体垂直空间的利用率,从而可进一步减小PCB的占用面积。
本实用新型还提供了一种电子设备,由于其采用了上述的2.5D封装结构,因此其也就具有相应的有益效果,具体可以参照前面说明,在此不再赘述。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的2.5D封装结构的示意图;
图2为本实用新型实施例提供的2.5D封装结构的封装工艺流程图;
图3为本实用新型实施例提供的2.5D封装结构的制作方法的流程图。
其中,1为被动元器件;2为连接体;3为主动元器件;4为金属框架,41为外接引脚,42为主动元器件绑定区;5为塑封体。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供的2.5D封装结构,如图1所示,包括:被动元器件1、连接体2、主动元器件3、金属框架4和塑封体5;
主动元器件3与金属框架4封装于塑封体5;塑封体5开设有连接孔,连接孔的第二端连接金属框架4,第一端位于塑封体5的表面;连接体2设置于连接孔内,连接体2的第二端连接于金属框架4;被动元器件1与连接体2的第一端电连接。
从上述的技术方案可以看出,本实用新型实施例提供的2.5D封装结构中,主动元器件3和金属框架4被封装在塑封体5内,通过对塑封体5形成连接孔便于设置连接体2,然后再通过连接体2使得位于塑封体5表面的被动元器件1实现了与金属框架4的电连接,本方案如此设计,以便于实现了被动元器件1、主动元器件3和金属框架4的竖向电连接结构的设计,进而有助于增加了封装体5垂直空间的利用率,从而可进一步减小PCB的占用面积。
在本方案中,如图2所示,金属框架4设有外接引脚41和主动元器件绑定区42(当主动元器件3为芯片时,则主动元器件绑定区42即为芯片绑定区)。其中,主动元器件3对应连接于金属框架4的主动元器件绑定区42。为了实现被动元器件1与金属框架4的外接引脚41的对应电连接;相应地,连接孔的第二端连接金属框架4的外接引脚41。在本实施例中,如图2所示,为连接孔的底端连接金属框架4的外接引脚41的顶面。
具体地,如图2所示,连接孔的数量为多个,其中至少两个连接孔的第二端分别连接金属框架4的两个外接引脚41。在本实施例中,如图2所示,为至少两个连接孔的底端分别连接金属框架4的两个外接引脚41的顶面;在本方案中,通过至少开设两个连接孔,以便一个用于设置正极的连接体2,另一个用于设置负极的连接体2,以此满足被动元器件1的正负极连接需求;且两个连接孔关于金属框架4的主动元器件绑定区42对称分布,本方案如此设计,以使得被动元器件1与金属框架4的受力均匀。
进一步地,连接体2为采用电镀工艺在连接孔内形成的电镀连接体。本方案如此设计,具有易于制造、连接体2与连接孔的匹配度好等特点,而且还有助于实现了连接体2与金属框架4的自动连接,进而可以此简化了连接体2与金属框架4的连接结构。
再进一步地,连接体2为柱状连接体。如图2所示,即为连接体2为在连接孔内通过电镀工艺形成的柱状连接体,本方案如此设计,不仅以确保了连接体2的结构强度,而且还有助于增大了其分别与被动元器件1、金属框架4的连接面积,进而以保证了连接体2的连接可靠性。
在本方案中,被动元器件1采用表面贴装工艺与连接体2的第一端焊接。本方案如此设计,具有连接工艺简单、易于实施和连接可靠稳定等特点。
具体地,为了确保焊接质量和焊接效率;作为优选,被动元器件1与连接体2的第一端之间的焊体材质为锡膏焊体。
在本方案中,如图1所示,主动元器件3设置于金属框架4的上方且与金属框架4电连接。本方案如此设计,以便于实现了主动元器件3与被动元器件1的上下堆叠结构的设计,以实现了对封装体5垂直空间的利用,从而有助于进一步减小PCB的占用面积。
进一步地,如图1所示,被动元器件1设置于塑封体5的上方且与连接体2的第一端(位于塑封体5的顶面)电连接。本方案如此设计,不仅以便于实现了主动元器件3与被动元器件1在封装体5内外堆叠结构的设计,可进一步利用到了封装体5的垂直空间,从而可有助于进一步减小PCB的占用面积;而且还有助于减少了封装体5的使用量。
进一步地,主动元器件3为芯片。如此一来,以实现了芯片和被动元器件1的堆叠结构的设计,有效减小了其两者在平面方向上占用的空间,以进一步增加了塑封体5垂直空间的利用率,从而可进一步减小PCB占用面积。此外,主动元器件3还可以选用其它的元器件,此处不再赘述。本方案中的被动元器件1可为电阻元器件或电感元器件。
再进一步地,为了确保金属框架4和/或连接体2的结构强度、性能稳定性和加工便利性。作为优选,金属框架4和/或连接体2的材质为铜。当然,金属框架4和/或连接体2的材质还可以选用其它的导电材质,此处不再赘述。此外,当连接体2的材质变动为其它的导电材质时,则分布在顶层的被动元器件1的选型也不同。
本实用新型实施例还提供了一种电子设备,包括:如上所述的2.5D封装结构。由于本方案采用了上述的2.5D封装结构,因此其也就具有相应的有益效果,具体可以参照前面说明,在此不再赘述。
此外,本实用新型实施例还提供了一种2.5D封装结构的制作方法,如图3所示,包括:
在主动元器件3和金属框架4的塑封体5形成连接孔,所述连接孔的第二端连接所述金属框架4,所述连接孔的第一端位于所述塑封体5的表面;
在所述连接孔内设置连接体2,所述连接体2的第二端连接于所述金属框架4;
将被动元器件1与所述连接体2的第一端电连接。本方案如此设计,以便于实现了被动元器件、主动元器件和金属框架的竖向电连接结构的设计,进而有助于增加了封装体垂直空间的利用率,从而可进一步减小PCB的占用面积。
下面再结合具体实施例对本方案作进一步介绍:
本方案还提供了一种芯片和被动元器件多层封装结构(即为上文所述的2.5D封装结构),如图1所示,且从上到下包括:被动元器件1、连接体2(即为柱状连接体)、主动元器件3(即为芯片)、金属框架4和塑封体5。被动元器件1通过焊体与柱状连接体相连,芯片通过装片材料与金属框架连接;金属框架和柱状连接体的材质为铜,焊体材质为锡膏。
另外,本方案还提供了一种芯片和被动元器件多层结构的封装方法(即为上文所述的2.5D封装结构的制作方法),如图2所示,包括:
步骤一、准备芯片和金属框架(如图2中的a步骤),将芯片通过装片材料放置到金属框架上(如图2中的b步骤),并根据设计要求将芯片上的pad通过焊线连接到金属框架内引脚;
步骤二、将金属框架与芯片安排塑封(如图2中的c步骤),塑封完成后在柱状连接体的位置对塑封体打孔,打孔直径与所需柱状连接体的直径一致,完成后使用电镀工艺形成柱状连接体(如图2中的d步骤);
步骤三、用表面贴装工艺将被动元器件与柱状连接体焊接(如图2中的e步骤)。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种2.5D封装结构,其特征在于,包括:被动元器件(1)、连接体(2)、主动元器件(3)、金属框架(4)和塑封体(5);
所述主动元器件(3)与所述金属框架(4)封装于塑封体(5);所述塑封体(5)开设有连接孔,所述连接孔的第二端连接所述金属框架(4),第一端位于所述塑封体(5)的表面;所述连接体(2)设置于所述连接孔内,所述连接体(2)的第二端连接于所述金属框架(4);所述被动元器件(1)与所述连接体(2)的第一端电连接。
2.根据权利要求1所述的2.5D封装结构,其特征在于,所述连接孔的第二端连接所述金属框架(4)的外接引脚(41)。
3.根据权利要求1所述的2.5D封装结构,其特征在于,所述连接孔的数量为多个,其中至少两个所述连接孔的第二端分别连接所述金属框架(4)的两个外接引脚(41),且关于所述金属框架(4)的主动元器件绑定区(42)对称分布。
4.根据权利要求1所述的2.5D封装结构,其特征在于,所述连接体(2)为采用电镀工艺在所述连接孔内形成的电镀连接体。
5.根据权利要求4所述的2.5D封装结构,其特征在于,所述连接体(2)为柱状连接体。
6.根据权利要求1所述的2.5D封装结构,其特征在于,所述被动元器件(1)采用表面贴装工艺与所述连接体(2)的第一端焊接。
7.根据权利要求6所述的2.5D封装结构,其特征在于,所述被动元器件(1)与所述连接体(2)的第一端之间的焊体材质为锡膏焊体。
8.根据权利要求1所述的2.5D封装结构,其特征在于,所述主动元器件(3)设置于所述金属框架(4)的上方且与所述金属框架(4)电连接。
9.根据权利要求1所述的2.5D封装结构,其特征在于,所述被动元器件(1)设置于所述塑封体(5)的上方且与所述连接体(2)的第一端电连接。
10.一种电子设备,其特征在于,包括:如权利要求1-9任意一项所述的2.5D封装结构。
CN202120320613.9U 2021-02-04 2021-02-04 一种2.5d封装结构及电子设备 Active CN214068695U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120320613.9U CN214068695U (zh) 2021-02-04 2021-02-04 一种2.5d封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120320613.9U CN214068695U (zh) 2021-02-04 2021-02-04 一种2.5d封装结构及电子设备

Publications (1)

Publication Number Publication Date
CN214068695U true CN214068695U (zh) 2021-08-27

Family

ID=77393463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120320613.9U Active CN214068695U (zh) 2021-02-04 2021-02-04 一种2.5d封装结构及电子设备

Country Status (1)

Country Link
CN (1) CN214068695U (zh)

Similar Documents

Publication Publication Date Title
CN110139477B (zh) 应用于智能终端的电源模块及电源模块组装结构
CN100527412C (zh) 电子电路模块及其制造方法
CN102832139B (zh) 四侧无引脚扁平封装体的封装方法及封装体
JP2002134362A (ja) チップ型固体電解コンデンサ
JP3509733B2 (ja) 電子部品
CN111933635B (zh) 电源模组封装结构和电源模组封装方法
CN210926014U (zh) 一种半导体芯片的sip封装结构
CN214068695U (zh) 一种2.5d封装结构及电子设备
JP2009164168A (ja) コンデンサ用インターポーザ
CN209283623U (zh) 一种连接架板及移动终端
US6692269B2 (en) Circuit module with universal connectivity
CN102437133A (zh) 半导体器件
CN209748929U (zh) 多样化装配印刷线路板
CN212113711U (zh) 一种引线框架及to封装结构
CN212084994U (zh) 一种并联封装的器件组
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN115050716A (zh) 一种高频高功率密度模块电源及其制作方法
CN112802762A (zh) 一种2.5d封装结构及制作方法、电子设备
JP2001177159A (ja) 半導体装置
CN113257688A (zh) 一种芯片封装方法和芯片封装结构
KR100713898B1 (ko) 적층 패키지
CN220984516U (zh) 一种功率器件封装结构
JP2005158360A (ja) 三次元基板間接続部品および三次元基板間接続構造
CN212182318U (zh) 大功率桥堆整流器
CN215815865U (zh) 一种半导体模块及封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant