CN111933635B - 电源模组封装结构和电源模组封装方法 - Google Patents
电源模组封装结构和电源模组封装方法 Download PDFInfo
- Publication number
- CN111933635B CN111933635B CN202011012105.0A CN202011012105A CN111933635B CN 111933635 B CN111933635 B CN 111933635B CN 202011012105 A CN202011012105 A CN 202011012105A CN 111933635 B CN111933635 B CN 111933635B
- Authority
- CN
- China
- Prior art keywords
- substrate
- terminal
- conductive
- conductive hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种电源模组封装结构和电源模组封装方法,涉及半导体封装技术领域,该电源模组封装结构,通过在封装基板上设置基板导电孔,并在塑封体上设置端子导电孔,且端子导电孔贯通至基板导电孔,从而使得端子外露,可通过端子导电孔和基板导电孔实现电性连接功能,可直接将外部导线与塑封体和基板内部的端子电连接,避免了在PCB板上额外设置端子凸块结构,成本低且占用空间小,有利于电子产品的微型化。同时可通过端子导电孔和基板导电孔将基板上产生的热量传递至外部,提升了产品的散热效果。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种电源模组封装结构和电源模组封装方法。
背景技术
随着半导体行业的快速发展,电子产品微型化越来越薄以满足用户的需求以及产品性能与功率越来越好,因此,在半导体系统封装中,电源模组封装内部集成了控制芯片、功率管、元器件等分立器件。现有结构电源模组安装在PCB板(印刷电路板)上,并利用PCB板上额外设置的端子凸块结构,再通过布线实现模组电连接功能,不仅成本高,还要占据不小的空间,不利于电子产品微型化,也不利于电子产品的内部散热。
发明内容
本发明的目的在于提供一种电源模组封装结构和电源模组封装方法,其避免了额外设置端子凸块结构,成本低且占用空间小,有利于电子产品的微型化,同时散热效果好。
本发明的实施例是这样实现的:
第一方面,本发明实施例提供一种电源模组封装结构,包括:
封装基板;
贴装在所述封装基板上的电源芯片,且所述电源芯片与所述封装基板电性连接;
以及,设置在所述封装基板上并包覆在所述芯片外的塑封体;
其中,所述封装基板上设置有基板导电孔,所述基板导电孔内设置有与所述封装基板电性连接的端子,所述塑封体上设置有贯通至所述基板导电孔的端子导电孔,以使所述端子外露。
在可选的实施方式中,所述基板导电孔的孔壁上设置有第一导电层,所述第一导电层与所述端子电性连接。
在可选的实施方式中,所述端子导电孔的孔壁上设置有第二导电层,所述第二导电层与所述第一导电层电性连接。
在可选的实施方式中,所述基板导电孔的孔壁上电镀有导电金属,并形成所述第一导电层;所述端子导电孔的孔壁上电镀有导电金属,并形成所述第二导电层。
在可选的实施方式中,所述电源模组封装结构还包括导电棒,所述导电棒插入所述端子导电孔并延伸至所述基板导电孔,且所述导电棒的底部与所述端子电性连接,所述导电棒的顶部伸出所述端子导电孔。
在可选的实施方式中,所述基板导电孔的轴心线与所述端子导电孔的轴心线重合,且所述基板导电孔的孔径与所述端子导电孔的孔径相同。
在可选的实施方式中,所述电源模组封装结构还包括电感模块,所述封装基板上设置有电感贴装槽,所述电感模块贴装在所述电感贴装槽内,并包覆在所述塑封体内。
在可选的实施方式中,所述电源模组封装结构还包括元器件,所述元器件贴装在所述封装基板上,并包覆在所述塑封体内。
第二方面,本发明实施例提供一种电源模组封装方法,用于制备如前述实施方式任一项所述的电源模组封装结构,包括以下步骤:
在封装基板上形成基板导电孔;
在所述封装基板上贴装电源芯片;
在所述封装基板上形成包覆在所述电源芯片外的塑封体;
在所述塑封体上形成端子导电孔;
其中,所述基板导电孔内设置有与所述封装基板电性连接的端子,所述端子导电孔贯穿至所述基板导电孔,以使所述端子外露。
在可选的实施方式中,在所述塑封体上开槽形成端子导电孔的步骤之后,还包括:
在所述基板导电孔上电镀导电金属,以形成第一导电层;
在所述端子导电孔上电镀导电金属,以形成第二导电层。
本发明实施例的有益效果是:
本发明实施例提供的电源模组封装结构,通过在封装基板上设置基板导电孔,并在塑封体上设置端子导电孔,且端子导电孔贯通至基板导电孔,从而使得端子外露,可通过端子导电孔和基板导电孔实现电性连接功能,可直接将外部导线与塑封体和基板内部的端子电连接,避免了在PCB板上额外设置端子凸块结构,成本低且占用空间小,有利于电子产品的微型化。同时可通过端子导电孔和基板导电孔将基板上产生的热量传递至外部,提升了产品的散热效果。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的电源模组封装结构的整体示意图;
图2为本发明第一实施例提供的电源模组封装结构的局部示意图;
图3为本发明第二实施例提供的电源模组封装结构的整体示意图;
图4为本发明第三实施例提供的电源模组封装方法的步骤框图;
图5至图7为发明第三实施例提供的电源模组封装方法的工艺流程图。
图标:100-电源模组封装结构;110-封装基板;130-电源芯片;131-电感模块;133-元器件;150-塑封体;170-基板导电孔;171-第一导电层;180-导电棒;190-端子导电孔;191-第二导电层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“贴装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
正如背景技术中所公开的,在半导体封装技术领域,电子产品上的电源模组封装内部集成了控制芯片、功率管、元器件(电阻/电容),电感等分立器件,PCB板上端子在受到雷击和电源启停等因素时,会在线路中产生瞬间干扰,这干扰会对PCB设备进行损坏。所以产品在接入电网前需要添加电源模组实现交流变直流并且带有整流稳压结构的电子元器,实现对其他电子元器件的保护,现有结构电源模组安装在PCB板上,利用PCB板上的端子实现模组功能,不仅成本高,还要占据不小的空间,不利于电子产品微型化。
具体地,现有的电源模组封装结构,将电源模块和接线端子凸块分开设置在PCB板上,并通过板上布线的方式实现接线端子与电源模块之间的连接,其中接线端子凸块通常是通过锡焊成型的方式在PCB板上形成凸起结构,在接线时再将模块的接线焊接在该凸起结构上。由于接线端子凸块的体积较大,故一般是将接线端子凸块与电源模组分开设置,这样无疑增加了整体的占用空间,使得整个产品占用空间过大。此外,现有的电源模块,为整体式封装结构,其通常是通过整个板上的塑封体包覆多个模块,导致板上热量容易集中,造成散热困难。
针对上述问题,本发明提供了一种电源模组封装结构,下面结合附图,对本发明的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
第一实施例
请参照图1和图2,本实施例提供一种电源模组封装结构100,其整体占用空间小,同时散热效果好。
本实施例提供的电源模组封装结构100,包括封装基板110、电源芯片130和塑封体150,电源芯片130贴装在封装基板110上,且电源芯片130与封装基板110电性连接,塑封体150设置在封装基板110上并包覆在芯片外,其中,封装基板110上设置有基板导电孔170,基板导电孔170内设置有与封装基板110电性连接的端子,塑封体150上设置有贯通至基板导电孔170的端子导电孔190,以使端子外露。
在本实施例中,封装基板110为常规的PCB板结构,电源芯片130贴装在封装基板110上,具体地,电源芯片130正装在封装基板110上,并通过打线连接的方式与封装基板110实现电性连接,在本发明其他较佳的实施例中,电源芯片130也可以倒装在封装基板110上,并通过凸点焊球焊接在封装基板110上,其同样能够实现与封装基板110之间的电性连接。
需要说明的是,本实施例中所提及的使端子外露,指的是端子与外部空间之间没有阻碍物,从塑封体150的上侧表面空间能够直接通过导线与端子电性接触,即端子暴露在外部空气之中。
通过在封装基板110上设置基板导电孔170,并在塑封体150上设置端子导电孔190,且端子导电孔190贯通至基板导电孔170,从而使得端子外露,可通过端子导电孔190和基板导电孔170实现电性连接功能,可直接将外部导线与塑封体150和基板内部的端子电连接,避免了在PCB板上额外设置端子凸块结构,成本低且占用空间小,有利于电子产品的微型化。同时可通过端子导电孔190和基板导电孔170将基板上产生的热量传递至外部,提升了产品的散热效果。
在本实施例中,封装基板110的两端均开设有基板导电孔170,电源芯片130的贴装区域位于两端的基板导电孔170之间,基板导电孔170向下延伸至封装基板110的铜层,并在基板导电孔170内填充导电材料,使得导电材料与铜层电性连接,并形成端子。
需要说明的是,本实施例中端子所在位置通过基板导电孔170和端子导电孔190与外部连通,即外接线可通过端子导电孔190和基板导电孔170与端子连接,从而实现与封装基板110的电连接。
还需要说明的是,本实施例中位于封装基板110两端的端子分别构成了整个模组的正极接线端和负极接线端,在实际接线时,外部接线可穿过端子导电孔190和基板导电孔170与端子接触,并通过在孔内填充导电焊料,例如填充锡料的方式将接线焊接在孔内,并实现与端子之间的电性连接。
在本实施例中,基板导电孔170的轴心线与端子导电孔190的轴心线重合,且基板导电孔170的孔径与端子导电孔190的孔径相同。具体地,基板导电孔170和端子导电孔190的孔壁边缘相平齐,使得基板导电孔170和端子导电孔190能够形成一完整的盲孔结构,由封装基板110内部向上贯穿至塑封体150的表面。
需要说明的是,本实施例中的端子导电孔190与基板导电孔170均采用激光开槽工艺形成,通过孔状结构,使得基板内部聚集的热量能够通过孔状结构排出,有效散去电源模组上的热量,实现散热功能。
在本实施例中,端子导电孔190与基板导电孔170的孔径都大于接线的线径,方便外接时接线伸入到基板导电孔170内,在其他优选的实施例中,端子导电孔190呈上大下小的喇叭状,即端子导电孔190的孔径由上至下逐渐减小,方便接线插入端子导电孔190,并在插入端子导电孔190后由孔壁导向至基板导电孔170。通过将端子导电孔190扩孔后,能够方便接线的同时也使得散热空间更大,进一步提高了散热效果。
在本实施例中,基板导电孔170的孔壁上设置有第一导电层171,第一导电层171与端子电性连接。端子导电孔190的孔壁上设置有第二导电层191,第二导电层191与第一导电层171电性连接。具体地,通过设置导电层,能够使得导电端点的位置直接上移至塑封体150的表面,即能够实现在塑封体150的表面与封装基板110之间电性连接,接线十分方便。
具体地,基板导电孔170的孔壁上电镀有导电金属,并形成第一导电层171;端子导电孔190的孔壁上电镀有导电金属,并形成第二导电层191。优选地,可以在基板导电孔170和端子导电孔190的孔壁上电镀金、银、铜等形成导电层。通过设置导电层,可使得接线穿入端子导电孔190时直接与孔壁接触即可实现导电,提高了导电的可靠性。
进一步地,电源模组封装结构100还包括电感模块131和元器件133,封装基板110上设置有电感贴装槽,电感模块131贴装在电感贴装槽内,并包覆在塑封体150内。元器件133贴装在封装基板110上,并包覆在塑封体150内。具体地,元器件133和电感模块131均贴装在两个端子导电孔190之间的封装基板110上,元器件133包括电阻、电容等结构模块,电感模块131与封装基板110之间电性连接,元器件133与封装基板110之间电性连接,并通过塑封体150将电感模块131、元器件133和电源芯片130包覆在内,起到保护作用。
在本实施例中,封装基板110上挖有用于电感模块131贴装的电感贴装槽,电感贴装槽的尺寸与电感模块131的尺寸相当,方便对电感模块131进行定位,方便电感模块131后续的打线或焊点操作。
综上所述,本实施例提供的一种电源模组封装结构100,通过在封装基板110上设置基板导电孔170,并在塑封体150上设置端子导电孔190,且端子导电孔190贯通至基板导电孔170,从而使得端子外露,可通过端子导电孔190和基板导电孔170实现电性连接功能,可直接将外部导线与塑封体150和基板内部的端子电连接,避免了在PCB板上额外设置端子凸块结构,成本低且占用空间小,有利于电子产品的微型化。同时可通过端子导电孔190和基板导电孔170将基板上产生的热量传递至外部,提升了产品的散热效果。
第二实施例
参加图3,本实施例提供了一种电源模组封装结构100,其基本结构和原理及产生的技术效果和第一实施例相同,为简要描述,本实施例部分未提及之处,可参考第一实施例中相应内容,不同之处在于增加了导电棒180。
电源模组封装结构100包括封装基板110、电源芯片130和塑封体150,电源芯片130贴装在封装基板110上,且电源芯片130与封装基板110电性连接,塑封体150设置在封装基板110上并包覆在芯片外,其中,封装基板110上设置有基板导电孔170,基板导电孔170内设置有与封装基板110电性连接的端子,塑封体150上设置有贯通至基板导电孔170的端子导电孔190,以使端子外露。
在本实施例中,电源模组封装结构100还包括导电棒180,导电棒180插入端子导电孔190并延伸至基板导电孔170,且导电棒180的底部与端子电性连接,导电棒180的顶部伸出端子导电孔190。具体地,导电棒180采用导电金属制成,例如金、银、或者铜,在外接导线时,可直接将接线与导电棒180的顶端焊接在一起,从而实现了与封装基板110的电性连接。
在本发明其他较佳的实施例中,导电棒180的直径与端子导电孔190的孔径相当,使得导电棒180能够过盈插接在端子导电孔190中,也方便更换导电棒180。
本实施例通过采用导电棒180来实现端子与外部导线之间的电性连接,这样就避免了将导线穿入端子导电孔190,使得接线更加方便。
第三实施例
参加图4,本实施例提供了一种电源模组封装方法,用于制备如第一实施例或第二实施例提供的电源模组封装结构100,包括以下步骤:
S1:在封装基板110上形成基板导电孔170。
具体而言,取一常规基板,完成内部RDL线路以及底部引脚后,再利用激光开槽的工艺,在基板的两端形成基板导电孔170,基板导电孔170为半通孔,在半通孔内填充导电材料与RDL线路相连,形成端子。
S2:在封装基板110上贴装电源芯片130。
具体而言,将电源芯片130正装在封装基板110上,并位于两端的基板导电孔170之间,再通过打线连接的方式实现电源芯片130与封装基板110之间的电性连接。在贴装电源芯片130的同时,还需要贴装元器件133和电感模块131,其中元器件133和电感模块131的贴装方式与现有的贴装方式一致。
S3:在封装基板110上形成包覆在电源芯片130外的塑封体150。
具体而言,通过塑封机进行塑封,且塑封体150同时包覆在电源芯片130、元器件133和电感模块131外,利用塑封体150同时保护内部的各个连接器件。并且,塑封体150覆盖在基板导电孔170外。
S4:在塑封体150上形成端子导电孔190。
具体而言,在塑封体150的上表面利用激光开槽技术形成端子导电孔190,且端子导电孔190与基板导电孔170同轴线,即将端子导电孔190向下贯穿至基板导电孔170,从而使得端子外露,从而使得塑封体150的上表面空间与封装基板110内部连通,方便封装基板110内部热量传递至外部。
在本实施例中,在塑封体150上开槽形成端子导电孔190的步骤之后,还包括以下操作步骤:在基板导电孔170上电镀导电金属,以形成第一导电层171;在端子导电孔190上电镀导电金属,以形成第二导电层191。其中第一导电层171与端子电性连接,第二导电层191与第一导电层171电性连接,从而使得接线直接接触到端子导电孔190的孔壁即能够实现与端子之间的电性连接,提高了导电的可靠性。
需要说明的是,本实施例中基板导电孔170和端子导电孔190也可以采用其他工艺形成,例如钻孔或者图案刻蚀等,在此不做具体限定。
本发明提供的电源模组封装方法,如图5至图7所示,在实际操作时,包括基板制作-贴装电感-贴装芯片/打线、元器件133-塑封-激光开槽-印字-切割-打包等步骤,具体如下:
步骤1:参见图5,取一基板,在完成内部RDL线路以及底部引脚后,在其两端通过激光开槽工艺形成基板导电孔170,其中基板导电孔170为半通孔,在半通孔内填充导电材料与RDL线路相连,形成端子。
步骤2:参见图6,在基板上完成电感模块131、电源芯片130以及元器件133的贴装,底部打胶烘烤固化后完成打线工艺。
步骤3:参见图7,利用塑封机进行塑封,形成包覆在电感模块131、电源芯片130以及元器件133外的塑封体150,利用塑封体150保护电感模块131、电源芯片130以及元器件133。
步骤4:请继续参见图1,利用激光开槽技术,由塑封体150的上表面向下开孔,形成贯通至基板导电孔170的端子导电孔190,并通过电镀工艺在基板导电孔170和端子导电孔190的孔壁上电镀导电金属,形成导电层。成为可插入棒状连接方式,或者导电线通过锡焊接的电性连接方式。
步骤5:利用激光将所需要的字符刻在塑封体150的上侧表面。
步骤6:利用切割刀,将塑封好的产品,切成单颗。
步骤7:将切割好的单颗产品放入托盘中,打包出库。
本发明实施例提供的电感模组封装方法,通过塑封体150上形成端子导电孔190与基板导电孔170贯通,实现塑封体150内部形成孔状结构实现电性连接,从而避免使用PCB板上端子凸块外接,以达到减小电源模组尺寸,其利用激光开槽方式形成,其可以有效散去电源模组上的热量,实现散热功能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种电源模组封装结构,其特征在于,包括:
封装基板;
贴装在所述封装基板上的电源芯片,且所述电源芯片与所述封装基板电性连接;
以及,设置在所述封装基板上并包覆在所述芯片外的塑封体;
其中,所述封装基板上设置有基板导电孔,所述基板导电孔内设置有与所述封装基板电性连接的端子,所述塑封体上设置有贯通至所述基板导电孔的端子导电孔,以使所述端子外露,所述端子通过所述端子导电孔与外部空间连通,使得外部导线通过所述端子导电孔和基板导电孔与所述端子电性接触。
2.根据权利要求1所述的电源模组封装结构,其特征在于,所述基板导电孔的孔壁上设置有第一导电层,所述第一导电层与所述端子电性连接;所述端子导电孔的孔壁上设置有第二导电层,所述第二导电层与所述第一导电层电性连接,且所述外部导线与所述第二导电层电连接。
3.根据权利要求2所述的电源模组封装结构,其特征在于,所述基板导电孔的孔壁上电镀有导电金属,并形成所述第一导电层;所述端子导电孔的孔壁上电镀有导电金属,并形成所述第二导电层。
4.根据权利要求1所述的电源模组封装结构,其特征在于,所述基板导电孔的轴心线与所述端子导电孔的轴心线重合,且所述基板导电孔的孔径与所述端子导电孔的孔径相同。
5.根据权利要求1所述的电源模组封装结构,其特征在于,所述电源模组封装结构还包括电感模块,所述封装基板上设置有电感贴装槽,所述电感模块贴装在所述电感贴装槽内,并被包覆在所述塑封体内。
6.根据权利要求1所述的电源模组封装结构,其特征在于,所述电源模组封装结构还包括元器件,所述元器件贴装在所述封装基板上,并被包覆在所述塑封体内。
7.一种电源模组封装方法,用于制备如权利要求1-6任一项所述的电源模组封装结构,其特征在于,包括以下步骤:
在封装基板上形成基板导电孔;
在所述封装基板上贴装电源芯片;
在所述封装基板上形成包覆在所述电源芯片外的塑封体;
在所述塑封体上形成端子导电孔;
其中,所述基板导电孔内设置有与所述封装基板电性连接的端子,所述端子导电孔贯穿至所述基板导电孔,以使所述端子外露,所述端子通过所述端子导电孔与外部空间连通,使得外部导线通过所述端子导电孔和基板导电孔与所述端子电性接触。
8.根据权利要求7所述的电源模组封装方法,其特征在于,在所述塑封体上开槽形成端子导电孔的步骤之后,还包括:
在所述基板导电孔上电镀导电金属,以形成第一导电层;
在所述端子导电孔上电镀导电金属,以形成第二导电层;
其中,所述外部导线与所述第二导电层电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011012105.0A CN111933635B (zh) | 2020-09-24 | 2020-09-24 | 电源模组封装结构和电源模组封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011012105.0A CN111933635B (zh) | 2020-09-24 | 2020-09-24 | 电源模组封装结构和电源模组封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111933635A CN111933635A (zh) | 2020-11-13 |
CN111933635B true CN111933635B (zh) | 2021-01-26 |
Family
ID=73334092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011012105.0A Active CN111933635B (zh) | 2020-09-24 | 2020-09-24 | 电源模组封装结构和电源模组封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111933635B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113876312B (zh) * | 2021-09-16 | 2024-01-16 | 青岛歌尔智能传感器有限公司 | 一种体征检测模组和体征检测模组的制造方法 |
CN116137230A (zh) * | 2023-04-04 | 2023-05-19 | 南京睿芯峰电子科技有限公司 | 内埋式电源芯片封装件及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4900910B2 (ja) * | 2006-03-17 | 2012-03-21 | 日本特殊陶業株式会社 | 充填材及びそれを用いた基板 |
CN105590904A (zh) * | 2015-11-05 | 2016-05-18 | 华天科技(西安)有限公司 | 一种指纹识别多芯片封装结构及其制备方法 |
CN107180801A (zh) * | 2016-03-11 | 2017-09-19 | 联芯科技有限公司 | 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备 |
-
2020
- 2020-09-24 CN CN202011012105.0A patent/CN111933635B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111933635A (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110909B1 (en) | Semiconductor package including top-surface terminals for mounting another semiconductor package | |
US6236561B1 (en) | Chip type solid electrolytic capacitor and its manufacturing method | |
CN111933635B (zh) | 电源模组封装结构和电源模组封装方法 | |
CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
US10707156B2 (en) | Electronic device | |
CN109994438B (zh) | 芯片封装结构及其封装方法 | |
US11089671B2 (en) | Integrated circuit / printed circuit board assembly and method of manufacture | |
US20160021737A1 (en) | Electric device module and method of manufacturing the same | |
CN205692826U (zh) | 芯片封装用垂直过渡连接器、基板结构 | |
CN105742274B (zh) | 芯片封装用垂直过渡连接器、基板结构及制作方法 | |
CN112242450B (zh) | 二极管器件及其制造方法 | |
US7268408B2 (en) | Wiring board, method for manufacturing wiring board and electronic component using wiring board | |
CN108878391A (zh) | 智能功率模块结构及其制造方法 | |
JP4462831B2 (ja) | コンデンサ装置の製造方法 | |
CN112992776A (zh) | 封装方法、封装结构及封装模块 | |
CN214068695U (zh) | 一种2.5d封装结构及电子设备 | |
CN215815865U (zh) | 一种半导体模块及封装结构 | |
CN205984937U (zh) | 一种容纳增大芯片的二极管 | |
CN218039190U (zh) | 一种双面封装产品 | |
WO2022042584A1 (zh) | 一种封装模块以及电子设备 | |
CN214477428U (zh) | 一种无引线框架的嵌入式ipm封装结构 | |
CN217691155U (zh) | 针型电气连接的封装结构及电气组件 | |
CN114496808B (zh) | 倒装式塑封的装配方法、屏蔽系统、散热系统及应用 | |
CN217643858U (zh) | 一种降低芯片贴片组合高度的结构 | |
CN210866176U (zh) | 封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |