CN107180801A - 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备 - Google Patents

堆叠装配封装结构及芯片、芯片级封装芯片、电子设备 Download PDF

Info

Publication number
CN107180801A
CN107180801A CN201610140116.4A CN201610140116A CN107180801A CN 107180801 A CN107180801 A CN 107180801A CN 201610140116 A CN201610140116 A CN 201610140116A CN 107180801 A CN107180801 A CN 107180801A
Authority
CN
China
Prior art keywords
chip
plug
encapsulating structure
assembling
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610140116.4A
Other languages
English (en)
Inventor
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leadcore Technology Co Ltd
Datang Semiconductor Design Co Ltd
Original Assignee
Leadcore Technology Co Ltd
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leadcore Technology Co Ltd, Datang Semiconductor Design Co Ltd filed Critical Leadcore Technology Co Ltd
Priority to CN201610140116.4A priority Critical patent/CN107180801A/zh
Publication of CN107180801A publication Critical patent/CN107180801A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体领域，公开了一种堆叠装配封装结构及芯片、芯片级封装芯片、电子设备。本发明中，堆叠装配封装结构包含：第一芯片以及第二芯片；第一芯片的基板底面的接点位置设有导电插件；第二芯片设有用于插入导电插件的插件连接部；第一芯片与第二芯片通过导电插件与插件连接部进行电性连接。通过这种方式，从而可以将第一芯片插设在第二芯片上，以实现两者之间的电性连接，使得芯片在堆叠装配封装时的组装较为方便，且易于维修时的拆装，并且与现有技术相比，去除掉了回流焊的过程，即简化了芯片堆叠装配封装的生产操作步骤。

Description

堆叠装配封装结构及芯片、芯片级封装芯片、电子设备
技术领域
本发明涉及半导体领域，特别涉及芯片的封装技术。
背景技术
现在的芯片封装设计生产中，为了追求更高的芯片性能，更小的基板面积，通常采用堆叠装配POP(package on package)封装技术。
当前，POP封装芯片的封装方式为：将POP封装芯片放置在下方，通过POP封装芯片顶部的锡球或者铜柱与放置于POP封装芯片上方的芯片经过回流焊焊接到一起，从而完成整体芯片的组装封装。然而，在现有技术中，POP封装芯片在与上方的芯片焊接在一起的过程中，通常会由于各自的翘曲形变，造成整体芯片报废的情况。并且，整体芯片在封装完成之后的维修也较为困难，需要通过再次加热，使连接两个芯片的锡球重新化开后，取下损伤的那个芯片，操作较为繁琐，且在此过程中，也极易造成另一个未损坏的芯片被损伤。
发明内容
本发明的目的在于提供一种堆叠装配封装结构及芯片、芯片级封装芯片、电子设备，简化了芯片堆叠装配封装的生产操作步骤，并使得芯片在堆叠装配封装时的组装较为方便，且易于维修时的拆装。
为解决上述技术问题，本发明的实施方式提供了一种堆叠装配封装结构，包含：第一芯片以及第二芯片；第一芯片的基板底面的接点位置设有导电插件；第二芯片设有用于插入导电插件的插件连接部；第一芯片与第二芯片通过导电插件与插件连接部进行电性连接。
本发明的实施方式还提供了一种电子设备，包含：电路板以及上述的堆叠装配封装结构；堆叠装配封装结构与电路板电性接触。
本发明的实施方式还提供了一种芯片级封装芯片，包含：芯片本体；芯片本体的基板底面的接点位置设有导电插件。
本发明的实施方式还提供了一种堆叠装配POP封装芯片，包含：芯片本体；芯片本体设有用于插入导电插件的插件连接部；芯片本体的基板底面的接点位置设有导电插件。
本发明实施方式相对于现有技术而言，堆叠装配封装结构包含：第一芯片以及第二芯片；第一芯片的基板底面的接点位置设有导电插件；第二芯片设有用于插入导电插件的插件连接部；第一芯片与第二芯片通过导电插件与插件连接部进行电性连接。通过这种方式，从而可以将第一芯片插设在第二芯片上，以实现两者之间的电性连接，使得芯片在堆叠装配封装时的组装较为方便，且易于维修时的拆装，并且与现有技术相比，去除掉了回流焊的过程，即简化了芯片堆叠装配封装的生产操作步骤。
另外，导电插件为插针，插件连接部为插孔。即，堆叠装配封装结构为可插拔式的封装结构，组装维修较为方便。
另外，导电插件焊接于第一芯片的基板底面，操作较为简单便捷，且可行性较高。
另外，第二芯片的基板底面的接点位置设有导电插件。这样，在将堆叠装配封装结构安装到电子设备中的电路板上时，可以通过第二芯片上的导电插件直接将第二芯片插入电路板中，以实现电性连接，从而使得堆叠装配封装结构的安装操作更加的简单便捷。
另外，插件连接部设于第二芯片的模具树脂，操作较为简单便捷，且可行性较高。
另外，导电插件对称设置于第一芯片中位于裸芯片两侧的基板底面的接点位置，以使得第一芯片与第二芯片的连接较为稳固。
附图说明
图1是根据本发明第一实施方式中的一种堆叠装配封装结构的结构示意图；
图2是根据本发明第一实施方式中的第一芯片的结构示意图；
图3是根据本发明第一实施方式中的第二芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种堆叠装配封装结构，如图1所示。堆叠装配封装结构包含：第一芯片以及第二芯片(第一芯片的具体结构参照图2所示，第二芯片的具体结构参照图3所示)。本实施方式中的第一芯片选择为芯片级封装的存储芯片，第二芯片为堆叠装配POP封装的应用处理器AP和基带处理器BB二合一的集成单芯片，以便于进行叙述，然在此并不以此为限。
参照图1所示，堆叠装配封装结构为：第一芯片的基板11底面的接点位置设有导电插件12，第二芯片设有用于插入导电插件12的插件连接部24，第一芯片与第二芯片通过导电插件12与插件连接部24进行电性连接，第二芯片的基板21底面的接点位置设有导电插件22。
其中，导电插件12焊接于第一芯片的基板11底面，以使得导电插件12与第一芯片连接牢靠，且操作较为简单方便。
本实施方式中，导电插件12为插针，插件连接部24为插孔，插孔直接设置在第二芯片的模具树脂23中，即，堆叠装配封装结构为可插拔式的封装结构，从而便于工作人员的组装与维修。其中，插孔的设置方式可以是：直接在第二芯片的模具树脂23中对应于电性连接部的位置设有开口，并露出电性连接部，从而使得第一芯片能够通过导电插件12插入插孔的方式，实现与第二芯片的电性连接。当然，在实际操作时，为进一步的保证第一芯片与第二芯片接触良好，可以在开口的内壁刷有一层导电体，如电镀Cu等导体材料；或者，插件连接部24可以为中空的金属管(直径小于0.25mm)，工作人员可以将金属管直接焊接在芯片基板上，也可以将金属管固定在第二芯片的模具树脂23中，从而使得第一芯片的导电插件12直接插入金属管中时，即可实现第一芯片与第二芯片两者之间的电性接触。
值得一提的是，本实施方式中，导电插件12对称设置于第一芯片中位于裸芯片13两侧的基板11底面的接点位置，以使得第一芯片与第二芯片的连接较为稳固。
不难看出，本实施方式中，可以将第一芯片插设在第二芯片上，以实现两者之间的电性连接，使得芯片在堆叠装配封装时的组装较为方便，且易于维修时的拆装，并且与现有技术相比，去除掉了回流焊的过程，即简化了芯片堆叠装配封装的生产操作步骤。
本发明的第二实施方式涉及一种电子设备，包含：电路板以及第一实施方式中所描述的堆叠装配封装结构，堆叠装配封装结构与电路板电性接触。
本实施方式中的电子设备以手机等智能移动终端为例进行说明，第一芯片为芯片级封装的存储芯片；第二芯片为堆叠装配POP封装的应用处理器AP和基带处理器BB二合一的集成单芯片。这样，在表面贴装技术SMT(Surface Mount Technology)贴片组装的过程中，先将上述的集成单芯片插入到电子设备的电路板中，并与电路板电性连接，然后将上述的存储芯片插入到集成单芯片上，以实现整个电路的连通。
不难看出，上述的装配方法操作较为简单方便，并且，在设备维修时，可以直接将存储芯片取下，或者取下集成单芯片，不需要加热处理，尽可能的减小了维修时对芯片造成损伤的可能。
本发明的第三实施方式涉及一种芯片级封装芯片，包含：芯片本体。芯片本体的基板底面的接点位置设有导电插件。
不难看出，本实施方式中的芯片级封装芯片即为第一实施方式中的第一芯片。本实施方式中的芯片级封装芯片可以是芯片级封装的存储芯片。
本发明的第四实施方式涉及一种堆叠装配POP封装芯片，包含：芯片本体。芯片本体设有用于插入导电插件的插件连接部，芯片本体的基板底面的接点位置设有导电插件。
不难看出，本实施方式中的堆叠装配POP封装芯片即为第一实施方式中的第二芯片。本实施方式中的堆叠装配POP封装芯片可以是堆叠装配POP封装的应用处理器AP和基带处理器BB二合一的集成单芯片。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种堆叠装配封装结构，其特征在于，包含：第一芯片以及第二芯片；
所述第一芯片的基板底面的接点位置设有导电插件；
所述第二芯片设有用于插入所述导电插件的插件连接部；
所述第一芯片与所述第二芯片通过所述导电插件与所述插件连接部进行电性连接。
2.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件为插针，所述插件连接部为插孔。
3.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件焊接于所述第一芯片的基板底面。
4.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述第二芯片的基板底面的接点位置设有导电插件。
5.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述第一芯片为芯片级封装的存储芯片；所述第二芯片为堆叠装配POP封装的应用处理器AP和基带处理器BB二合一的集成单芯片。
6.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述插件连接部设于所述第二芯片的模具树脂。
7.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件对称设置于所述第一芯片中位于裸芯片两侧的所述基板底面的接点位置。
8.一种电子设备，其特征在于，包含：电路板以及如权利要求1至7中任一项所述的堆叠装配封装结构；
所述堆叠装配封装结构与所述电路板电性接触。
9.一种芯片级封装芯片，其特征在于，包含：芯片本体；
所述芯片本体的基板底面的接点位置设有导电插件。
10.一种堆叠装配POP封装芯片，其特征在于，包含：芯片本体；
所述芯片本体设有用于插入导电插件的插件连接部；
所述芯片本体的基板底面的接点位置设有导电插件。
CN201610140116.4A 2016-03-11 2016-03-11 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备 Pending CN107180801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610140116.4A CN107180801A (zh) 2016-03-11 2016-03-11 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610140116.4A CN107180801A (zh) 2016-03-11 2016-03-11 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备

Publications (1)

Publication Number Publication Date
CN107180801A true CN107180801A (zh) 2017-09-19

Family

ID=59830331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610140116.4A Pending CN107180801A (zh) 2016-03-11 2016-03-11 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备

Country Status (1)

Country Link
CN (1) CN107180801A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933635A (zh) * 2020-09-24 2020-11-13 甬矽电子(宁波)股份有限公司 电源模组封装结构和电源模组封装方法
CN112996370A (zh) * 2021-04-25 2021-06-18 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772103B1 (ko) * 2005-11-04 2007-11-01 주식회사 하이닉스반도체 적층형 패키지 및 그 제조 방법
KR101238213B1 (ko) * 2011-01-31 2013-03-04 하나 마이크론(주) 적층형 반도체 패키지 및 이의 제조 방법
CN105097745A (zh) * 2014-05-09 2015-11-25 联发科技股份有限公司 堆叠封装结构和形成堆叠封装结构的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772103B1 (ko) * 2005-11-04 2007-11-01 주식회사 하이닉스반도체 적층형 패키지 및 그 제조 방법
KR101238213B1 (ko) * 2011-01-31 2013-03-04 하나 마이크론(주) 적층형 반도체 패키지 및 이의 제조 방법
CN105097745A (zh) * 2014-05-09 2015-11-25 联发科技股份有限公司 堆叠封装结构和形成堆叠封装结构的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933635A (zh) * 2020-09-24 2020-11-13 甬矽电子(宁波)股份有限公司 电源模组封装结构和电源模组封装方法
CN112996370A (zh) * 2021-04-25 2021-06-18 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构

Similar Documents

Publication Publication Date Title
US7514297B2 (en) Methods for a multiple die integrated circuit package
US7511371B2 (en) Multiple die integrated circuit package
CN1327521C (zh) 平面混合式二极管整流桥
CN104167395A (zh) 薄轮廓引线半导体封装
CN216288418U (zh) 改进的轴式二极管及应用其的旁路模块和光伏组件接线盒
CN104332419A (zh) 倒装形式的芯片封装方法
CN102612274A (zh) 配线基板及其制造方法
JP2014525689A (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
CN107180801A (zh) 堆叠装配封装结构及芯片、芯片级封装芯片、电子设备
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN107039369A (zh) 封装、包括该封装的封装堆叠结构及其制造方法
CN112216666B (zh) 元器件电性连接方法及芯片封装
CN103501157A (zh) 一种光伏组件的接线盒
KR102378294B1 (ko) 보호회로 모듈 및 그 제조방법
CN202042476U (zh) 器件封装结构
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN205609513U (zh) 一种堆叠式封装结构
CN203733774U (zh) 半导体叠层封装结构
CN105161451A (zh) 半导体叠层封装方法
CN102201379B (zh) 器件封装结构及其封装方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
CN204966737U (zh) 一种印制电路板之间的连接装置
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN102637611A (zh) 一种aap功率模块的制造方法
TWI364044B (en) Electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170919

RJ01 Rejection of invention patent application after publication