CN102612274A - 配线基板及其制造方法 - Google Patents

配线基板及其制造方法 Download PDF

Info

Publication number
CN102612274A
CN102612274A CN2012100207262A CN201210020726A CN102612274A CN 102612274 A CN102612274 A CN 102612274A CN 2012100207262 A CN2012100207262 A CN 2012100207262A CN 201210020726 A CN201210020726 A CN 201210020726A CN 102612274 A CN102612274 A CN 102612274A
Authority
CN
China
Prior art keywords
scolder
terminal
base portion
terminal pad
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100207262A
Other languages
English (en)
Inventor
井上真宏
齐木一
杉本笃彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102612274A publication Critical patent/CN102612274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C11/00—Alloys based on lead
    • C22C11/06—Alloys based on lead with tin as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

配线基板及其制造方法。提供借助于树脂增强了的配线基板及其制造方法。配线基板的实施方式允许将诸如插座等连接构件可靠地安装到端子构件。例如，将端子引脚的基部置于引脚网格阵列(PGA)用端子焊盘，将包括焊料和由树脂制成的电绝缘材料的接合材料膏置于各PGA用端子焊盘。然后，加热接合材料膏，以使焊料熔化并且使电绝缘材料软化。随后，冷却接合材料膏，以使焊料固化、使各基部接合到相应的PGA用端子焊盘并且在接合到各基部的各焊料接合部的露出面上形成电绝缘表面层。

Description

配线基板及其制造方法
相关申请的交叉引用
本发明要求2011年1月21日提交的日本专利申请No.2011-011294和2011年12月7日提交的日本专利申请No.2011-268119的优先权，所述日本专利申请的全部公开内容通过引用包含于此。
技术领域
本发明涉及包括如引脚构件(pin member)等端子构件(terminal member)的配线基板及其制造方法，所述端子构件被置于通过以一个位于另一个之上的方式层叠导体层和树脂绝缘层而制成的诸如无芯基板等多层基板的端子焊盘(terminalpad)。
背景技术
迄今为止，已经可以得到以如下方式构造的半导体封装：引脚构件(端子引脚(terminal pin))作为能够起到连接端子功能的端子构件被安装到配线基板。在该半导体封装中，半导体芯片(例如，IC芯片)被安装在配线基板的与安装有端子引脚的一侧相反的一侧。端子引脚可以被插入到安装基板的插座(socket)中并且被连接到该插座。
例如，已知的这种类型的端子引脚是从圆盘状的基部突出的棒状引脚。端子引脚通常用焊料(solder)等接合到配线基板的相应端子焊盘(例如，PGA用端子焊盘)。然而，近年来已经提出了用树脂和焊料来接合端子引脚的技术。
例如，日本特开2010-80457号公报所描述的技术包括：用焊料将端子引脚的基部接合到配线基板的端子焊盘，并且用树脂覆盖配线基板的表面和端子引脚的基部的表面，由此增强连接强度和电绝缘性。
此外，日本特开平9-232373号公报公开了如下的技术：以围绕形成于半导体芯片表面的各焊料凸块(solider bump)的根部的方式形成增强树脂，由此提高焊料接合部的可靠性。
发明内容
然而，根据日本特开2010-80457号公报所描述的技术，借助于焊料来接合端子引脚，并且用树脂覆盖配线基板的表面和端子引脚的基部的表面(各端子引脚的引脚部分从其上突出的那侧)。由此，复杂的制造过程需要时间和工作量。
此外，在根据现有技术的制造方法制成的配线基板中，用树脂覆盖端子引脚的基部的表面侧。端子引脚的表面侧具有不规则的隆起(swell)。为此，在将端子引脚装配到插座时，可能在将插座可靠地装配到端子引脚方面遇到困难。
即使是日本特开平9-232373号公报所描述的技术，也包括形成焊料凸块并且随后在各焊料凸块周围形成树脂。因此，可能存在制造过程复杂并且涉及大量时间和工作量的问题。
鉴于现有技术的上述问题构思出本发明，本发明旨在提供一种在用树脂来增强焊料凸块时能够简化制造过程以及使连接构件能够可靠地接合、特别是当诸如插座等连接构件装配到端子构件时使连接构件能够可靠地接合的配线基板。本发明还提供该配线基板的制造方法。
(1)作为第一实施方式，本发明提供一种配线基板的制造方法，所述制造方法包括：
将引脚构件的基部的底面置于端子焊盘；
将包括焊料和由树脂制成的电绝缘材料的接合材料置于所述端子焊盘的附近；
加热所述接合材料，以使所述焊料熔化并且使所述电绝缘材料软化；以及
在加热之后冷却所述接合材料，以使所述焊料固化、使所述基部接合到所述端子焊盘并且在接合到所述基部的所述焊料的露出面上形成由所述电绝缘材料制成的电绝缘表面层；
其中，所述端子焊盘位于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板上，
所述引脚构件包括所述基部和立设于所述基部的表面的引脚。
在本实施方式中，将引脚构件(端子构件)的基部置于相应的端子焊盘，并且将包括焊料和由树脂制成的电绝缘材料的接合材料置于端子焊盘附近。加热接合材料，以使焊料熔化并且使电绝缘材料软化。随后，冷却接合材料，由此使焊料固化并且使基部接合至相应的端子焊盘。此外，在接合到基部的焊料的露出面上形成由电绝缘材料制成的电绝缘表面层。
具体地，在本实施方式中，将例如膏状的接合材料置于端子焊盘附近，然后加热。由此使接合材料中的焊料熔化，如此熔化了的焊料能够将端子焊盘接合到相应的引脚构件的基部。此外，使接合材料中的电绝缘材料软化，以允许电绝缘材料覆盖焊料的表面。因此，在本实施方式中，当与现有技术的制造方法相比时，产生了显著地简化制造过程的优异且意想不到的优点。
在本实施方式中，通过调节所使用的接合材料的量，可以容易地调节各引脚构件的基部被焊料覆盖的程度，因此，可以容易地调节电绝缘材料对基部的覆盖范围。因此，进行调节以便使电绝缘材料不覆盖基部的表面(即，基部的与配线基板相反的一侧的表面)。在根据本实施方式制成的配线基板中，各基部的表面保持露出到外部，使得如插座等连接构件能够被可靠地安装。
在通过该实施方式的制造方法制成的配线基板中，固化了的焊料的表面被电绝缘材料覆盖。因此，端子焊盘和引脚构件被牢固地接合在一起，产生了引脚构件不易因为外部应力而损坏的优异且意想不到的优点。同时，还产生了电绝缘性高和能够有效地防止焊料的氧化的优点。
此外，省略了芯基板的无芯基板可以用作多层基板。
各引脚构件具有连接到相应的端子焊盘的基部和立设于基部的引脚。基部可以采用具有底面和侧面的平板形状(例如，圆盘形状)以及如球状底面等向外凸的曲面形状。
铜、铜合金、镍、镍合金、锡、锡合金等可以用作形成导体层和端子焊盘的材料。导体层和端子焊盘可以借助于如差减技术(subtractive technique)、半添加技术、全添加技术等任何已知的技术而形成。例如，铜蚀刻技术、化学铜镀技术或电解铜镀适用于形成导体层和端子焊盘。此外，导体层和端子焊盘也可以通过借助于溅射技术、CVD技术等形成薄膜并且通过蚀刻该如此形成的薄膜而形成。可替换地，导体层和端子焊盘也可以通过印刷导电膏等而形成。
可以根据需要考虑到绝缘特性、耐热性、耐湿性等来选择树脂绝缘层。用于形成树脂绝缘层的高分子材料的优选示例包括：诸如环氧树脂、酚醛树脂、聚氨酯树脂、硅树脂和聚酰亚胺树脂等热固性树脂；或者诸如聚碳酸酯树酯、丙烯酸树脂、聚缩醛树脂、聚丙烯树脂等热塑性树脂。另外，也可以采用：由上述任一树脂和纤维材料构成的复合材料，其中纤维材料包括如玻璃纤维(例如，玻璃纺布和玻璃无纺布)等无机纤维和如聚酰胺纤维等有机纤维；通过使如连续多孔质PTFE等三维网状氟基树脂基材含浸(impregnate)如环氧树脂等热固性树脂而制成的树脂-树脂复合材料；等等。
包括在接合材料中的焊料可以是例如90Pb-10Sn、95Pb-5Sn、40Pb-60Sn等铅锡基焊料、锡铋基焊料、锡锑基焊料、锡银基焊料、锡银铜基焊料、金锗基焊料、金锡基焊料等。
热固性树脂可以用作包括在接合材料中的电绝缘材料。环氧树脂可以优选地用作热固性树脂。可以采用的环氧树脂的类型包括双酚A型、双酚F型、多官能型、脂环型、联苯型等。除了环氧树脂之外，丙烯酸树脂、氧杂环丁烷树脂(oxetaneresin)、聚酰亚胺树脂、异氰酸酯树脂等也可以用作热固性树脂。
(2)作为第二实施方式，本发明提供了，所述接合材料是膏，其中，所述接合材料在冷却步骤之后包括50重量％至95重量％的所述焊料和5重量％至50重量％的所述电绝缘材料，更优选地，可以包括80重量％至90重量％的所述焊料和10重量％至20重量％的所述电绝缘材料。
借助于该构造，可以形成用电绝缘材料容易地覆盖各焊料凸块的表面的结构。
由焊料(例如，焊料颗粒等)和如热固性树脂等树脂形成的膏状接合材料可以用作接合材料。除了包括树脂和焊料之外，接合材料也可以包括各种其它成分。例如，当使用热固性树脂作为树脂时，可以采用除了热固性树脂和焊料之外还包括用于固化热固性树脂的固化剂、用于从焊料除去氧化膜赋予活性作用的活性剂、用于调节膏的触变性(thixotropy)的触变剂和其它添加剂的接合材料。根据接合材料中的焊料含量、焊料颗粒的大小以及待接合对象的氧化处理的程度而适当地调节添加剂的添加量。
如上所述，环氧树脂可以优选地用作热固性树脂。环氧树脂的类型包括双酚A型、双酚F型、多官能型、脂环型、联苯型等。
关于固化剂，选择与所使用的热固性树脂对应的固化剂。在环氧树脂的情况下，选择咪唑类、酸酐类、胺类、酰肼类、微胶囊型固化剂等。用于一般膏状焊料的诸如无机卤化物、胺和有机酸等活性剂可以用作所述活性剂。在用于电子材料的粘接剂中通常使用的无机微细粉末配制作为触变剂。
另外，如果需要，可以添加硅烷偶联剂、有机溶剂、挠性材料、颜料、催化剂等作为添加剂。为了提高粘着性而配制硅烷偶联剂，为了调节接合材料的粘度而使用有机溶剂。
(3)具体地，作为第三实施方式，本发明提供根据(1)的配线基板的制造方法，其中，所述电绝缘材料由热固性树脂形成，所述热固性树脂的玻璃化转变温度等于或小于所述焊料的熔点。
由此，可以通过加热使热固性树脂在焊料熔化之前软化。结果，使焊料在软化了的热固性树脂中熔化，由此形成焊料凸块。此外，电绝缘表面层可以优选地形成在各焊料凸块的周围。
环氧树脂优选地用作热固性树脂。除了环氧树脂之外，可以采用丙烯酸树脂、氧杂环丁烷树脂、聚酰亚胺树脂、异氰酸酯树脂等。
玻璃化转变温度可以落在80℃～220℃的范围，焊料的熔点可以落在120℃～230℃的范围。
(4)此外，作为第四实施方式，本发明提供一种配线基板制造方法，其用于将一个或更多个端子构件接合到多层基板上的一个或更多个端子焊盘，所述制造方法包括：
将包括焊料和由树脂制成的电绝缘材料的接合材料置于所述一个或更多个端子焊盘中的每一个端子焊盘；
加热所述接合材料，以使所述焊料熔化并且使所述电绝缘材料软化；以及
冷却所述接合材料，以使所述焊料固化、形成由所述焊料构成的端子构件并且在各端子构件的露出面上形成由所述电绝缘材料制成的电绝缘表面层，
其中，所述端子焊盘位于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板上。
在本实施方式中，将包括焊料和由树脂制成的电绝缘材料的接合材料置于相应的端子焊盘。加热接合材料，由此使焊料熔化并且使电绝缘材料软化。随后，冷却接合材料，以使焊料固化，由此形成端子构件并且在各端子构件的露出面上形成由电绝缘材料制成的电绝缘表面层。
具体地，在本实施方式中，例如将膏状的接合材料置于端子焊盘然后将其加热。由此使接合材料中的焊料熔化，并且使接合材料中的电绝缘材料软化。当焊料随后固化时，可以形成端子构件。此外，可以利用电绝缘材料覆盖端子构件的表面。因此，当与现有技术的制造方法相比时，本实施方式可以产生能够简化制造过程的显著优点。
在本实施方式中，通过调节所使用的接合材料的量，可以容易地调节各端子构件的露出面被焊料覆盖的程度，因此，可以容易地调节电绝缘材料对露出面的覆盖范围。因此，以电绝缘材料不覆盖端子构件的表面(诸如端子构件的与配线基板所在侧相反的一侧的表面等)的方式进行调节。本实施方式中制得的配线基板有利于各种导电构件的容易的电连接。
在通过本实施方式的制造方法制得的配线基板中，各固化了的端子构件的表面被电绝缘材料覆盖。因此，端子焊盘和相应的端子构件被牢固地接合在一起，由此产生端子构件不易因为外力而受损的优异且意想不到的优点。同时，用电绝缘材料覆盖各端子构件的一部分显示出电绝缘性高和能够有效地防止氧化的优异且意想不到的优点。
在本实施方式中，也可以采用诸如在第一实施方式中示例性示出的那样的各种多层基板、用于形成导体层和端子焊盘的各种材料和方法、树脂绝缘层的材料、端子构件的焊料的材料以及电绝缘材料。
(5)作为第五实施方式，本发明提供一种配线基板，所述配线基板包括：
端子构件，其被置于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板的端子焊盘上，其中，各端子构件均是包括基部和引脚的引脚构件，所述基部的底面借助于焊料被接合到各端子焊盘，所述引脚立设于所述基部的表面；和
电绝缘表面层，其由电绝缘材料制成并且形成在接合到所述基部的所述焊料的露出面上，其中，所述焊料被接合到各基部的底面，并且所述焊料未被接合到各基部的表面。
在本实施方式的配线基板中，焊料被接合到各引脚构件(端子构件)的基部的底面。然而，焊料未被接合到基部的表面。此外，由电绝缘材料制成的电绝缘表面层形成在焊料的露出面上。
因此，能够将如插座等连接构件可靠地安装到引脚构件。此外，由于焊料的露出面被电绝缘表面层覆盖，所以产生了接合强度高、电绝缘性优异、能够防止焊料氧化的优异且意想不到的优点。
对于焊料与各基部接合的范围的基本要求是各基部的表面应该保持不被焊料或电绝缘表面层覆盖。因此，各基部的侧面能够被接合到焊料和电绝缘表面层。
附图说明
将参照下面的附图详细说明本发明所示出的方面，其中：
图1是示出第一实施方式的电子元件安装用配线基板的沿其厚度方向剖切时的概略构造的截面图；
图2A是示出实施方式的电子元件安装用配线基板的第一主面的俯视图；
图2B是示出实施方式的电子元件安装用配线基板的第二主面的俯视图；
图3是示出实施方式的电子元件安装用配线基板的中央部分沿其厚度方向剖切时的截面图；
图4是示出从垂直于主面的截面观察的具体化的多层基板的放大的纵向截面图；
图5A、图5B、图5C、图5D和图5E是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图；
图6A、图6B和图6C是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图；
图7A和图7B是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图；
图8A、图8B和图8C是示出各构件沿其厚度方向剖切时的具体化的电子元件安装用配线基板的制造方法的步骤的说明图；
图9A、图9B、图9C和图9D是示出电子元件安装用配线基板沿其厚度方向剖切时的当接合具体化的端子引脚时所采用的步骤的说明图；
图10是示出配线基板沿其厚度方向剖切时的具体化的端子引脚被接合到第二实施方式的电子元件安装用配线基板的说明图；
图11A是示出配线基板沿其厚度方向剖切时的第三实施方式的电子元件安装用配线基板的概略构造的截面图，其中，基板的IC芯片侧向上取向；
图11B是示出端子构件沿其厚度方向剖切时的具体化的端子构件附近的概略构造的截面图，其中，端子构件的母基板侧向上取向；以及
图12是示出配线基板沿其厚度方向剖切时的具体化的端子引脚被接合到电子元件安装用配线基板的说明图。
具体实施方式
下面参照附图说明应用了本发明的实施方式。
第一实施方式
以IC芯片等将安装到无芯基板的一个主面的电子元件安装用配线基板(下文中称为“配线基板”)作为示例进行说明。
首先，参照图1至图4说明本实施方式的配线基板(例如，引脚网格阵列)的构造。
如图1所示，本实施方式的配线基板1是用于安装IC芯片3的半导体封装。配线基板1主要具有以不包括芯基板的方式形成的无芯基板5(例如，多层基板)。
多个焊料凸块9形成在多层基板5的如图1的上侧所示的一个主面(第一主面)侧(即，多层基板5的安装IC芯片3的那侧)的、IC芯片3的安装区域7(参见图2A)内。多个片状电容器11(CP)被安装到安装区域7的周围，增强板13(加强板)被接合到安装区域7的周围。
多个端子引脚15立设于多层基板5的如图1的下侧所示的另一主面(第二主面)侧。端子引脚15与本发明的端子构件(引脚构件)对应。
下面详细说明可能的构造。
如图2A所示，大致正方形的安装区域7被设置在多层基板5的第一主面侧的中央。多个芯片安装用端子焊盘17以阵列状形成在安装区域7内，在该多个芯片安装用端子焊盘17上形成有用于将IC芯片3接合到多层基板5的焊料凸块9。图2A省略了焊料凸块9。
多个片状电容器11沿着安装区域7的周围区域的各边被安装到第一主面。此外，加强板13以覆盖第一主面的除了用于IC芯片3的安装区域7和用于安装片状电容器11的矩形安装区域19之外的区域的方式被接合于第一主面侧。
同时，如图2B所示，多个引脚网格阵列(PGA)用端子焊盘21以阵列形式被置于多层基板5的背侧(第二主面侧)。端子引脚15被接合到相应的PGA用端子焊盘21，PGA用端子焊盘21用于安装例如母基板(例如，安装基板)的插座。
如可以从图3所示的配线基板1的中央部分的截面图看到的那样，在多层基板5内形成如导体层23和通路导体(viaconductor)24等层。多层基板5的第一主面侧的焊料凸块9和第二主面侧的端子引脚15借助于导体层23和通路导体24电连接在一起。
如图4中的局部放大的安装用配线基板1所示，多层基板5具有配线层叠部(wire layered block)35，在该配线层叠部35中，主要包括诸如电绝缘材料等相同树脂绝缘材料的多个(例如4个)树脂绝缘层25、27、29、31和由例如铜制成的导体层23以一个位于另一个之上的方式层叠。
树脂绝缘层25、27、29、31由未被赋予光固化性的树脂绝缘材料形成；具体地，树脂绝缘层25、27、29、31由包括热固性环氧树脂的固化体作为主体的积层材料(build-up material)形成。
各树脂绝缘层25、27、29、31均设置有通路孔37和通路导体24。通路导体24具有第一主面侧的直径较大的锥形形状，并且通路导体24与导体层23、芯片安装用端子焊盘17和PGA用端子焊盘21相互电连接。
多个表面开口部41形成在配线层叠部35的第一主面侧的最外层的树脂绝缘层31中。芯片安装用端子焊盘17以比树脂绝缘层31的外侧表面低的方式形成在各表面开口部41内。芯片安装用端子焊盘17具有如下结构：仅主体铜层的上表面用除了铜之外的镀层43(例如，镍-金镀层)覆盖。
如图4所示，表面开口部41被填充，由此在相应的芯片安装用端子焊盘17上形成大致球状的向上突出的焊料凸块9。待接合片状电容器11的电容器用端子焊盘47形成在多层基板5的第一主面侧。电容器用端子焊盘47由作为主体的铜层形成。各电容器用端子焊盘47具有如下结构：作为主体的铜层的上表面和侧面用除了铜之外的镀层49(例如，镍-金镀层)覆盖。
同时，多个背侧开口部51形成在配线层叠部35的作为背侧(第二主面侧)的最外层的树脂绝缘层25中。PGA用端子焊盘21与各背侧开口部51对应地配置。具体地，各PGA用端子焊盘21具有由下段金属导体部53和上段金属导体部55构成的两段结构，其中，下段金属导体部53位于背侧开口部51中，上段金属导体部55覆盖下段金属导体部53及其周围区域。各PGA用端子焊盘21具有如下结构：主体铜层的上表面和侧面用除了铜之外的镀层57(例如，镍-金镀层)覆盖。
特别地，在本实施方式中，由光固化环氧树脂制成的阻焊层(solider resist layer)59被形成为覆盖配线层叠部35的背侧面(第二主面侧)。在图中向下开口的圆形的端子用开口部60以一个端子用开口部60位于相应的P GA用端子焊盘21的中央的方式形成在阻焊层59中。端子引脚15以相对于多层基板5立设的方式接合到各端子用开口部60。
各端子引脚15通过对例如铜制成的金属构件的表面进行镀金而形成。端子引脚15由圆盘状基部63和立设于基部63的中央的圆柱状引脚64构成。基部63具有在由圆盘状平板形成的底部61和由圆盘状平板形成的上部62之间存在重叠的两段结构，其中，上部62的直径小于底部61的直径。引脚64从上部62垂直伸出。
各端子引脚15在各端子用开口部60中借助于由焊料制成的焊料接合部70被接合到相应的PGA用端子焊盘21。更具体地，焊料接合部70以覆盖基部63的底部61的底面(图中的上侧)和侧面的方式被接合到相应的端子引脚15。
此外，如图3的下表面所示的、露出焊料接合部70的表面被由诸如环氧树脂等热固性树脂制成的电绝缘表面层72覆盖。更具体地，电绝缘表面层72以焊料接合部70的表面不会露出到外部、电绝缘表面层72和焊料接合部70的表面之间无间隙的方式覆盖焊料接合部70的表面。然而，基部63的如图4的下侧所示的表面保持不被覆盖。
玻璃化转变温度等于或小于焊料的熔点的材料被用作热固性树脂。采用玻璃化转变温度落在80℃至220℃范围的热固性树脂材料；例如，玻璃化转变温度为95℃的热固性树脂。此外，使用熔点在120℃至230℃范围的焊料；例如熔点为139℃的锡铋基焊料。
现在参照图5A至图8C说明如第一实施方式所述的安装用配线基板1的制造方法。
<多层配线基板的制造过程>
首先制备具有足够强度的诸如环氧玻璃基板等支撑基板，将树脂绝缘层25、27、29、31和导体层23积层在支撑基板65上，由此形成配线层叠部35。
具体地，如图5A所示，由环氧树脂制成的片状绝缘树脂基材被贴附到支撑基板65，由此形成基部树脂绝缘层67。由此，制备基材69。
如图5B所示，多层金属片体71放置在基材69的上表面上。多层金属片体71通过使两个铜箔73和75以可移除的方式彼此紧密接触而形成。
如图5C所示，与下段金属导体部53的形状对应的抗镀层(plating resist)77形成在多层金属片体71的上表面上，以形成下段金属导体部53。
具体地，将用于形成抗镀层77的干膜层叠在多层金属片体71的上表面上。使干膜经受曝光和显影，由此形成抗镀层77。
如图5C和图5D所示，在形成抗镀层77的同时有选择地进行电解铜镀，由此在多层金属片体71上形成下段金属导体部53。随后，将抗镀层77剥离。
如图5E所示，片状树脂绝缘层25被配置成包裹形成有下段金属导体部53的多层金属片体71。于是，使树脂绝缘层25与下段金属导体部53和多层金属片体71接触。
如图6A所示，借助于包括使用例如受激准分子激光器、UV激光器和CO2激光器的激光束加工在树脂绝缘层25的预定位置(下段金属导体部53的上部)形成通路孔37。接着，用如高锰酸钾盐溶液等蚀刻剂或用O2等离子体激光器除去各通路孔37内的污迹(smear)。
如图6B所示，根据迄今为止已知的技术对通路孔进行化学铜镀或电解铜镀，由此在各通路孔37中形成通路导体24。此外，借助于已知的技术(例如，半添加技术)蚀刻基板，由此在树脂绝缘层25上形成图案形式的导体层23。
如图6C所示，借助于与形成树脂绝缘层25和导体层23时采用的技术相同的技术也顺次形成其它的树脂绝缘层27、29、31和其它的导体层23。借助于激光束加工在最外层的树脂绝缘层31中形成多个表面开口部41。接着，使用高锰酸钾盐溶液或O2等离子体激光器除去各表面开口部41中的污迹。
接着，对树脂绝缘层31的上表面进行化学铜镀，由此形成覆盖树脂绝缘层31的表面开口部41的内部和树脂绝缘层31的上表面的整个镀层(未示出)。在配线层叠部35的上表面上形成与如下抗镀层同样的抗镀层(未示出)：该抗镀层具有形成在对应于电容器用端子焊盘47的位置处的开口部。
然后，对基板的形成有抗镀层的表面进行有选择的图案镀覆。由此，如图7A所示，在多个表面开口部41的一些表面开口部内形成通路导体24，并且在相应的通路导体24上形成电容器用端子焊盘47。借助于半添加技术对焊盘进行图案化，由此以留下通路导体24和电容器用端子焊盘47的方式除去整个镀层。
然后，通过使用切割机(未示出)沿着箭头所示的线切断配线层叠部35，由此除去配线层叠部35的周围区域。
如图7B所示，将多层金属片体71的一对铜箔73和75沿着界面彼此剥离，由此从配线层叠部35除去基材69。从而，铜箔73露出。
如图8A所示，在留下下段金属导体部53的状态下从配线层叠部35的下表面侧(第二主面侧)部分地蚀刻掉铜箔73，由此形成上段金属导体部55。
如图8B所示，顺次对各芯片安装用端子焊盘17的表面、各电容器用端子焊盘47的表面和各PGA用端子焊盘21的表面进行化学镀镍和化学镀金，由此形成镍-金镀层43、49和57。
如图8C所示，用感光性环氧树脂涂覆配线层叠部35的下表面侧(第二主面侧)，然后使其固化，由此形成覆盖配线层叠部35的整个表面的阻焊层59。
接着，将预定的掩模置于阻焊层59，由此使阻焊层59曝光和显影。以在与PGA用端子焊盘21对应的位置形成端子用开口部60的方式对阻焊层进行图案化。
<焊料凸块的形成过程>
现在对在各芯片安装用端子焊盘17上形成焊料凸块9的示例性方法进行简单说明。
虽然未示出，但是焊料印刷用掩模被置于通过例如上述制造方法制得的多层基板5的第一主面侧的表面。在焊料印刷用掩模中，在与各芯片安装用端子焊盘17对应的位置形成形状与各芯片安装用端子焊盘17的平面形状类似的印刷用开口部。
接着，使用焊料印刷用掩模和作为印刷材料的已知焊膏对多层基板5进行印刷，由此利用焊膏填充焊料印刷用掩模的印刷用开口部。接着，从多层基板5将焊料印刷用掩模剥离下来。焊膏层叠于各芯片安装用端子焊盘17。然后，对焊膏进行加热，然后，使焊膏冷却，由此形成焊料凸块9。
现在说明用于将端子引脚15接合于各PGA用端子焊盘21的示例性方法。
如图9A所示，通过上述制造方法制得的多层基板5的第二主面侧被向上取向，并且焊料印刷用掩模81被置于第二主面。在焊料印刷用掩模81中，在与各PGA用端子焊盘21对应的位置形成形状与各PGA用端子焊盘21的平面形状(例如，圆盘形状)类似的印刷用开口部83。
接着，如图9B所示，利用焊料印刷用掩模81和作为印刷材料的接合材料85(例如，接合材料膏)进行印刷。具体地，用接合材料膏85填充焊料印刷用掩模81的印刷用开口部83。随后，剥离焊料印刷用掩模81，由此在各PGA用端子焊盘21上形成圆盘形状的接合材料膏85的层。
除了包括焊料和热固性树脂之外，本实施方式所使用的接合材料膏85还包括用于粘贴接合材料的各种成分(例如，有机溶剂和添加剂)。可以采用的接合材料膏的组成包括例如85重量％的锡铋基焊料、例如10重量％的作为热固性树脂的环氧树脂和5重量％的一种或多种其它成分。
关于接合后得到的固体成分(即，焊料和热固性树脂)中的焊料与热固性树脂的比例，焊料占50重量％至95重量％的范围内的例如85重量％，热固性树脂占5重量％至50重量％的范围内的例如15重量％。
接着，如图9C所示，将端子引脚15置于各接合材料膏85。更具体地，将端子引脚15的基部63的底部61置于相应的接合材料膏85并且将底部61稍微推入到相应的接合材料膏85中。
如图9D所示，加热接合材料膏85，随后将其冷却，由此形成焊料接合部70和电绝缘表面层72。
更具体地，例如基于140℃至230℃范围的加热温度和5秒至300秒范围的加热时间而设定的加热曲线(heating profile)是适用的。例如，在具体的实施方式中设定加热温度为大约180℃并且加热时间为180秒。加热温度被设定成高于焊料的熔点和热固性树脂的玻璃化转变温度。
因此，在本实施方式中，接合材料膏85中的环氧树脂在被加热到高于例如120℃的玻璃化转变温度的温度时变软。
随后，当被加热到焊料熔化的温度(例如，140℃)时，焊料在软化了的环氧树脂中熔化，由此变为一体化。同时多层基板的使焊料露出的表面(第二主面侧)被环氧树脂覆盖。当温度进一步升高时，环氧树脂在该状态下固化，由此形成电绝缘表面层72。
当温度降到常温(例如，室温或者比焊料固化点低的温度)时，焊料固化，由此形成焊料接合部70。从而，制造出焊料接合部70的表面被电绝缘表面层72覆盖的接合结构。
特别地，在本实施方式中，焊料和电绝缘材料不覆盖各端子引脚15的基部63的如图9D的上侧所示的表面。这可以通过考虑到形成在对应的PGA用端子焊盘21的上方位置的端子用开口部60的尺寸和对应的端子引脚15的基部63的尺寸从而调节接合材料膏85的量来实现。
可以在用于形成阻焊层的过程完成之后进行片状电容器11的安装和加强板13的接合。
如上所述，在本实施方式中，端子引脚15的基部63被置于相应的PGA用端子焊盘21。包括焊料和由树脂制成的电绝缘材料的接合材料膏85被置于相应的PGA用端子焊盘21。加热接合材料膏85，由此使焊料熔化并且使电绝缘材料软化。然后，冷却接合材料膏85，由此使焊料固化并且使基部63接合到相应的PGA用端子焊盘21。此外，电绝缘表面层72形成于被接合到基部63的焊料接合部70的露出面。由此，当与现有技术的制造方法比较时，本发明的具体方法产生能够简化制造过程的显著优点。
在本实施方式中，调节所使用的接合材料膏85的量，由此能够容易地调节端子引脚15的基部63被焊料覆盖的程度或基部被电绝缘材料覆盖的范围。因此，如本实施方式那样，对于各基部63的表面侧未被电绝缘材料覆盖的配线基板1，能够可靠地进行如插座等连接构件的安装。
此外，在本实施方式的配线基板1中，用电绝缘材料覆盖固化了的焊料的表面。因此，PGA用端子焊盘21和相应的端子引脚15被牢固地接合在一起。因此，产生端子焊盘和端子引脚不容易由于外部应力而受损的优点。还产生电绝缘性增强的优点和能够有效地防止焊料氧化的优点。
此外，在本实施方式中，对于将形成接合材料膏85的固体的成分，采用焊料占50重量％至95重量％并且电绝缘材料占5重量％至50重量％的构造。因此，可以采用各焊料接合部70的表面被电绝缘材料容易地覆盖的结构。
第二实施方式
现在说明第二实施方式的配线基板。与第一实施方式所述的具体方面相同的具体方面的说明被省略。
如图10所示，用于本实施方式的配线基板90的端子引脚91的形状与第一实施方式的对应部分所采用的形状不同。
具体地，本实施方式中使用的各端子引脚91由基部93和立设于基部93的引脚95构成。基部93由底部97和上部99构成。特别地，底部97呈图10的下部所示的整个底部球状凸出的圆盘形状。
在本实施方式中，如第一实施方式那样，端子用开口部107形成在形成于多层基板101的表面上的阻焊层103中，并且端子用开口部107形成在对应的PGA用端子焊盘105上。端子引脚91的基部93被接合到端子用开口部107。
更具体地，由焊料制成的焊料接合部109以与基部93的底部97的整个弯曲底面接触的方式形成在对应的端子用开口部107内。各端子引脚91借助于焊料接合部109被接合到对应的PGA用端子焊盘105。
此外，由电绝缘材料制成的电绝缘表面层111被形成为覆盖焊料接合部109的整个表面(露出面)。
焊料接合部109和电绝缘表面层111以与第一实施方式相同的方式被形成为不覆盖各基部93的表面(图10中的上侧)。
因此，本实施方式也产生与第一实施方式所产生的优点类似的优点。
第三实施方式
现在说明第三实施方式的配线基板及其制造方法。与第一实施方式所述的具体方面类似的具体方面的说明被省略或简化。
如图11A和图11B所示，在第三实施方式的配线基板(例如，BGA基板)及其制造方法中，端子构件不是由第一实施方式所使用的端子引脚形成，而是由焊料形成。
如图11A所示，本实施方式的配线基板121具有多层基板123，该多层基板123具有与第一实施方式所述对应部分的结构大致相同的结构。
多个焊料凸块127形成在多层基板123的如图11A的上侧所示的一个主面(第一主面)侧，即，多层基板123的待安装IC芯片125的那侧。多个端子构件129被设置在如图11A的下部所示的另一主面(第二主面)侧。
更具体地，通过使配线层叠部131和阻焊层133以一个位于另一个之上的方式层叠而积层出多层基板123。在多层基板中，通过使多个树脂绝缘层135一个接一个地层叠并且在层叠的树脂绝缘层135内以堆叠的方式形成导体层137和通路导体139来形成配线层叠部131。此外，多层基板123的第一主面侧的焊料凸块127和多层基板123的第二主面侧的端子构件129借助于导体层137和通路导体139而电连接在一起。
特别地，在本实施方式中，如图11B所示，在覆盖了如图11B的上侧所示的第二主面侧的阻焊层133中，在各端子焊盘141的上表面的中央形成在图中向上扩开的圆形的端子用开口部143。端子构件129以被接合的方式被置于各端子用开口部143内，以填充端子用开口部143。
各端子构件129整体由焊料制成，端子构件129的末端以大致半球形状或圆屋顶形状突出到相应的端子用开口部143的外侧，具体地突出到多层基板的表面的外侧。
此外，端子构件129的从基板表面突出的突出部129a的面向多层基板123的部分被与第一实施方式所述的电绝缘表面层类似的电绝缘表面层145覆盖。更具体地，突出部129a以其根部的除了上侧末端之外的表面不露出到外部且不在突出部129a和电绝缘表面层145之间留下间隙的方式被电绝缘表面层145紧密地覆盖。
现在说明本实施方式的配线基板121的制造方法。
由于多层基板的制造过程和焊料凸块的形成过程与第一实施方式所述的过程类似，所以省略对它们的说明。下面说明作为本实施方式的特征部分的端子构件的形成过程。
如图11A所示，焊料印刷用掩模(未示出)被置于通过与第一实施方式所述的制造方法类似的制造方法制得的多层基板123的第二主面侧。在焊料印刷掩模的与一个BGA用端子焊盘141对应的位置形成具有与各BGA用端子焊盘141的平面形状类似的形状(例如，圆盘形状)的印刷用开口部。
接着，使用焊料印刷用掩模和作为印刷材料的接合材料进行印刷，其中，接合材料具有与第一实施方式所述的成分类似的但是未示出的成分。由此，借助于印刷、利用足以形成端子构件129的量的接合材料膏填充端子用开口部143，由此使接合材料膏从基板表面向外进一步升高。
接着，加热接合材料膏，随后将其冷却，由此仅使焊料固化。从而，形成电绝缘表面层145和端子构件129。
具体地，接合材料膏中的环氧树脂在被加热到高于玻璃化转变温度的温度时软化。当进一步加热环氧树脂时，焊料熔化。如此熔化了的焊料由于表面张力而以圆屋顶形状从基板表面突出。于是，焊料的以圆屋顶形状突出的表面的一部分(诸如根部的外周)被如此固化了的环氧树脂覆盖。
当环氧树脂的温度进一步升高时，环氧树脂在该状态下固化，由此形成电绝缘表面层145。当温度降低到室温时，焊料的末端在以圆屋顶形状突出的状态下固化，由此形成端子构件129。
由此获得各端子构件129的突出部129a的除了末端之外的表面被电绝缘表面层145覆盖的接合结构。
在本实施方式中，突出部129a的末端未被电绝缘表面层145覆盖。这可以通过考虑到相应的BGA用端子焊盘141上的端子用开口部143的尺寸和端子构件129的尺寸从而调节接合材料膏的量以及焊料与环氧树脂的比例来实现。
本实施方式产生与第一实施方式所产生的优点类似的优点。另外，端子构件129不是由端子引脚形成而是通过使焊料熔化和固化来形成。因此，不需要用于立设地接合端子引脚的操作，由此产生制造方法进一步便利的优点。
端子构件129的突出部129a的末端未被电绝缘表面层145覆盖。然而，除此之外，也可以各端子构件129的突出部129a的整个表面被电绝缘表面层145覆盖。随后，可以借助于例如研磨等从末端除去电绝缘表面层145。
本发明不限于上述实施方式，并且本发明可以采取各种形式，只要所述形式属于本发明的技术范围即可。
例如，即使当配线基板的表面存在或不存在阻焊层时，也可以采用本发明。
第一至第三实施方式已经说明了具有焊料凸块、CP和加强板的配线基板。本发明的实施方式也可以适用于不包括焊料凸块或加强板的配线基板。
此外，在第一和第二实施方式中，各焊料接合部的整个表面被电绝缘表面层覆盖。然而，如图12所示，各焊料接合部151的表面也可以部分地被电绝缘表面层153覆盖。具体地，也可以是各焊料接合部151的除了位于各端子引脚155的底部157的外周附近的表面之外的表面被电绝缘表面层153覆盖。这也产生了部分地取决于电绝缘表面层153的尺寸的诸如电绝缘性等方面的优点。
本发明的实施方式显示出：即使在接合材料的成分的数值范围内焊料取下限值(例如，焊料占50重量％，电绝缘材料占50重量％)和上限值(例如，焊料占95重量％，电绝缘材料占5重量％)时，也能够产生与上述实施方式所产生的优点类似的优点。

Claims (5)

1.一种配线基板的制造方法，所述制造方法包括：
将引脚构件的基部的底面置于端子焊盘；
将包括焊料和由树脂制成的电绝缘材料的接合材料置于所述端子焊盘的附近；
加热所述接合材料，以使所述焊料熔化并且使所述电绝缘材料软化；以及
在加热之后冷却所述接合材料，以使所述焊料固化、使所述基部接合到所述端子焊盘并且在接合到所述基部的所述焊料的露出面上形成由所述电绝缘材料制成的电绝缘表面层；
其中，所述端子焊盘位于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板上，
所述引脚构件包括所述基部和立设于所述基部的表面的引脚。
2.根据权利要求1所述的配线基板的制造方法，其特征在于，所述接合材料是膏，其中，所述接合材料在冷却之后包括50重量％至95重量％的所述焊料和5重量％至50重量％的所述电绝缘材料。
3.根据权利要求1所述的配线基板的制造方法，其特征在于，所述电绝缘材料由热固性树脂形成，所述热固性树脂的玻璃化转变温度等于或小于所述焊料的熔点。
4.一种配线基板制造方法，其用于将一个或更多个端子构件接合到多层基板上的一个或更多个端子焊盘，所述制造方法包括：
将包括焊料和由树脂制成的电绝缘材料的接合材料置于所述一个或更多个端子焊盘中的每一个端子焊盘；
加热所述接合材料，以使所述焊料熔化并且使所述电绝缘材料软化；以及
冷却所述接合材料，以使所述焊料固化、形成由所述焊料构成的端子构件并且在各端子构件的露出面上形成由所述电绝缘材料制成的电绝缘表面层，
其中，所述端子焊盘位于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板上。
5.一种配线基板，所述配线基板包括：
端子构件，其被置于通过交替地层叠一个或更多个导体层以及一个或更多个树脂绝缘层而制成的多层基板的端子焊盘上，其中，各端子构件均是包括基部和引脚的引脚构件，所述基部的底面借助于焊料被接合到各端子焊盘，所述引脚立设于所述基部的表面；和
电绝缘表面层，其由电绝缘材料制成并且形成在接合到所述基部的所述焊料的露出面上，其中，所述焊料被接合到各基部的底面，并且所述焊料未被接合到各基部的表面。
CN2012100207262A 2011-01-21 2012-01-20 配线基板及其制造方法 Pending CN102612274A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-011294 2011-01-21
JP2011011294 2011-01-21
JP2011268119A JP2012164965A (ja) 2011-01-21 2011-12-07 配線基板及びその製造方法
JP2011-268119 2011-12-07

Publications (1)

Publication Number Publication Date
CN102612274A true CN102612274A (zh) 2012-07-25

Family

ID=46529325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100207262A Pending CN102612274A (zh) 2011-01-21 2012-01-20 配线基板及其制造方法

Country Status (5)

Country Link
US (1) US9132494B2 (zh)
JP (1) JP2012164965A (zh)
KR (1) KR20130063984A (zh)
CN (1) CN102612274A (zh)
TW (1) TW201246471A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937110A (zh) * 2016-09-16 2019-06-25 株式会社旺得未来 焊接接合方法和焊接接合装置
CN110913572A (zh) * 2019-12-04 2020-03-24 东莞市若美电子科技有限公司 Led灯板焊盘on pad设计结构及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077747A (ja) * 2011-09-30 2013-04-25 Ibiden Co Ltd ピングリッドアレイパッケージ基板、およびピングリッドアレイパッケージ基板の製造方法
JP6181455B2 (ja) * 2013-07-31 2017-08-16 京セラ株式会社 配線基板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
WO2018135650A1 (ja) 2017-01-19 2018-07-26 株式会社村田製作所 電子部品及び電子部品の製造方法
JP7107120B2 (ja) * 2018-09-14 2022-07-27 富士電機株式会社 半導体装置、半導体装置の製造方法
CN109727947B (zh) * 2018-11-19 2020-12-15 华为技术有限公司 一种引脚、引脚组合结构、封装体及其制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
JP3355353B2 (ja) * 1993-08-20 2002-12-09 ケル株式会社 電気コネクタ
JP2842361B2 (ja) 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
EP1150551B1 (en) * 1998-12-16 2007-06-13 Ibiden Co., Ltd. Conductive connecting pin and package board
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置
JP5175489B2 (ja) * 2007-04-27 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
US20090243100A1 (en) * 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101003684B1 (ko) * 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
US20110014826A1 (en) * 2009-07-20 2011-01-20 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
KR101060924B1 (ko) * 2009-09-22 2011-08-30 삼성전기주식회사 패키지 기판용 리드핀
US8766450B2 (en) * 2009-09-22 2014-07-01 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
JP5253357B2 (ja) * 2009-11-05 2013-07-31 新光電気工業株式会社 リードピン及びリードピン付き配線基板とリードピン付き配線基板の製造方法
KR20110058938A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 반도체 패키지용 리드핀 및 반도체 패키지
JP5404513B2 (ja) 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
KR20120017606A (ko) * 2010-08-19 2012-02-29 삼성전기주식회사 패키지 기판용 리드핀 및 이를 이용한 패키지 기판의 제조 방법
KR101167443B1 (ko) * 2010-11-17 2012-07-19 삼성전기주식회사 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
KR20120053386A (ko) * 2010-11-17 2012-05-25 삼성전기주식회사 패키지 기판용 리드핀과 이를 이용한 패키지 기판
TWI436529B (zh) * 2011-07-14 2014-05-01 Nan Ya Printed Circuit Board 電子元件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937110A (zh) * 2016-09-16 2019-06-25 株式会社旺得未来 焊接接合方法和焊接接合装置
CN109937110B (zh) * 2016-09-16 2021-06-08 株式会社旺得未来 焊接接合方法和焊接接合装置
CN110913572A (zh) * 2019-12-04 2020-03-24 东莞市若美电子科技有限公司 Led灯板焊盘on pad设计结构及方法
CN110913572B (zh) * 2019-12-04 2022-02-18 东莞市若美电子科技有限公司 Led灯板焊盘on pad设计结构及方法

Also Published As

Publication number Publication date
KR20130063984A (ko) 2013-06-17
US20120186864A1 (en) 2012-07-26
TW201246471A (en) 2012-11-16
US9132494B2 (en) 2015-09-15
JP2012164965A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102612274A (zh) 配线基板及其制造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP5138277B2 (ja) 配線基板およびその製造方法
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP5106197B2 (ja) 半導体装置およびその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
US8937256B2 (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
CN108305864B (zh) 端子
CN115706017A (zh) 一种封装机构及其制备方法
US9673063B2 (en) Terminations
TW201828396A (zh) 新型端子
JP3248494B2 (ja) 半導体集積回路実装装置及びその製造方法
CN116666367A (zh) 电子封装结构及其制造方法
JP2004327741A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004247393A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120725