JP3248494B2 - 半導体集積回路実装装置及びその製造方法 - Google Patents
半導体集積回路実装装置及びその製造方法Info
- Publication number
- JP3248494B2 JP3248494B2 JP24201098A JP24201098A JP3248494B2 JP 3248494 B2 JP3248494 B2 JP 3248494B2 JP 24201098 A JP24201098 A JP 24201098A JP 24201098 A JP24201098 A JP 24201098A JP 3248494 B2 JP3248494 B2 JP 3248494B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- mounting
- substrate
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路実
装装置に関し、特に底面に半導体集積回路装置実装用端
子を有する半導体集積回路装置及びその実装方法として
の製造方法に関する。
装装置に関し、特に底面に半導体集積回路装置実装用端
子を有する半導体集積回路装置及びその実装方法として
の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路素子は、これが機器に組
み込まれる際に、半導体集積回路素子実装基板に実装さ
れる。底面に半導体集積回路実装用端子を有するＢＧＡ
タイプのパッケージを使用した従来の半導体集積回路装
置の積層構造は、図４に示されるように、編み込まれた
ガラス繊維に含浸させられたエポキシ樹脂を主構成材と
する半導体集積回路素子実装基板１０１上に半導体集積
回路素子１０２を搭載し、半導体集積回路素子１０２上
の上面の厚さ１．０μｍ程度のＡｌ合金の電極パッド１
０３と、半導体集積回路素子実装基板１０１の上面の厚
さ１８μｍ程度のＣｕ合金の電極接続パッド１０４との
間を直径３０μｍ程度のＡｕ合金の金属細線１０５で電
気的に接続し、電極接続パッド１０４を形成する上面側
と半導体集積回路素子実装基板１０１に対して反対側の
下面側で半導体集積回路素子実装基板１０１に厚さ１８
μｍ程度のＣｕ合金の半導体集積回路装置外部実装用端
子基部１０６を接合し、電極接続パッド１０４と半導体
集積回路装置外部実装用端子基部１０６の間を電気的に
接続するように、半導体集積回路素子実装基板１０１に
形成する接続用孔に厚さ１．０μｍ程度のＮｉと厚さ
０．３μｍ程度のＡｕを主構成材とする短絡配線１０７
を形成した後に、半導体集積回路素子実装基板１０１上
に半導体集積回路素子１０２及び金属細線１０５が完全
に隠れるようにエポキシ樹脂ベースの封止樹脂１０８を
載せ、直径０．３〜０．８mm程度、組成７０wt％Ｓｎ−
Ｐｂ〜９０wt％Ｓｎ−Ｐｂの半田合金の真球体１０９
と、これを内包するように厚さ０．０５〜０．１mm程度
のＡｕで形成され真球体１０９の球面を被覆する被服層
１１０とからなる半導体集積回路装置外部実装用ボール
１１１を半導体集積回路装置外部実装用端子基部１０６
の下面に有する構造として形成されている。
み込まれる際に、半導体集積回路素子実装基板に実装さ
れる。底面に半導体集積回路実装用端子を有するＢＧＡ
タイプのパッケージを使用した従来の半導体集積回路装
置の積層構造は、図４に示されるように、編み込まれた
ガラス繊維に含浸させられたエポキシ樹脂を主構成材と
する半導体集積回路素子実装基板１０１上に半導体集積
回路素子１０２を搭載し、半導体集積回路素子１０２上
の上面の厚さ１．０μｍ程度のＡｌ合金の電極パッド１
０３と、半導体集積回路素子実装基板１０１の上面の厚
さ１８μｍ程度のＣｕ合金の電極接続パッド１０４との
間を直径３０μｍ程度のＡｕ合金の金属細線１０５で電
気的に接続し、電極接続パッド１０４を形成する上面側
と半導体集積回路素子実装基板１０１に対して反対側の
下面側で半導体集積回路素子実装基板１０１に厚さ１８
μｍ程度のＣｕ合金の半導体集積回路装置外部実装用端
子基部１０６を接合し、電極接続パッド１０４と半導体
集積回路装置外部実装用端子基部１０６の間を電気的に
接続するように、半導体集積回路素子実装基板１０１に
形成する接続用孔に厚さ１．０μｍ程度のＮｉと厚さ
０．３μｍ程度のＡｕを主構成材とする短絡配線１０７
を形成した後に、半導体集積回路素子実装基板１０１上
に半導体集積回路素子１０２及び金属細線１０５が完全
に隠れるようにエポキシ樹脂ベースの封止樹脂１０８を
載せ、直径０．３〜０．８mm程度、組成７０wt％Ｓｎ−
Ｐｂ〜９０wt％Ｓｎ−Ｐｂの半田合金の真球体１０９
と、これを内包するように厚さ０．０５〜０．１mm程度
のＡｕで形成され真球体１０９の球面を被覆する被服層
１１０とからなる半導体集積回路装置外部実装用ボール
１１１を半導体集積回路装置外部実装用端子基部１０６
の下面に有する構造として形成されている。
【０００３】この半導体集積回路装置は、半導体集積回
路装置外部実装用ボール１１１を介して、半導体集積回
路装置実装基板１１２の上面の半導体集積回路装置実装
基板ランド１１３に電気的に接続される。参考までに示
せば、真球体１０９のようなボールの使用により、接続
信頼性を高めるようにした実装方法は、特開平８−１５
３８２６号で知られている。
路装置外部実装用ボール１１１を介して、半導体集積回
路装置実装基板１１２の上面の半導体集積回路装置実装
基板ランド１１３に電気的に接続される。参考までに示
せば、真球体１０９のようなボールの使用により、接続
信頼性を高めるようにした実装方法は、特開平８−１５
３８２６号で知られている。
【０００４】このようなＢＧＡタイプの半導体集積回路
装置の製造方法としては、図５に示されるように、予め
半導体集積回路装置外部実装用ボールの芯となる直径
０．３〜０．８mm程度、組成７０wt％Ｓｎ−Ｐｂ〜９０
wt％Ｓｎ−Ｐｂの半田合金の真球体１０９を無電解Ａｕ
メッキ浴に浸漬し、真球体１０９の表面に厚さ０．０５
〜０．１mm程度のＡｕ被覆層１１０が形成された半導体
集積回路装置外部実装用ボール１１１を篩１１４にかけ
ることにより、直径１．０mmの粒径の揃った半導体集積
回路装置外部実装用ボール１１５を選定している。
装置の製造方法としては、図５に示されるように、予め
半導体集積回路装置外部実装用ボールの芯となる直径
０．３〜０．８mm程度、組成７０wt％Ｓｎ−Ｐｂ〜９０
wt％Ｓｎ−Ｐｂの半田合金の真球体１０９を無電解Ａｕ
メッキ浴に浸漬し、真球体１０９の表面に厚さ０．０５
〜０．１mm程度のＡｕ被覆層１１０が形成された半導体
集積回路装置外部実装用ボール１１１を篩１１４にかけ
ることにより、直径１．０mmの粒径の揃った半導体集積
回路装置外部実装用ボール１１５を選定している。
【０００５】このような工程と併行して、厚さ０．３mm
程度の、ガラスを編み込んだガラス繊維体中にエポキシ
樹脂を含浸させたものを半導体集積回路素子実装基板１
０１の両面に厚さ１８μｍ程度のＣｕ合金をは張り付
け、厚さ１８μｍ程度のＣｕ合金の電極接続パッド１０
４及び厚さ１８μｍ程度のＣｕ合金の半導体集積回路装
置外部実装用端子基部１０６をエッチング法で選択的に
形成し、その後、電極接続パッド１０４と半導体集積回
路装置外部実装用端子基部１０６との間に、半導体集積
回路素子実装基板１０１を貫通する直径０．３mm程度の
ドリル穴を開け、半導体集積回路素子実装基板１０１を
無電解Ｎｉメッキ槽に漬けることで、そのドリル穴に厚
さ１．０μｍ程度のＮｉを析出せしめ、引き続き電解Ａ
ｕメッキ槽に半導体集積回路素子実装基板１０１を漬け
ることで、厚さ０．３μｍ程度のＡｕが付いた短絡配線
１０７を形成している。
程度の、ガラスを編み込んだガラス繊維体中にエポキシ
樹脂を含浸させたものを半導体集積回路素子実装基板１
０１の両面に厚さ１８μｍ程度のＣｕ合金をは張り付
け、厚さ１８μｍ程度のＣｕ合金の電極接続パッド１０
４及び厚さ１８μｍ程度のＣｕ合金の半導体集積回路装
置外部実装用端子基部１０６をエッチング法で選択的に
形成し、その後、電極接続パッド１０４と半導体集積回
路装置外部実装用端子基部１０６との間に、半導体集積
回路素子実装基板１０１を貫通する直径０．３mm程度の
ドリル穴を開け、半導体集積回路素子実装基板１０１を
無電解Ｎｉメッキ槽に漬けることで、そのドリル穴に厚
さ１．０μｍ程度のＮｉを析出せしめ、引き続き電解Ａ
ｕメッキ槽に半導体集積回路素子実装基板１０１を漬け
ることで、厚さ０．３μｍ程度のＡｕが付いた短絡配線
１０７を形成している。
【０００６】続いて、半導体集積回路素子実装基板１０
１に半導体集積回路素子１０２を実装し、半導体集積回
路素子１０２上の厚さ１．０μｍ程度のＡｌ合金の電極
パッド１０３と電極接続パッド１０４との間を、直径３
０μｍ程度のＡｕ合金の金属細線１０５で電気的に接続
している。その後、半導体集積回路素子１０２の熱膨張
係数に適正に対応する熱膨張係数を持つ絶縁性エポキシ
樹脂１１６を、半導体集積回路素子１０２と金属細線１
０５を包含するように半導体集積回路素子実装基板１０
１に塗布し、加熱固着させている。
１に半導体集積回路素子１０２を実装し、半導体集積回
路素子１０２上の厚さ１．０μｍ程度のＡｌ合金の電極
パッド１０３と電極接続パッド１０４との間を、直径３
０μｍ程度のＡｕ合金の金属細線１０５で電気的に接続
している。その後、半導体集積回路素子１０２の熱膨張
係数に適正に対応する熱膨張係数を持つ絶縁性エポキシ
樹脂１１６を、半導体集積回路素子１０２と金属細線１
０５を包含するように半導体集積回路素子実装基板１０
１に塗布し、加熱固着させている。
【０００７】このようにして準備を行った前述の二つの
部材の内、先ず粒径の揃った半導体集積回路装置外部実
装用ボール１１５を真空吸着コレット１１７に吸着し、
続いて半導体集積回路素子実装基板１０１上の半導体集
積回路装置外部実装用端子基部１０６に位置合わせして
載せ、粒径の揃った半導体集積回路装置外部実装用ボー
ル１１５の酸化が進行しないように、不活性ガス雰囲気
中で溶融接着させて、ＢＧＡタイプのパッケージを使用
した半導体集積回路装置を製造している。
部材の内、先ず粒径の揃った半導体集積回路装置外部実
装用ボール１１５を真空吸着コレット１１７に吸着し、
続いて半導体集積回路素子実装基板１０１上の半導体集
積回路装置外部実装用端子基部１０６に位置合わせして
載せ、粒径の揃った半導体集積回路装置外部実装用ボー
ル１１５の酸化が進行しないように、不活性ガス雰囲気
中で溶融接着させて、ＢＧＡタイプのパッケージを使用
した半導体集積回路装置を製造している。
【０００８】このような従来のＢＧＡタイプのパッケー
ジを使用した半導体集積回路装置１１８は、半導体集積
回路装置実装基板１１２の実装ランド１１３と半導体集
積回路装置外部実装用ボール１１５とを位置合わせし、
半導体集積回路装置外部実装用ボール１１５をフラック
スを用いて、ボール上の酸化膜を除去しつつ、且つ、酸
化がより進行しないように、不活性ガス雰囲気中で再溶
融することで接続させるという方法によって実用に供さ
れている。
ジを使用した半導体集積回路装置１１８は、半導体集積
回路装置実装基板１１２の実装ランド１１３と半導体集
積回路装置外部実装用ボール１１５とを位置合わせし、
半導体集積回路装置外部実装用ボール１１５をフラック
スを用いて、ボール上の酸化膜を除去しつつ、且つ、酸
化がより進行しないように、不活性ガス雰囲気中で再溶
融することで接続させるという方法によって実用に供さ
れている。
【０００９】このような従来の半導体集積回路装置の構
造では、半導体集積回路装置１１８の外部実装用ボール
１１５が全て半導体集積回路装置実装基板１１２の実装
ランド１１３と均一に接触している必要がある。そのた
めには、半導体集積回路装置の構造及びその製造方法の
点で、粒径の揃った半導体集積回路装置外部実装用ボー
ル１１５を作成するために、篩い１１４を用いて選別す
る必要性があった。
造では、半導体集積回路装置１１８の外部実装用ボール
１１５が全て半導体集積回路装置実装基板１１２の実装
ランド１１３と均一に接触している必要がある。そのた
めには、半導体集積回路装置の構造及びその製造方法の
点で、粒径の揃った半導体集積回路装置外部実装用ボー
ル１１５を作成するために、篩い１１４を用いて選別す
る必要性があった。
【００１０】粒径を選別するためにこのように半導体集
積回路装置外部実装用ボール１１５を篩い１１４に通す
と、半導体集積回路装置外部実装用ボール１１５が篩い
１１４の編み目に衝突して真球度が低下したり、半導体
集積回路装置外部実装用ボール１１５の表面に被覆して
いる半田酸化防止用のＡｕ被覆層１１０が剥がれて半導
体集積回路装置外部実装用ボール１１５（１１１）の中
心に存在している半田が酸化したりする問題があった。
積回路装置外部実装用ボール１１５を篩い１１４に通す
と、半導体集積回路装置外部実装用ボール１１５が篩い
１１４の編み目に衝突して真球度が低下したり、半導体
集積回路装置外部実装用ボール１１５の表面に被覆して
いる半田酸化防止用のＡｕ被覆層１１０が剥がれて半導
体集積回路装置外部実装用ボール１１５（１１１）の中
心に存在している半田が酸化したりする問題があった。
【００１１】更に、たとえ粒径の揃った半導体集積回路
装置外部実装用ボール１１５を選別することができたと
しても、その後半導体集積回路装置外部実装用ボール１
１５を半導体集積回路装置外部実装用端子基部１０６や
実装ランド１１３と接続させるために、半導体集積回路
装置外部実装用ボール１１５を溶かす必要があり、半導
体集積回路装置外部実装用ボール１１５の表面に被覆し
ている半田酸化防止用のＡｕ被覆層１１０が剥がれて半
導体集積回路装置外部実装用ボール１１５の中心に存在
している半田が酸化したり、半田が凝固する際に半導体
集積回路装置外部実装用ボール１１５の真球度が低下し
たり、半導体集積回路装置外部実装用ボール１１５が凝
固する際、半導体集積回路装置外部実装用ボール１１５
の面内の冷却速度が異なるために半導体集積回路装置外
部実装用ボール１１５の半田組成がばらつき、実装時点
の再溶融温度のばらつきを引き起こすことから半導体集
積回路装置１１８の接続信頼度が低下するという問題点
が残存していた。
装置外部実装用ボール１１５を選別することができたと
しても、その後半導体集積回路装置外部実装用ボール１
１５を半導体集積回路装置外部実装用端子基部１０６や
実装ランド１１３と接続させるために、半導体集積回路
装置外部実装用ボール１１５を溶かす必要があり、半導
体集積回路装置外部実装用ボール１１５の表面に被覆し
ている半田酸化防止用のＡｕ被覆層１１０が剥がれて半
導体集積回路装置外部実装用ボール１１５の中心に存在
している半田が酸化したり、半田が凝固する際に半導体
集積回路装置外部実装用ボール１１５の真球度が低下し
たり、半導体集積回路装置外部実装用ボール１１５が凝
固する際、半導体集積回路装置外部実装用ボール１１５
の面内の冷却速度が異なるために半導体集積回路装置外
部実装用ボール１１５の半田組成がばらつき、実装時点
の再溶融温度のばらつきを引き起こすことから半導体集
積回路装置１１８の接続信頼度が低下するという問題点
が残存していた。
【００１２】このような問題点は、半導体集積回路装置
外部実装用端子基部１０６と実装ランド１１３とを接続
させることに起因し、その接続のために半田ボールを使
用することに特に起因し、更には、このようなボールを
二度も溶融・冷却することに起因し、その接続信頼度を
低下させている。
外部実装用端子基部１０６と実装ランド１１３とを接続
させることに起因し、その接続のために半田ボールを使
用することに特に起因し、更には、このようなボールを
二度も溶融・冷却することに起因し、その接続信頼度を
低下させている。
【００１３】このような問題点が多いボールの使用を行
わずに、上側基板と下側基板を接続するための実装方法
も多様に知られている。上側基板と下側基板を接続する
ための接続配線構造として、絶縁性フィルム基板の片面
に配線層を形成し、この絶縁性フィルム基板を折り曲げ
て上層配線と下層配線を形成し、上層配線を上側基板に
接続し下層配線を下側基板に接続することににより両基
板を電気的に接続する実装方法が、特許第２７２１０９
３号で知られている。この実装方法は、位置合わせの点
ですぐれているボール使用の実装方法の利点がない。
わずに、上側基板と下側基板を接続するための実装方法
も多様に知られている。上側基板と下側基板を接続する
ための接続配線構造として、絶縁性フィルム基板の片面
に配線層を形成し、この絶縁性フィルム基板を折り曲げ
て上層配線と下層配線を形成し、上層配線を上側基板に
接続し下層配線を下側基板に接続することににより両基
板を電気的に接続する実装方法が、特許第２７２１０９
３号で知られている。この実装方法は、位置合わせの点
ですぐれているボール使用の実装方法の利点がない。
【００１４】フィルム状基板を折り返して上下側電気接
続端子間を電気的に接続する実装方法は、上記のもの以
外にも、特開平６−１２５０３７号、特開平６−２９５
９３５号で知られている。このような公知の実装方法
は、位置合わせ精度、電気的接続端子の酸化による接続
信頼性に関して未解決の問題点がなお残存している。
続端子間を電気的に接続する実装方法は、上記のもの以
外にも、特開平６−１２５０３７号、特開平６−２９５
９３５号で知られている。このような公知の実装方法
は、位置合わせ精度、電気的接続端子の酸化による接続
信頼性に関して未解決の問題点がなお残存している。
【００１５】第１基板を有する半導体装置を第２基板に
実装する実装方法は、物理的な接触不良が起こらずに微
細な位置合わせに関しても接続精度が高く、電気的に接
続する局所的部分の酸化などの化学的な接触不良が起き
ずに接続信頼性が高いことが求められている。
実装する実装方法は、物理的な接触不良が起こらずに微
細な位置合わせに関しても接続精度が高く、電気的に接
続する局所的部分の酸化などの化学的な接触不良が起き
ずに接続信頼性が高いことが求められている。
【００１６】
【発明が解決しようとする課題】本発明の課題は、半導
体装置とこれを実装する半導体装置実装基板との間の電
気的接続の信頼性が高い半導体集積回路実装装置及びそ
の実装方法を提供することにある。本発明の他の課題
は、半導体装置とこれを実装する半導体装置実装基板と
の間の接触端子の物理的な電気的接続の信頼性が高い半
導体集積回路実装装置及びその実装方法を提供すること
にある。本発明の更に他の課題は、半導体装置とこれを
実装する半導体装置実装基板との間の接触端子の化学的
な電気的接続の信頼性が高い半導体集積回路実装装置及
びその実装方法を提供することにある。
体装置とこれを実装する半導体装置実装基板との間の電
気的接続の信頼性が高い半導体集積回路実装装置及びそ
の実装方法を提供することにある。本発明の他の課題
は、半導体装置とこれを実装する半導体装置実装基板と
の間の接触端子の物理的な電気的接続の信頼性が高い半
導体集積回路実装装置及びその実装方法を提供すること
にある。本発明の更に他の課題は、半導体装置とこれを
実装する半導体装置実装基板との間の接触端子の化学的
な電気的接続の信頼性が高い半導体集積回路実装装置及
びその実装方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明による半導体集積
回路実装装置は、第１基板（２）と、前記第１基板
（２）の１面に搭載される半導体集積回路装置（３）と
からなり、前記半導体集積回路装置（３）は、第２基板
（４）と、前記第２基板（４）の上面に形成される半導
体集積回路素子（５）とを備え、前記第２基板（４）は
前記半導体集積回路素子（５）と前記第１基板（２）を
電気的に接続するための電気接続層（７）を有し、前記
電気接続層（７）は加熱されて非固体化する柔軟層（１
０）を含むことを特徴としている。なお、上記の（）付
数字が添えられている構成要素は、実施形態の記述の際
に用いる同じ参照番号が添えられている実施形態の構成
要素に対応するが、このような対応は、本発明が実施の
形態に限定されるのではなく、本発明と実施の形態の対
応関係を明確にするためである。
回路実装装置は、第１基板（２）と、前記第１基板
（２）の１面に搭載される半導体集積回路装置（３）と
からなり、前記半導体集積回路装置（３）は、第２基板
（４）と、前記第２基板（４）の上面に形成される半導
体集積回路素子（５）とを備え、前記第２基板（４）は
前記半導体集積回路素子（５）と前記第１基板（２）を
電気的に接続するための電気接続層（７）を有し、前記
電気接続層（７）は加熱されて非固体化する柔軟層（１
０）を含むことを特徴としている。なお、上記の（）付
数字が添えられている構成要素は、実施形態の記述の際
に用いる同じ参照番号が添えられている実施形態の構成
要素に対応するが、このような対応は、本発明が実施の
形態に限定されるのではなく、本発明と実施の形態の対
応関係を明確にするためである。
【００１８】柔軟層（１０）の介設により、実装時に電
気接続層（７）が柔軟に対応して、物理的な接続の精度
が向上する。柔軟層として膠化体が好適である。第２基
板（４）の部分である電気接続層（７）は、電気伝導層
と膠化体とから形成されている。その電気伝導層（８，
９）により第１基板（２）と半導体集積回路素子（５）
とが接続される。
気接続層（７）が柔軟に対応して、物理的な接続の精度
が向上する。柔軟層として膠化体が好適である。第２基
板（４）の部分である電気接続層（７）は、電気伝導層
と膠化体とから形成されている。その電気伝導層（８，
９）により第１基板（２）と半導体集積回路素子（５）
とが接続される。
【００１９】電気伝導層（７）は、上方に突起する電気
伝導突起（１３）を有し、電気伝導突起（１３）の上面
に半田層（１４）が形成されることが、電気接続による
実装を容易にする。半田層（１４）は局所的に加熱され
ることにより半導体集積回路素子（５）に電気的に接続
される。電気接続層（７）は、上側電気伝導層（９）と
下側電気伝導層（８）とから形成され、上側電気伝導層
（９）と下側電気伝導層（８）との間に柔軟層（１０）
が介設されることが特に好ましい。上側電気伝導層
（９）の上面と下側電気伝導層（８）の下面はともに硬
化膜（１１）で被覆されていることが好ましい。
伝導突起（１３）を有し、電気伝導突起（１３）の上面
に半田層（１４）が形成されることが、電気接続による
実装を容易にする。半田層（１４）は局所的に加熱され
ることにより半導体集積回路素子（５）に電気的に接続
される。電気接続層（７）は、上側電気伝導層（９）と
下側電気伝導層（８）とから形成され、上側電気伝導層
（９）と下側電気伝導層（８）との間に柔軟層（１０）
が介設されることが特に好ましい。上側電気伝導層
（９）の上面と下側電気伝導層（８）の下面はともに硬
化膜（１１）で被覆されていることが好ましい。
【００２０】本発明による半導体集積回路実装方法は、
半導体集積回路装置実装基板（２）に半導体集積回路素
子実装基板（４）を実装する第１実装ステップと、半導
体集積回路素子実装基板（４）に半導体集積回路素子
（５）を実装する第２実装ステップと、半導体集積回路
素子実装基板（４）を形成する基板形成ステップとから
なる半導体集積回路実装方法において、前記基板形成ス
テップは、合金箔（２１）を用いて配線パターン（２
５）を形成する配線パターン形成ステップと、配線パタ
ーン（２５）に深絞り成形により第１突起（１３’）と
第２突起（１２’）とからなる突起を形成する突起形成
ステップと、第１突起（１３’）が上側になり第２突起
（１２’）が下側になるように配線パターン（２５）を
２層化する２層化ステップとを備え、第１実装ステップ
は、第２突起（１２）を半導体集積回路装置実装基板
（２）の所定位置に接合する第１接合ステップを含み、
第２実装ステップは、第１突起（１３）を半導体集積回
路素子（５）の所定位置に接合する第２接合ステップを
含む。
半導体集積回路装置実装基板（２）に半導体集積回路素
子実装基板（４）を実装する第１実装ステップと、半導
体集積回路素子実装基板（４）に半導体集積回路素子
（５）を実装する第２実装ステップと、半導体集積回路
素子実装基板（４）を形成する基板形成ステップとから
なる半導体集積回路実装方法において、前記基板形成ス
テップは、合金箔（２１）を用いて配線パターン（２
５）を形成する配線パターン形成ステップと、配線パタ
ーン（２５）に深絞り成形により第１突起（１３’）と
第２突起（１２’）とからなる突起を形成する突起形成
ステップと、第１突起（１３’）が上側になり第２突起
（１２’）が下側になるように配線パターン（２５）を
２層化する２層化ステップとを備え、第１実装ステップ
は、第２突起（１２）を半導体集積回路装置実装基板
（２）の所定位置に接合する第１接合ステップを含み、
第２実装ステップは、第１突起（１３）を半導体集積回
路素子（５）の所定位置に接合する第２接合ステップを
含む。
【００２１】突起が配線パターンの部分として形成され
ているので、配線パターンとその突起である接続端子の
特別な位置合わせ作業を要しない。２層化ステップは配
線パターン（２５）を折り曲げるステップであることが
好ましい。合金箔（２１）に硬化膜となる有機膜（２
３）を形成する有機膜形成ステップを備えることが好ま
しい。
ているので、配線パターンとその突起である接続端子の
特別な位置合わせ作業を要しない。２層化ステップは配
線パターン（２５）を折り曲げるステップであることが
好ましい。合金箔（２１）に硬化膜となる有機膜（２
３）を形成する有機膜形成ステップを備えることが好ま
しい。
【００２２】基板形成ステップは、更に、加熱すると非
固体化し常温で固体化する加熱時柔軟体（１０）を２層
化配線パターン（２５，２１）の層間に挿入する挿入ス
テップを備える。この挿入は、平面上の配線パターンに
平面上の柔軟フィルムを重合した後に両者を一体に折り
曲げることによる結果であることが好ましい。
固体化し常温で固体化する加熱時柔軟体（１０）を２層
化配線パターン（２５，２１）の層間に挿入する挿入ス
テップを備える。この挿入は、平面上の配線パターンに
平面上の柔軟フィルムを重合した後に両者を一体に折り
曲げることによる結果であることが好ましい。
【００２３】基板形成ステップは、更に、第１突起（１
３’）及び第２突起（１２’）に半田を接合する半田接
合ステップを備えることが特に好ましい。第２実装ステ
ップは、第１突起（１３）を局所的に加熱することによ
り半田（１４）を半導体集積回路素子（５）の所定位置
に接合するステップである。第１実装ステップは、第２
突起（１２）を非局所的に加熱することにより半田（１
４）を半導体集積回路装置実装基板（２）の所定位置に
接合するステップである。この非局所的加熱は、当該装
置の全体に対するものとすることができる。
３’）及び第２突起（１２’）に半田を接合する半田接
合ステップを備えることが特に好ましい。第２実装ステ
ップは、第１突起（１３）を局所的に加熱することによ
り半田（１４）を半導体集積回路素子（５）の所定位置
に接合するステップである。第１実装ステップは、第２
突起（１２）を非局所的に加熱することにより半田（１
４）を半導体集積回路装置実装基板（２）の所定位置に
接合するステップである。この非局所的加熱は、当該装
置の全体に対するものとすることができる。
【００２４】このように、実装用として専用の接続端子
を設け、必要部分のみに最低限必要な熱履歴が掛けら
れ、半導体集積回路装置の半導体集積回路装置外部実装
用端子基部（１５）と実装ランド（６）の間に膠化体
（１０）を内包させ、常温では固体化させ、且つ、熱履
歴印加時点では非固体化させるように膠化体（１０）の
特性を制御することにより、接続部分の間隙バラツキを
吸収することができる。
を設け、必要部分のみに最低限必要な熱履歴が掛けら
れ、半導体集積回路装置の半導体集積回路装置外部実装
用端子基部（１５）と実装ランド（６）の間に膠化体
（１０）を内包させ、常温では固体化させ、且つ、熱履
歴印加時点では非固体化させるように膠化体（１０）の
特性を制御することにより、接続部分の間隙バラツキを
吸収することができる。
【００２５】
【発明の実施の形態】図１は、本発明による半導体集積
回路実装装置の実施の形態を示し、実装済みの完成品の
断面図である。半導体集積回路装置１は、半導体集積回
路装置実装基板２と半導体集積回路装置３とから形成さ
れている。半導体集積回路装置３は、半導体集積回路素
子実装基板４と半導体集積回路素子５とから形成されて
いる。
回路実装装置の実施の形態を示し、実装済みの完成品の
断面図である。半導体集積回路装置１は、半導体集積回
路装置実装基板２と半導体集積回路装置３とから形成さ
れている。半導体集積回路装置３は、半導体集積回路素
子実装基板４と半導体集積回路素子５とから形成されて
いる。
【００２６】半導体集積回路装置３は、半導体集積回路
装置実装基板２に実装されて電気的にユニット結合され
ている。半導体集積回路素子５は、半導体集積回路素子
実装基板４に実装されて電気的にユニット結合されてい
る。半導体集積回路素子５は、シリコンが主構成材料で
あり、多数の回路素子が集積されて形成されている。
装置実装基板２に実装されて電気的にユニット結合され
ている。半導体集積回路素子５は、半導体集積回路素子
実装基板４に実装されて電気的にユニット結合されてい
る。半導体集積回路素子５は、シリコンが主構成材料で
あり、多数の回路素子が集積されて形成されている。
【００２７】半導体集積回路装置実装基板２の上面に、
島状に実装ランド６が形成されている。実装ランド６に
接合して実装ランド６の上面に後述する突起を介して半
導体集積回路素子実装基板４が電気的に且つ物理的に接
合している。このように接合する半導体集積回路素子実
装基板４は、内部に配線構造層７を備えている。配線構
造層７は、２層の配線層である下側配線層８と上側配線
層９とから形成されている。後述する製造方法で明らか
になるように、下側配線層８と上側配線層９は、１体物
が１８０度曲げられて折り重なった状態として畳まれて
形成されている。
島状に実装ランド６が形成されている。実装ランド６に
接合して実装ランド６の上面に後述する突起を介して半
導体集積回路素子実装基板４が電気的に且つ物理的に接
合している。このように接合する半導体集積回路素子実
装基板４は、内部に配線構造層７を備えている。配線構
造層７は、２層の配線層である下側配線層８と上側配線
層９とから形成されている。後述する製造方法で明らか
になるように、下側配線層８と上側配線層９は、１体物
が１８０度曲げられて折り重なった状態として畳まれて
形成されている。
【００２８】言い換えると、下側配線層８と上側配線層
９は端部の折り返し部で一連に連続して接続し１体に形
成されている。このような配線構造層の外側表面即ち下
側配線層８の下側面と上側配線層９の上側面と前述の端
部の外側面（図で右側面）は、硬質の硬化膜であるＰＩ
有機膜１１により被覆されている。
９は端部の折り返し部で一連に連続して接続し１体に形
成されている。このような配線構造層の外側表面即ち下
側配線層８の下側面と上側配線層９の上側面と前述の端
部の外側面（図で右側面）は、硬質の硬化膜であるＰＩ
有機膜１１により被覆されている。
【００２９】下側配線層８はＰＩ有機膜１１を貫通して
下方に突起する下側突起１２を備えている。下側突起１
２は、後述する製造方法で明らかになるように、下側配
線層８の部分として形成されている。上側配線層９はＰ
Ｉ有機膜１１を貫通して上方に突起する上側突起１３を
備えている。上側突起１３は、後述する製造方法で明ら
かになるように、上側配線層９の部分として形成されて
いる。
下方に突起する下側突起１２を備えている。下側突起１
２は、後述する製造方法で明らかになるように、下側配
線層８の部分として形成されている。上側配線層９はＰ
Ｉ有機膜１１を貫通して上方に突起する上側突起１３を
備えている。上側突起１３は、後述する製造方法で明ら
かになるように、上側配線層９の部分として形成されて
いる。
【００３０】下側突起１２の下面及び上側突起１３の上
面には、半田層１４が形成されている。下側の半田層１
４が、実装ランド６に接合している。半導体集積回路素
子５の下面に電極パッド１５が形成されている。電極パ
ッド１５に、半田層１４の上側の半田層１４に接合して
いる。即ち、半導体集積回路素子５は、電極パッド１
５、上側の半田層１４、上側突起１３、上側配線層９、
下側配線層８、下側突起１２、下側の半田層１４を介し
て、実装ランド６に電気的に接続している。
面には、半田層１４が形成されている。下側の半田層１
４が、実装ランド６に接合している。半導体集積回路素
子５の下面に電極パッド１５が形成されている。電極パ
ッド１５に、半田層１４の上側の半田層１４に接合して
いる。即ち、半導体集積回路素子５は、電極パッド１
５、上側の半田層１４、上側突起１３、上側配線層９、
下側配線層８、下側突起１２、下側の半田層１４を介し
て、実装ランド６に電気的に接続している。
【００３１】下側配線層８と上側配線層９との間に、膠
化体膜スペーサ１０が、介設されている。膠化体膜スペ
ーサ１０は、加熱による温度上昇により非固体化して塑
性化しその形状に変形性が生じるが、温度降下により再
び固体化する膠体物質例えば各種ゼラチンを原料として
形成されている。
化体膜スペーサ１０が、介設されている。膠化体膜スペ
ーサ１０は、加熱による温度上昇により非固体化して塑
性化しその形状に変形性が生じるが、温度降下により再
び固体化する膠体物質例えば各種ゼラチンを原料として
形成されている。
【００３２】配線構造層７は、縦横方向に配置される複
数のものとして形成されている。隣り合う２体又は２体
以上の配線構造層７と半導体集積回路素子５との間に形
成される空間は、エポキシ系樹脂封止１６により埋めら
れている。半導体集積回路素子５の周面は、半導体集積
回路素子表面カバー１７により被覆されて外界環境から
保護されている。
数のものとして形成されている。隣り合う２体又は２体
以上の配線構造層７と半導体集積回路素子５との間に形
成される空間は、エポキシ系樹脂封止１６により埋めら
れている。半導体集積回路素子５の周面は、半導体集積
回路素子表面カバー１７により被覆されて外界環境から
保護されている。
【００３３】
【実施例】電極パッド１５：厚さ１．０μｍ程度のＡｌ
合金製。半導体集積回路素子表面カバー１７：０．５μ
ｍ程度のＰＩ製。ＰＩ有機膜１１：厚さ１０μｍ程度。
上下側突起１２，１３（突出部分）：高さ１０μｍ。半
田層：厚さ１０μｍ，組成は７０wt％Ｓｎ−Ｐｂ〜９０
wt％Ｓｎ−Ｐｂ。Ｃｕ合金箔８：厚さ１８μｍ程度。膠
化体膜スペーサー９：ゼラチン質。
合金製。半導体集積回路素子表面カバー１７：０．５μ
ｍ程度のＰＩ製。ＰＩ有機膜１１：厚さ１０μｍ程度。
上下側突起１２，１３（突出部分）：高さ１０μｍ。半
田層：厚さ１０μｍ，組成は７０wt％Ｓｎ−Ｐｂ〜９０
wt％Ｓｎ−Ｐｂ。Ｃｕ合金箔８：厚さ１８μｍ程度。膠
化体膜スペーサー９：ゼラチン質。
【００３４】図２，３は、本発明による半導体集積回路
実装方法の実施の形態の複数のステップをそれぞれに示
すそれぞれの断面図である。実施例を付加して説明する
と、図２Ａに示されるように、Ｃｕ合金を圧延して厚さ
１８μｍ程度の圧延Ｃｕ合金箔２１を形成し、図２Ｂに
示されるように、Ｃｕ合金箔８の上面にＰＩ溶液２２を
滴下して、厚さが１０μｍ程度になるまでしばらく放置
して待つ。その後紫外線を照射してＰＩを硬化させてＰ
Ｉ有機膜２３（図１のＰＩ有機膜１１に相当）を形成す
る。
実装方法の実施の形態の複数のステップをそれぞれに示
すそれぞれの断面図である。実施例を付加して説明する
と、図２Ａに示されるように、Ｃｕ合金を圧延して厚さ
１８μｍ程度の圧延Ｃｕ合金箔２１を形成し、図２Ｂに
示されるように、Ｃｕ合金箔８の上面にＰＩ溶液２２を
滴下して、厚さが１０μｍ程度になるまでしばらく放置
して待つ。その後紫外線を照射してＰＩを硬化させてＰ
Ｉ有機膜２３（図１のＰＩ有機膜１１に相当）を形成す
る。
【００３５】更に、図２Ｃに示されるように、Ｃｕ合金
箔２１のＰＩ有機膜２３が形成されていない側の面に感
光性レジスト２４を塗布し、ガラスマスクを用いて露光
し、感光性レジストにパターンを転写した後に、感光性
レジスト２４を硬化させて、未硬化部分の感光性レジス
トを洗い流す。Ｃｕ合金箔２１に酸性の塩酸や硫酸を噴
霧し、Ｃｕ合金箔２１に選択的に配線パターン２５（２
１）を形成する。
箔２１のＰＩ有機膜２３が形成されていない側の面に感
光性レジスト２４を塗布し、ガラスマスクを用いて露光
し、感光性レジストにパターンを転写した後に、感光性
レジスト２４を硬化させて、未硬化部分の感光性レジス
トを洗い流す。Ｃｕ合金箔２１に酸性の塩酸や硫酸を噴
霧し、Ｃｕ合金箔２１に選択的に配線パターン２５（２
１）を形成する。
【００３６】更に、図２Ｄに示されるように、レーザー
光源２６から自由に移動可能なフレキシブルファイバー
２７とレンズ２８を通してレーザー光２９を導いて硬化
済みの有機膜２３に照射し、図２Ｅに示されるように、
ＰＩ有機膜２３に突起１２，１３（図１参照）を形成す
るための突起形成用開口部３１、屈曲部補助切れ込み３
２を形成する。
光源２６から自由に移動可能なフレキシブルファイバー
２７とレンズ２８を通してレーザー光２９を導いて硬化
済みの有機膜２３に照射し、図２Ｅに示されるように、
ＰＩ有機膜２３に突起１２，１３（図１参照）を形成す
るための突起形成用開口部３１、屈曲部補助切れ込み３
２を形成する。
【００３７】更に続いて、図２Ｆに示されるように、突
起形成用開口部３１に、ＰＩ有機膜２３の存在側に雌の
金型のダイ３３をセットし、その反対側に雄の金型のポ
ンチ３４をセットして、配線パターン２５に深絞り加工
を加えて、図２Ｇに示されるように、下側突起１２と上
側突起１３になる突起１２’，１３’を形成する。
起形成用開口部３１に、ＰＩ有機膜２３の存在側に雌の
金型のダイ３３をセットし、その反対側に雄の金型のポ
ンチ３４をセットして、配線パターン２５に深絞り加工
を加えて、図２Ｇに示されるように、下側突起１２と上
側突起１３になる突起１２’，１３’を形成する。
【００３８】更にその後に、図２Ｈに示されるように、
組成７０wt％Ｓｎ−Ｐｂ〜９０wt％Ｓｎ−Ｐｂの半田浴
に突起１２’，１３’を漬浸し、配線パターン２５を用
いてこれに電気を流すことによって、配線パターン２５
のうちの突起１２’，１３’の部分にのみ厚さ１０μｍ
の半田層１４を被服する。
組成７０wt％Ｓｎ−Ｐｂ〜９０wt％Ｓｎ−Ｐｂの半田浴
に突起１２’，１３’を漬浸し、配線パターン２５を用
いてこれに電気を流すことによって、配線パターン２５
のうちの突起１２’，１３’の部分にのみ厚さ１０μｍ
の半田層１４を被服する。
【００３９】更に次に、図２のステップＨに続くステッ
プを示す図３のステップＩに示されるように、雌の金型
のダイ３５をセットし、その反対側に雄の金型のポンチ
３６をセットし、その金型を用いて、外周部３７、完全
開口部３８に存在する配線パターン２５とＰＩ有機膜２
３の不要部分を切り離して、半導体集積回路素子搭載板
３９を形成する。
プを示す図３のステップＩに示されるように、雌の金型
のダイ３５をセットし、その反対側に雄の金型のポンチ
３６をセットし、その金型を用いて、外周部３７、完全
開口部３８に存在する配線パターン２５とＰＩ有機膜２
３の不要部分を切り離して、半導体集積回路素子搭載板
３９を形成する。
【００４０】更に次に、図２Ｊに示されるように、厚さ
１．０μｍ程度のＡｌ合金の電極パッド１５（図１参
照）と厚さ０．５μｍ程度のＰＩ製の半導体集積回路素
子表面カバー１７（図１参照）を有するＳｉを主構成材
とする半導体集積回路素子５と、半導体集積回路素子搭
載板３９上の半田層１４が被覆された突起１３’との位
置合わせを行って、配線パターン２５側から加熱用ヒー
ターツール４１から熱を１サイクルだけ加えることによ
って、電極パッド１５と接する突起１３’の半田層１４
のみ溶融して接着する。
１．０μｍ程度のＡｌ合金の電極パッド１５（図１参
照）と厚さ０．５μｍ程度のＰＩ製の半導体集積回路素
子表面カバー１７（図１参照）を有するＳｉを主構成材
とする半導体集積回路素子５と、半導体集積回路素子搭
載板３９上の半田層１４が被覆された突起１３’との位
置合わせを行って、配線パターン２５側から加熱用ヒー
ターツール４１から熱を１サイクルだけ加えることによ
って、電極パッド１５と接する突起１３’の半田層１４
のみ溶融して接着する。
【００４１】加熱用ヒーターツール４１で加えられる瞬
間加熱の作業では、半導体集積回路素子搭載板３９上の
半田層１４のうち、電極パッド１５と接する突起１３’
の半田層１４の半田のみ溶融し、その他の突起１２’の
半田層１４の半田は熱エネルギーが半導体集積回路素子
搭載板３９上の配線パターン２９を伝わっていくうちに
放散されることで、溶けないことを確認することができ
る。
間加熱の作業では、半導体集積回路素子搭載板３９上の
半田層１４のうち、電極パッド１５と接する突起１３’
の半田層１４の半田のみ溶融し、その他の突起１２’の
半田層１４の半田は熱エネルギーが半導体集積回路素子
搭載板３９上の配線パターン２９を伝わっていくうちに
放散されることで、溶けないことを確認することができ
る。
【００４２】更に次に、図２Ｋに示されるように、予め
完全開口部３８に対応する場所に金型で穴を開け、中心
部寄りの屈曲部補助切れ込み３２のサイズに切断したゼ
ラチン質の膠化体膜スペーサー１０を半導体集積回路素
子搭載板３９の配線パターン２５に接するように置き、
続いて図２Ｌに示されるように、膠化体膜スペーサー１
０を芯として配線パターン２５とＰＩ有機膜２３を一体
物として屈曲させ、半導体集積回路素子実装基板４の主
構成部材として形成する。
完全開口部３８に対応する場所に金型で穴を開け、中心
部寄りの屈曲部補助切れ込み３２のサイズに切断したゼ
ラチン質の膠化体膜スペーサー１０を半導体集積回路素
子搭載板３９の配線パターン２５に接するように置き、
続いて図２Ｌに示されるように、膠化体膜スペーサー１
０を芯として配線パターン２５とＰＩ有機膜２３を一体
物として屈曲させ、半導体集積回路素子実装基板４の主
構成部材として形成する。
【００４３】更に最後に、図２Ｍに示されるように、半
導体集積回路素子実装基板４の配線パターン２５が存在
する開口部４３と完全開口部３８から半導体集積回路素
子５にかけて、エポキシ系樹脂４２を塗布して充填し、
その後に全体を１６０℃８時間加熱させることにより、
エポキシ系樹脂を硬化させ、開口部４３に存在する配線
パターン部分４４と半導体集積回路素子５を固着させる
と、エポキシ系樹脂封止１６で埋められていない外部で
半導体集積回路装置実装基板２との接続の用を果たすよ
うに突起する露出突起の下側突起１２を有する半導体集
積回路装置３が作成されたことになる。
導体集積回路素子実装基板４の配線パターン２５が存在
する開口部４３と完全開口部３８から半導体集積回路素
子５にかけて、エポキシ系樹脂４２を塗布して充填し、
その後に全体を１６０℃８時間加熱させることにより、
エポキシ系樹脂を硬化させ、開口部４３に存在する配線
パターン部分４４と半導体集積回路素子５を固着させる
と、エポキシ系樹脂封止１６で埋められていない外部で
半導体集積回路装置実装基板２との接続の用を果たすよ
うに突起する露出突起の下側突起１２を有する半導体集
積回路装置３が作成されたことになる。
【００４４】ところで半導体集積回路装置３は、常温で
はゼラチン質の膠化体膜スペーサー１０が固体化されて
おり、長期保存を行った際や、搬送等のため当該装置を
ハンドリングした際も、変形は発生しなかった。
はゼラチン質の膠化体膜スペーサー１０が固体化されて
おり、長期保存を行った際や、搬送等のため当該装置を
ハンドリングした際も、変形は発生しなかった。
【００４５】実装製品となるように最終的には、図２Ｎ
に示されるように、半導体集積回路装置実装基板２の実
装ランド６と、Ｃｕ合金箔２１で補強された露出突起の
下側突起１２との位置合わせを行って、その露出突起に
存在する半田層１４の半田を用いて半導体集積回路装置
実装基板２に半導体集積回路装置３を接続することにな
る。
に示されるように、半導体集積回路装置実装基板２の実
装ランド６と、Ｃｕ合金箔２１で補強された露出突起の
下側突起１２との位置合わせを行って、その露出突起に
存在する半田層１４の半田を用いて半導体集積回路装置
実装基板２に半導体集積回路装置３を接続することにな
る。
【００４６】以上に詳しく記述した通り、半導体集積回
路装置１の実装方法として、半導体集積回路装置を２０
０〜２２０℃程度に加熱し、組成７０wt％Ｓｎ−Ｐｂ〜
９０wt％Ｓｎ−Ｐｂの半田を溶融させると共に、ゼラチ
ン質の膠化体膜スペーサーを非固体化させ、実装時点で
の接続部分の間隙バラツキが有った際も相手側の形状に
合わせてＰＩ有機膜が有る程度自由に位置を変えること
が出来て、接続部分の距離的間隙差を吸収することがで
きることを確認した。
路装置１の実装方法として、半導体集積回路装置を２０
０〜２２０℃程度に加熱し、組成７０wt％Ｓｎ−Ｐｂ〜
９０wt％Ｓｎ−Ｐｂの半田を溶融させると共に、ゼラチ
ン質の膠化体膜スペーサーを非固体化させ、実装時点で
の接続部分の間隙バラツキが有った際も相手側の形状に
合わせてＰＩ有機膜が有る程度自由に位置を変えること
が出来て、接続部分の距離的間隙差を吸収することがで
きることを確認した。
【００４７】以上に述べたように、半導体集積回路素子
を基板に接続して実装する際、印加熱が半導体集積回路
装置実装時に用いる端子に伝達されないので、半導体集
積回路装置実装時に用いる半田の表面酸化の進行を防止
することができる。このため、接続信頼度の低下が防止
される。
を基板に接続して実装する際、印加熱が半導体集積回路
装置実装時に用いる端子に伝達されないので、半導体集
積回路装置実装時に用いる半田の表面酸化の進行を防止
することができる。このため、接続信頼度の低下が防止
される。
【００４８】膠化体を備えるためフレキシブルである基
板は、半導体集積回路素子に接続する接続部分及び半導
体集積回路装置の部分であり接続部分であるフレキシブ
ル基板の構成部材として、その芯が堅く、且つ、寸法制
御に優れた構造であるので、全ての接続端子が半導体集
積回路基板と等しく触れあうことができ、更に、半導体
集積回路装置実装基板が変形していた際にも、フレキシ
ブル基板中に内包された膠化体が半導体集積回路装置実
装時点のみ変形可能であるので、半導体集積回路実装基
板の変形に追随することができ、よって端子オープンに
よる接続信頼度の低下を防ぐことができる。
板は、半導体集積回路素子に接続する接続部分及び半導
体集積回路装置の部分であり接続部分であるフレキシブ
ル基板の構成部材として、その芯が堅く、且つ、寸法制
御に優れた構造であるので、全ての接続端子が半導体集
積回路基板と等しく触れあうことができ、更に、半導体
集積回路装置実装基板が変形していた際にも、フレキシ
ブル基板中に内包された膠化体が半導体集積回路装置実
装時点のみ変形可能であるので、半導体集積回路実装基
板の変形に追随することができ、よって端子オープンに
よる接続信頼度の低下を防ぐことができる。
【００４９】
【発明の効果】本発明による半導体集積回路実装装置及
びその実装方法は、半導体集積回路素子の実装時の熱エ
ネルギーが半導体集積回路装置を実装する際に使用する
露出突起に伝わることがないので、表面に存在する半田
の酸化の進行を防止することができる。言い換えると、
接続信頼度のが低下を防ぐことができる。
びその実装方法は、半導体集積回路素子の実装時の熱エ
ネルギーが半導体集積回路装置を実装する際に使用する
露出突起に伝わることがないので、表面に存在する半田
の酸化の進行を防止することができる。言い換えると、
接続信頼度のが低下を防ぐことができる。
【００５０】更に付加的にいえば、半導体集積回路装置
を実装する際に使用する露出突起や半導体集積回路素子
を接続する内部の突起が、その芯として柔らかい半田が
用いられるのではなく、半田と比較して堅い合金箔が用
いられ、更に、その突起量も金型での深絞りで作られる
ため、製造時点でいかようにもコントロールすることが
できる。
を実装する際に使用する露出突起や半導体集積回路素子
を接続する内部の突起が、その芯として柔らかい半田が
用いられるのではなく、半田と比較して堅い合金箔が用
いられ、更に、その突起量も金型での深絞りで作られる
ため、製造時点でいかようにもコントロールすることが
できる。
【００５１】更に付加的にいえば、半導体集積回路装置
中に内包されている膠化体が半導体集積回路装置の実装
時点で非固体化し、接続部分が有る程度自由に位置を変
えることができる為、実装時点での接続部分の間隙バラ
ツキを吸収できる。その上、このような膠化体は常温で
は固体化しているため、半導体集積回路装置の保存性・
ハンドリング性は全く犠牲にならない。
中に内包されている膠化体が半導体集積回路装置の実装
時点で非固体化し、接続部分が有る程度自由に位置を変
えることができる為、実装時点での接続部分の間隙バラ
ツキを吸収できる。その上、このような膠化体は常温で
は固体化しているため、半導体集積回路装置の保存性・
ハンドリング性は全く犠牲にならない。
【図１】図１は、本発明による半導体集積回路実装装置
の実施の形態を示す断面図である。
の実施の形態を示す断面図である。
【図２】図２は、本発明による半導体集積回路実装方法
の実施の形態をステップ順に示す断面図である。
の実施の形態をステップ順に示す断面図である。
【図３】図３は、本発明による半導体集積回路実装方法
の実施の形態をステップ順に図２のステップに続けて示
す断面図である。
の実施の形態をステップ順に図２のステップに続けて示
す断面図である。
【図４】図４は、公知の半導体集積回路実装装置を示す
断面図である。
断面図である。
【図５】図５は、図４の半導体集積回路の実装方法をス
テップ順に示す断面図である。
テップ順に示す断面図である。
１…半導体集積回路装置 ２…半導体集積回路装置実装基板（半導体集積回路素子
搭載板３９） ３…半導体集積回路装置 ４…半導体集積回路素子実装基板 ５…半導体集積回路素子 ６…実装ランド ７…配線構造層（電気接続層） ８…下側配線層 ９…上側配線層 １０…膠質体（柔軟体、柔軟層、膠化体膜スペーサ） １１…ＰＩ有機膜 １２…下側突起 １３…上側突起 １４…半田層（半田） １５…電極パッド（接続端子） ２１…Ｃｕ合金箔 ２５…配線パターン
搭載板３９） ３…半導体集積回路装置 ４…半導体集積回路素子実装基板 ５…半導体集積回路素子 ６…実装ランド ７…配線構造層（電気接続層） ８…下側配線層 ９…上側配線層 １０…膠質体（柔軟体、柔軟層、膠化体膜スペーサ） １１…ＰＩ有機膜 １２…下側突起 １３…上側突起 １４…半田層（半田） １５…電極パッド（接続端子） ２１…Ｃｕ合金箔 ２５…配線パターン
Claims (13)
- 【請求項１】第１基板と、前記第１基板の１面に搭載さ
れる半導体集積回路装置とからなり、前記半導体集積回
路装置は、第２基板と、前記第２基板の上面に形成され
る半導体集積回路素子とを備え、前記第２基板は前記半
導体集積回路素子と前記第１基板を電気的に接続するた
めの電気接続層を有し、前記電気接続層は加熱されて非
固体化する膠化体を含む半導体集積回路実装装置。 - 【請求項２】 請求項１において、前記電気接続層は、電
気伝導層と前記膠化体とから形成されることを特徴とす
る半導体集積回路実装装置。 - 【請求項３】請求項２において、前記電気伝導層は、上
方に突起する電気伝導突起を有し、前記電気伝導突起の
上面に半田層が形成されていることを特徴とする半導体
集積回路実装装置。 - 【請求項４】請求項３ において、前記半田層は局所的に
加熱されることにより前記半導体集積回路素子に電気的
に接続されることを特徴とする半導体集積回路実装装
置。 - 【請求項５】請求項１ において、前記電気接続層は、上
側電気伝導層と下側電気伝導層とから形成され、前記上
側電気伝導層と下側電気伝導層との間に前記膠化体が介
設されていることを特徴とする半導体集積回路実装装
置。 - 【請求項６】請求項５ において、前記上側電気伝導層の
上面と前記下側電気伝導層の下面はともに硬化膜で被覆
されていることを特徴とする半導体集積回路実装装置。 - 【請求項７】 半導体集積回路装置実装基板に半導体集積
回路素子実装基板を実装する第１実装ステップと、前記
半導体集積回路素子実装基板に半導体集積回路素子を実
装する第２実装ステップと、前記半導体集積回路素子実
装基板を形成する基板形成ステップとからなる半導体集
積回路実装方法において、前記基板形成ステップは、合
金箔を用いて配線パターンを形成する配線パターン形成
ステップと、前記配線パターンに深絞り成形により第１
突起と第２突起とからなる突起を形成する突起形成ステ
ップと、前記第１突起が上側になり前記第２突起が下側
になるように前記配線パターンを２層化する２層化ステ
ップとを備え、前記第１実装ステップは、前記第２突起
を前記半導体集積回路装置実装基板の所定位置に接合す
る第１接合ステップを含み、前記第２実装ステップは、
前記第１突起を前記半導体集積回路素子の所定位置に接
合する第２接合ステップを含む半導体集積回路実装方
法。 - 【請求項８】請求項７ において、前記２層化ステップは
前記配線パターンを折り曲げるステップであることを特
徴とする半導体集積回路実装方法。 - 【請求項９】請求項７ において、前記合金箔に有機膜を
形成する有機膜形成ステップを備えることを特徴とする
半導体集積回路実装方法。 - 【請求項１０】請求項７ において、前記基板形成ステッ
プは、更に、加熱すると非固体化し常温で固体化する加
熱時柔軟体を前記２層化配線パターンの層間に挿入する
挿入ステップを備えることを特徴とする半導体集積回路
実装方法。 - 【請求項１１】請求項１０ において、前記基板形成ステ
ップは、更に、前記第１突起及び前記第２突起に半田を
接合する半田接合ステップを備えることを特徴とする半
導体集積回路実装方法。 - 【請求項１２】請求項１１ において、前記第２実装ステ
ップは、前記第１突起を局所的に加熱することにより前
記半田を前記前記半導体集積回路素子の前記所定位置に
接合するステップであることを特徴とする半導体集積回
路実装方法。 - 【請求項１３】請求項１２ において、前記第１実装ステ
ップは、前記第２突起を非局所的に加熱することにより
前記半田を前記半導体集積回路装置実装基板の所定位置
に接合するステップであることを特徴とする半導体集積
回路実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24201098A JP3248494B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体集積回路実装装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24201098A JP3248494B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体集積回路実装装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077466A JP2000077466A (ja) | 2000-03-14 |
| JP3248494B2 true JP3248494B2 (ja) | 2002-01-21 |
Family
ID=17082927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24201098A Expired - Fee Related JP3248494B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体集積回路実装装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248494B2 (ja) |
-
1998
- 1998-08-27 JP JP24201098A patent/JP3248494B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077466A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| CN100390951C (zh) | 电子部件安装基板的制造方法 | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
| US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| US6583040B1 (en) | Method of making a pillar in a laminated structure for a semiconductor chip assembly | |
| JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
| CN102612274A (zh) | 配线基板及其制造方法 | |
| JP5110163B2 (ja) | 部品内蔵モジュールの製造方法 | |
| US6548393B1 (en) | Semiconductor chip assembly with hardened connection joint | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP2006278520A (ja) | 積層型電子部品の製造方法 | |
| JP2000174052A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP3248494B2 (ja) | 半導体集積回路実装装置及びその製造方法 | |
| JP7425704B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009212160A (ja) | 配線基板およびその製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP4002117B2 (ja) | 多層基板及びその製造方法 | |
| JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| LAPS | Cancellation because of no payment of annual fees |