JP5175489B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5175489B2
JP5175489B2 JP2007119040A JP2007119040A JP5175489B2 JP 5175489 B2 JP5175489 B2 JP 5175489B2 JP 2007119040 A JP2007119040 A JP 2007119040A JP 2007119040 A JP2007119040 A JP 2007119040A JP 5175489 B2 JP5175489 B2 JP 5175489B2
Authority
JP
Japan
Prior art keywords
substrate
pin
resin
pins
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007119040A
Other languages
English (en)
Other versions
JP2008277526A (ja
Inventor
茂生 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007119040A priority Critical patent/JP5175489B2/ja
Priority to US12/107,966 priority patent/US8188589B2/en
Priority to TW97114988A priority patent/TWI469277B/zh
Priority to KR1020080038573A priority patent/KR20080096435A/ko
Publication of JP2008277526A publication Critical patent/JP2008277526A/ja
Application granted granted Critical
Publication of JP5175489B2 publication Critical patent/JP5175489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明はPGA（ピングリッドアレイ）型の半導体装置に用いられるピン付き基板およびピン付き基板の好適な製造方法、およびピン付き基板を用いた半導体製品に関する。
PGA型の半導体装置は、ソケットにピンを挿すだけで実装でき、BGA型の半導体装置のように、はんだリフローによって実装するといった煩雑な工程が不要であるという利点と、ソケットから製品を挿し換えるだけで製品を交換することができるという利点があり、種々の電子製品に使用されている。
PGA型の半導体装置には、配線基板にピン取り付け用のスルーホールを設け、スルーホールにピンを取り付けて製造する製品と、配線基板の実装面側に設けたピン接合用のパッドにピンを接合して製造する製品がある。
配線基板にスルーホールを設けてピンを取り付ける場合には、配線基板がピンの支持体になるから、配線基板自体がある程度の強度を備えている必要があり、補強用のコア基板を備えて形成される場合が多い。同様に、接合用のパッドにピンのネイルヘッドを接合してPGA型の半導体装置とする場合も、配線基板の反り等の変形を防止するために、コア基板を設ける等によって所定の強度を備えた配線基板が用いられてきた。
しかしながら、近年は、半導体装置の小型化、薄型化が求められ、厚さが１ｍｍ以下といったように配線基板の厚さがきわめて薄くなってきた。このため、配線基板内に補強用のコア基板を設けるといったことができず、配線基板が十分な強度を保持しないためにはんだリフローの際に配線基板が反るといったことが問題となる。
図１４は配線基板５に設けたパッド６にピン７を接合したPGA型のパッケージの例を示す。このパッケージを形成する際には、配線基板５のパッド６にはんだペースト８を塗布した後、配線基板５とピン７とを支持治具により支持し、支持治具とともにリフロー装置に搬入してピン７をパッド６にはんだ接合する。図１５は、支持治具９を用いて配線基板５にピン７を接合する工程を示す。このリフロー工程では、リフロー装置から搬出された配線基板５と支持治具９が室温程度になったところで、支持治具９を配線基板５から取り外すが、配線基板５が反ってしまうと、反りによって傾いたピン７が支持治具９のピン挿入孔９ａに引っ掛かり、支持治具９を配線基板５から外すことができなくなり、無理に支持治具９を外すと製品が損傷してしまうという問題が生じる。
なお、PGA型のパッケージの構成として、基板にピンを取り付けたピン付き基板を配線基板とは別個に用意し、配線基板にピン付き基板を接合することによって、ピンの接合強度を保持するとともに配線基板の高密度化を図ることを可能にする製品が提案されている（たとえば、特許文献１〜３）。
特開平７−１６９８７６号公報 特開平９−１２９７７８号公報 特開２０００−２２０１９号公報
しかしながら、上記の配線基板にピン付き基板を接合して構成されるPGA型の半導体製品の場合は、ピン付き基板を形成するために、基板に穴あけ加工を施し、基板にピンを挿入し、ピンを基板にろう付け加工するといった作業が必要であり、ピン付き基板を製造する工程が煩雑であるという問題がある。また、基板にピンをろう付けして取り付ける構成としているために、ピン付き基板を配線基板にはんだ接合する際の温度に耐えられるように、ピン付き基板にピンをろう付けするろう材を選択する必要があり、ろう材の材料選択についても制約されるという問題もある。
本発明はこれらの課題を解決すべくなされたものであり、厚さが薄く変形しやすい配線基板を使用する場合であっても、確実にかつ容易にPGA型の半導体製品を製造することができ、製造も容易なピン付き基板およびこのピン付き基板の好適な製造方法並びにこのピン付き基板を用いた半導体製品を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、樹脂成形により形成された樹脂基板にピンの一端部が埋設されたピン付き基板と、前記ピンとの接続用のパッドが形成された配線基板とを備え、前記ピンの一端部に、前記ピンの軸部よりも径大となるヘッド部が形成され、前記ピン付き基板は、前記樹脂基板の一方の面から前記ピンの一端部の端面が前記樹脂基板の一方の面と面一に露出し、該樹脂基板の他方の面から前記ピンの他端部が延出して形成され、前記配線基板は、一方の面に前記パッドが形成され、他方の面に半導体素子搭載部が形成され、前記ピンの一端部の端面と前記パッドとが導電材を介して接合されて前記ピン付き基板と前記配線基板とは、接合されていることを特徴とする。なお、ピンの一端部とは、ピンに設けられるヘッド部、接続突起、ピンの上端面を含む概念である。
前記ピンの一端部が、前記樹脂基板の一方の面と面一に形成されていることにより、薄型でコンパクトな半導体製品として提供される。また、前記ピンの一端部に、ピンの軸部よりも径大となるヘッド部が形成されていることによってピンとパッドとの接合性を向上させることができる。
また、前記ピンの軸部の中途部に、前記樹脂基板に埋没される係止部が設けられていることにより、前記ピンを樹脂基板に確実に支持することができる。例えば、前記ピンの軸部の中途部に、前記樹脂基板に埋没されるフランジが設けられ、前記樹脂基板の他方の面から延出する位置にある前記フランジの面と、前記樹脂基板の他方の面とが面一である。
また、前記配線基板の前記ピン付き基板が接合された面と反対側の面（他方の面）に、補強材が設けられることにより、前記配線基板とピン付き基板との物性値が異なることによって生じる応力を緩和し、半導体製品の信頼性を向上させることができる。
また、前記配線基板が、コアレスのビルドアップ基板であることで、薄型に好適である。
また、前記半導体パッケージの前記半導体素子搭載部に半導体素子を搭載した半導体装置を提供することができる。
また、樹脂基板にピンが設けられたピン付き基板を配線基板に接合して構成される半導体パッケージの製造方法であって、（ａ）前記ピンの軸部よりも径大となるヘッド部が形成された前記ピンの一端部を下型の樹脂成形面から突出させ、前記ピンの他端部を該下型のセット孔に挿入して前記ピンを下型にセットし、前記下型にセットされたピンの一端部の端面にフィルムを介して上型を当接させ、前記下型と上型とで樹脂成形用のキャビティを形成し、前記キャビティに樹脂を充填し、硬化させることによって前記樹脂基板を成形して、前記樹脂基板の一方の面から前記ピンの一端部の端面が前記樹脂基板の一方の面と面一に露出し、前記樹脂基板の他方の面から前記ピンの他端部が延出した前記ピン付き基板を形成し、（ｂ）一方の面にパッドが形成され、他方の面に半導体素子搭載部が形成された前記配線基板を形成し、（ｃ）前記ピンの一端部の端面と前記パッドとを導電材により前記前記ピン付き基板と前記配線基板とを接合することを特徴とする。
また、前記ピンとして、ピンの軸部の中途部にフランジを設けたピンを使用し、前記フランジを前記下型の樹脂成形面に当接させて前記下型に前記ピンをセットし、前記セット穴への樹脂の侵入を抑制して樹脂成形することを特徴とする。
本発明に係る半導体製品は、配線基板にピン付き基板を接合して形成されるから、ピン付き基板の保形性によって配線基板が支持され、半導体製品全体として所要の強度を保持することができる。また、配線基板に形成された接続用のパッドにピンの一端部をはんだ等の導電材を介して接続することにより、所要のピン接合強度を備えた、ピングリッドアレイ型の半導体製品として提供することができる。また、本発明に係るピン付き基板はこれらの半導体製品の製造に好適に使用でき、また本発明に係るピン付き基板の製造方法によれば、容易にピン付き基板を製造することができる。
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
（ピン付き基板）
図１は、本発明に係るピン付き基板の製造方法を示す。本発明に係るピン付き基板は、モールド樹脂によって平板状に樹脂成形された基板に、ピン１０を所定配置に整列して立設した形態に形成される。
図１（ａ）は、ピン１０を所定配列で支持するモールド用の金型の下型２０を示す。下型２０にはピン付き基板におけるピン１０の平面配列に合わせてピン１０を支持する多数のセット穴２１が形成されている。セット穴２１はピン１０の軸部が摺入される内径に形成される。ピン付き基板に取り付けられるピン１０は、ヘッド部１０ａの外径が０．７５mm程度であり、軸部の外径は０．３mm程度である。
図１（ｂ）は、下型２０にピン１０をセットした状態を示す。図示例のピン１０は、軸部１０ｂの上部に、軸部１０ｂよりも径大に形成され、端面（頂部面）が平坦面に形成された円形のヘッド部１０ａを備える。ピン１０は、軸部１０ｂをセット穴２１に振り込むようにしてセットされる。
セット穴２１にピン１０の軸部１０ｂを挿入することにより、ピン１０はセット穴２１の底面に軸部１０ｂの下端が当接し、ヘッド部１０ａが下型２０の上面（樹脂成形面２０ａ）から若干上方に離間した状態で支持される。
図１（ｃ）、（ｄ）は、ピン１０がセットされた下型２０に上型２２を対向させて配置して樹脂成形する工程である。図１（ｃ）に示すように、上型２２の下型２０に対向する面（樹脂成形面２２ａ）は平坦面に形成されている。上型２２の樹脂成形面２２ａをモールド用のフィルム２４により被覆し、フィルム２４にピン１０のヘッド部１０ａの端面を当接させて上型２２と下型２０とでピン１０をクランプすることによりキャビティ２６が形成される。キャビティ２６にはキャビティ２６に連通して設けられたモールドゲート２５から樹脂が充填される。
モールド用のフィルム２４には、モールド金型の加熱温度に耐えられる耐熱性を有し、金型面および樹脂から容易に剥離し、モールド金型のキャビティの内面にならって容易に変形する柔軟性および伸展性を有する材料、たとえばPTFE、ETFE、PET、FEPフィルム、フッ素含浸ガラスクロス、ポリプロピレンフィルム、ポリ塩化ビニリジン等が好適に用いられる。また、モールド用のフィルムをキャビティの内面にならうように上型２２にエア吸着して樹脂成形し、また、キャビティ２６内を真空引きし、キャビティ２６内を減圧した状態でキャビティ２６にモールド用の樹脂を充填して樹脂成形する。キャビティ２６内を減圧して樹脂成形することにより、樹脂中にボイドが混入することを防止して樹脂成形することができる。
図１（ｄ）は、キャビティ２６に樹脂３０を充填した状態を示す。キャビティ２６は閉鎖空間として形成され、所定の圧力でキャビティ２６に樹脂３０を充填し、樹脂３０を熱硬化させて樹脂成形する。
図２は、上記の樹脂成形操作によって製造したピン付き基板４０を示す。ピン付き基板４０は、樹脂成形後、型開きし、下型２０から成形品を離型して金型外に取り出して得られる。
ピン付き基板４０は樹脂３０によって平板状に樹脂成形された樹脂基板４２に、多数本のピンを立設して形成される。下型２０と上型２２の樹脂成形面２０ａ、２２ａが平坦面に形成されているから、樹脂基板４２の両面は平坦面に形成される。
ピン付き基板４０に立設されたピン１０は、ピン１０の一端部に形成されたヘッド部１０ａが樹脂基板４２に没入され、ピン１０の他端部（軸部１０ｂ）が樹脂基板４２の他方の面（下面）から延出する。ピン１０の他端部は、ソケットに挿入される外部接続端子となる。
ピン１０のヘッド部１０ａの端面（頂部面）は樹脂基板４２の一方の面（配線基板に接合される面）に面一に露出する。ピン１０のヘッド部１０ａの端面は樹脂成形時に、フィルム２４に押接されて被覆され、樹脂成形時にヘッド部１０ａの端面上に樹脂３０が侵入することが防止され、ヘッド部１０ａの端面は樹脂基板４２の一方の面で確実に露出した状態となる。
ピン付き基板４０の樹脂基板４２の厚さは、樹脂成形時のキャビティ２６の厚さ、いいかえれば下型２０にピン１０をセットした際の、下型２０の樹脂成形面２０ａからのピン１０の突出寸法（樹脂成形面２０ａからヘッド部１０ａの端面までの高さ）によって規定される。したがって、下型２０に形成されるセット穴２１は、ピン１０の軸部１０ｂの長さおよびヘッド部１０ａの厚さを考慮してその深さを設定する。
ピン付き基板４０の樹脂基板４２の厚さは０．２〜１．０ｍｍ程度である。ピン付き基板４０の樹脂基板４２は、配線基板の変形を抑えるために、所定の保形性が得られる厚さに設定される。キャビティ２６およびセット穴２１は、この樹脂基板４２の厚さに合わせて設定される。樹脂基板４２に用いられる樹脂材には、所定の強度を有するエポキシ系の樹脂あるいはエポキシ系の樹脂に補強用にシリカやアルミナ等のフィラーが混入された樹脂材が使用される。もちろん、エポキシ系以外の適宜樹脂材を使用することができる。
図３、４は、ピン付き基板の他の製造方法と、この製造方法によって得られたピン付き基板を示す。
本実施形態のピン付き基板の製造方法においても、下型２０にピン１１の軸部１１ｂを挿入するセット穴２１を設け、セット穴２１にピン１１の軸部１１ｂを挿入し（図３（ａ））、上型２２の樹脂成形面２２ａをモールド用のフィルム２４により被覆し、ピン１１のヘッド部１１ａの端面をフィルム２４に当接させ（図３（ｂ））、モールドゲート２５からキャビティ２６にモールド用の樹脂３０を充填して樹脂成形する（図３（ｃ））。
本実施形態において特徴的な構成は、軸部１１ｂの中途部に、下型２０の樹脂成形面２０ａに当接して下型２０におけるピン１１の挿入位置を規制するフランジ１１ｃを設けたピン１１を使用したことにある。
ピン１１の軸部１１ｂにフランジ１１ｃを設けたことにより、ピン１１を下型２０にセットした際に、セット穴２１の開口縁の近傍部分がフランジ１１ｃによって閉止されるから、樹脂成形した際に、セット穴２１とピン１１の外周面との隙間部分に樹脂が侵入することを抑えることができ、ピン１１の軸部１１ｂの外周側面に樹脂ばりが生じることを防止する。
なお、フランジ１１ｃを備えたピン１１を使用する場合は、下型２０の樹脂成形面２０ａからのピン１１の突出量が、軸部１１ｂ上でのフランジ１１ｃの位置によって決まるから、下型２０に形成するセット穴２１は、セット穴２１の底面に軸部１１ｂの下端が当接しない深さに設定すればよい。
図４に示すように、本実施形態のピン付き基板４３も、上述したピン付き基板４０と同様に平板状に樹脂成形された樹脂基板４２にピン１１が所定配置で立設され、樹脂基板４２の一方の面（上面）ではピン１１の一端部が樹脂基板４２の上面と面一となって露出し、フランジ１１ｃの下面位置と樹脂基板４２の下面位置とが面一となり、樹脂基板４２の他方の面（下面）からピン１１の他端部（軸部１１ｂ）が延出する。
本実施形態のピン付き基板４３では、ピン１１のヘッド部１１ａと係止部として作用するフランジ１１ｃが樹脂基板４２中に埋没するようにして樹脂成形されるから、樹脂基板４２にピン１１がより強固に取り付けられる。
図５、６は、ピン付き基板のさらに他の製造方法と、この製造方法によって得られたピン付き基板を示す。
本実施形態のピン付き基板の製造方法においては、軸部１２ｂの中途に係止部として作用する突起１２ｃを設けたピン１２を用いてピン付き基板４４を形成することを特徴とする。樹脂成形に使用する下型２０および上型２２の構成、および樹脂成形工程は前述した実施の形態と同様であるので説明を省略する。
ピン１２の軸部１２ｂに設ける突起１２ｃは、樹脂成形した際に樹脂基板４２の内部に完全に埋没する位置に設けられる。すなわち、セット穴２１の底に軸部１２ｂの下端を当接させて下型２０にピン１２をセットした際に、下型２０の樹脂成形面２０ａよりも上位置に突起１２ｃが位置するように、突起１２ｃの軸部１２ｂ上における位置を設計する。
図６に示すように、本実施形態のピン付き基板４４は、樹脂成形によって平板状に樹脂成形された樹脂基板４２の一方の面（上面）に、ピン１０の一端部として形成されたヘッド部１２ａの平坦面に形成された端面が、樹脂基板４２の上面と面一に配置されて露出し、樹脂基板４２の他方の面（下面）からピン１２の他端部（軸部１２ｂ）が延出する。ピン１２の軸部１２ｂに設けられた突起１２ｃは、樹脂基板４２の内部に完全に没入（埋設）した状態で樹脂成形されている。
本実施形態のように、樹脂基板４２の内部に突起１２ｃを埋設した形態で樹脂成形した場合は、突起１２ｃがピン１２を樹脂基板４２から抜け止めさせるように作用し、ピン付き基板４４にピン１２を確実に支持することができる。
なお、ヘッド部を備えたピンを樹脂成形してピン付き基板を形成する場合に、ヘッド部の端面（頂部面）が常に樹脂基板４２の外面と面一に形成されていなければならないものではない。場合によってはヘッド部の頂部面が樹脂基板４２の外面から突出するように樹脂成形してもよいし、ヘッド部の頂部面が樹脂基板４２の外面から若干後退して、ヘッド部の部位が凹部状になるように形成してもよい。
ヘッド部の頂部面を樹脂基板４２の外面から突出させる際には、ヘッド部の頂部面を平坦面のまま突出させる形態の他に、ヘッド部の頂部を円錐形として頂部が突出するようにしたり、ヘッド部の頂部を球面状の曲面に形成して頂部が突出するようにしたりすることもできる。樹脂基板４２の外面からヘッド部を部分的に突出させるようにするには、下型２０と上型２２とでピンをクランプした際に、ヘッド部の頂部をフィルム２４に押入して、ヘッド部の頂部に樹脂が侵入しないようにして樹脂成形すればよい。ヘッド部の頂部が樹脂基板４２の外面から突出する突出量が大きくなる場合にはフィルム２４の厚さを厚くするといったように、ヘッド部の突出量に合わせて使用するフィルム２４の厚さを選択して樹脂成形する。
図７は、ピン付き基板のさらに他の製造方法を示す。上述した各実施の形態においてはピンの一端部に軸部よりも径大に設けたヘッド部を備えたピンを樹脂成形してピン付き基板を製造した例について説明した。本実施形態では、ピンの一端部にヘッド部が形成されていない、いわばピン全体が軸部１３ｂと同一径に形成されたピンを用いてピン付き基板を形成することを特徴とする。
図７に示す実施の形態は、軸部１３ｂの中途に係止部として作用するフランジ状の突起１３ｃを設けたピン１３を樹脂成形してピン付き基板４５を形成する例である。図７（ａ）に示すように、セット穴２１が形成された下型２０にピン１３をセットした際に、突起１３ｃが下型２０の樹脂成形面２０ａよりも上方に位置するように軸部１３ｂ上での突起１３ｃの形成位置が設定されている。
図７（ｂ）に示すように、軸部１３ｂの上端面１３ａがフィルム２４に当接するように上型２２と下型２０とでクランプし、キャビティ２６を形成し、モールドゲート２５からキャビティ２６に樹脂３０を充填する。図７（ｃ）は、キャビティ２６に樹脂３０が充填された状態を示す。
図８（ａ）は、ピン１３を樹脂成形して得られたピン付き基板４５である。ピン１３の一端部である上端面１３ａが樹脂基板４２の一方の面（上面）と面一に露出し、軸部１３ｂの中途に形成された係止部としての突起１３ｃが樹脂基板４２の内部に没入して樹脂成形され、樹脂基板４２の他方の面（下面）からピン１３の他端部が延出する。突起１３ｃが樹脂基板４２に埋没して樹脂成形されることにより、ピン１３が全体として同一径に形成されていても、ピン１３を樹脂基板４２から抜け止めして支持することができる。
図８（ｂ）、（ｃ）は、図８（ａ）と同様に、ピン全体が同一径に形成されたピン１４、１５を樹脂成形して形成したピン付き基板４６，４７の例である。
図８（ｂ）は、ピン１４の軸部１４ｂの中途に断面形状が三角形状の突起１４ｃを設けた例で、突起１４ｃが樹脂基板４２の内部に完全に埋没して樹脂成形された例である。図８（ｃ）は、ピン１５の軸部１５ｂの中途に断面形状が三角形状の突起１５ｃを設けた例で、突起１５ｃを樹脂基板４２の下面に位置合わせして樹脂成形した例である。図８（ｂ）、（ｃ）のいずれの場合も、ピン１４、１５の一端部である上端面１４ａ、１５ａが樹脂基板４２の上面（配線基板との接合面）に面一に露出する。
図９は、樹脂基板４２の上面から突出する突出部を有するピン１６、１７、１８を用いてピン付き基板４８、４９、５０を形成した例を示す。
図９（ａ）に示すピン付き基板４８は、軸部１６ｂの中途にフランジ１６ｃを設けるとともに、一端部に円錐状の接続突起１６ｄを設けたピン１６を用いてピン付き基板４８を形成した例である。フランジ１６ｃはピン１６を樹脂成形する際に下型からのピンの突出量を規制し、かつ軸部１６ｂ外面に樹脂ばりが生じることを防止する。接続突起１６ｄは、樹脂基板４２の上面から突起部分のみが突出するように樹脂成形されている。
図１０に、接続突起１６ｄを設けたピン１６を用いてピン付き基板４８を樹脂成形する状態を示す。上型２２と下型２０とでピン１６をクランプすることにより、上型２２の樹脂成形面を被覆するフィルム２４にピン１６の接続突起１６ｄが押入され、接続突起１６ｄの外面がフィルム２４によって被覆され、キャビティ２６に樹脂を充填した際に、接続突起１６ｄの外面に樹脂が侵入することを防止して樹脂成形される。これによって、樹脂基板４２の外面から接続突起１６ｄが突出し、接続突起１６ｄの外面に樹脂を付着させることなく接続突起１６ｄの外面を露出させた状態で樹脂成形される。この樹脂成形操作においては、接続突起１６ｄの部位が押入される程度の柔軟性および厚さを備えたフィルム２４を使用する。
図９（ｂ）は、ピン１７の一端部として軸部１７ｂの上端に球面状の外面を有する接続突起１７ｄを備えたピン１７を用いてピン付き基板４９を形成した例である。この実施形態においても、下型２０と上型２２とでピン１７をクランプした際に、フィルム２４に接続突起１７ｄが押入され、接続突起１７ｄの外面がフィルム２４によって被覆された状態で樹脂成形することにより、接続突起１７ｄを樹脂基板４２の上面から露出させた状態で突出させることができる。ピン１７の軸部１７ｂの中途にフランジ１７ｃを設けることは、図９（ａ）に示す実施の形態と同様である。樹脂基板４２の下面からはピン１７の他端部が延出する。
図９（ｃ）は、ピン１８の一端部として軸部１８ｂの上端を球面状に加工して接続突起１８ｄとしたピン１８を用いてピン付き基板５０を形成した例である。上記例と同様に、下型２０と上型２２とでピン１８をクランプする際に、軸部１８ｂの球面状に加工したピン１８の接続突起１８ｄがフィルム２４によって被覆されるようにして樹脂成形することにより、樹脂基板４２の上面から、軸部１８ｂの端部の接続突起１８ｄを露出させた状態で突出させることができる。
なお、ピン１８の一端部に形成する接続突起を球面状に形成するかわりに、円錐状に形成することもできる。
図８および図９（ｃ）に示したピン付き基板は、ピン全体が同一径の軸部からなるピンを用いて形成されるから、従来のような軸部よりも径大に形成されたヘッド部を備えたピンを使用する場合にくらべて、高密度にピンを配置することができる。これによって、ピンをより高密度に配置することができ、半導体装置の多ピン化とピンの高密度配置に対応することが可能になる。また、ピンの軸部に突起等を設け、樹脂基板４２に突起を埋没させるようにして樹脂成形することにより、樹脂基板４２に抜け止めしてピンを取り付けることができ、ピンの接合強度を向上させることができる。
なお、ピン付き基板に使用するピンには、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−コバルト合金等が使用され、事前に、ピンの外面に、下地層側からニッケルめっき層／金めっき層、あるいはニッケルめっき層／パラジウムめっき層／金めっき層を設け、ピンの外表面が金めっき層によって被覆されたピンを用いてピン付き基板を形成する。
また、上記実施形態では、一つのキャビティ２６により一つのピン付き基板を樹脂成形する例を示したが、一つのキャビティ２６で複数のピン付き基板を一括して樹脂成形し、大判の樹脂成形品を成形した後、樹脂成形品を一つの製品単位に切断することによって、個々のピン付き基板とすることもできる。
（半導体製品）
上述したピン付き基板は配線基板と接合することによって、半導体パッケージあるいは半導体装置として提供される。
図１１は、図２に示したピン付き基板４０を配線基板に接合して半導体装置を形成する工程を示す。
配線基板６０は、ビア６５を介して層間で配線パターン６６を電気的に接続して配線層６１を積層することにより形成される。配線基板６０のピン付き基板４０が接合される面（下面）には、ピンが接続されるパッド６２が形成され、配線基板６０の上面には半導体素子７０を接続するためのパッド６３が形成されている。配線基板６０のパッド６３が形成された領域が半導体素子搭載部である。
図１１（ａ）は、ピン付き基板４０を接合する配線基板６０のピン接続用のパッド６２にはんだペースト６４を供給し、ピン付き基板４０と位置合わせした状態を示す。ピン付き基板４０には、配線基板６０に形成された接続用のパッド６２の平面配置と同一の平面配置にピン１０が取り付けられている。
図１１（ｂ）は、ピン付き基板４０と配線基板６０とを治具等を用いて位置合わせし、はんだリフローによってはんだ接合した状態を示す。配線基板６０に形成された接続用のパッド６２とピン付き基板４０に形成されたピン１０のヘッド部１０ａとは一対一に対応し、ピン付き基板４０に取り付けられたピン１０はヘッド部１０ａが樹脂基板４２の接合面で露出して支持されているから、はんだリフローによって各々のパッド６２とピン１０のヘッド部１０ａとが確実にはんだ接合される。
なお、はんだペースト６４は、パッド６２に供給するかわりにピン付き基板４０のヘッド部１０ａに供給してもよく、また、パッド６２とヘッド部１０ａの双方に供給してもよい。また、はんだの替わりに導電性接着剤によってピン付き基板４０と配線基板６０とを接合してもよい。
図１１（ｃ）は、配線基板６０にピン付き基板４０を接合した後、配線基板６０に半導体素子７０を搭載した状態を示す。図では、半導体素子７０をフリップチップ接続によって搭載した状態を示す。半導体素子７０は、ワイヤボンディングによって搭載することももちろん可能である。
なお、半導体素子７０は、本実施形態のように、ピン付き基板４０を配線基板６０に接合した後に配線基板６０に搭載してもよいし、配線基板６０にピン付き基板４０を接合する前に配線基板６０に搭載してもよい。
図１１（ｂ）は、配線基板６０にピン付き基板４０を接合した半導体パッケージとしての半導体製品、図１１（ｃ）は、半導体パッケージに半導体素子７０を搭載した半導体装置としての半導体製品である。
本実施形態の半導体製品は、配線基板６０にピン付き基板４０を接合したことによって、配線基板６０のパッド６２とピン１０とが電気的に接続され、ピングリッドアレイ型の半導体パッケージあるいは半導体装置として提供される。
ピン付き基板４０は配線基板６０に形成されたパッド６２に位置合わせしてピン１０を配置して形成されるものであり、配線基板６０は、従来のピン接合用のパッドを備えた配線基板と同様な形態に形成される。
ピン付き基板４０は配線基板６０の変形を抑えるための所定の保形性を備えているから、配線基板６０にピン付き基板４０を接合することによって、配線基板６０が補強され、単独では変形しやすい配線基板６０であっても、ピン付き基板４０によって保形支持され、所要の強度を有し、変形を抑えた半導体製品として提供される。また、ピン付き基板４０を配線基板６０に接合して半導体製品とすることにより、ピン付き基板４０に取り付けられた各々のピン１０も接合強度が向上し、ピングリッドアレイ型の半導体製品を挿抜操作するに十分な接合強度が得られる。
なお、図１１（ｂ）に示すように、ピン付き基板４０と配線基板６０とを接合した後、ピン付き基板４０と配線基板６０との接合部の隙間部分に樹脂を充填し、接合部を樹脂によって封止するとともに樹脂を硬化させ、ピン付き基板４０と配線基板６０との接合部分を補強することも可能である。
本発明に係る半導体製品を構成する配線基板６０の構成、たとえば配線層の積層数や配線基板６０の製造方法はとくに限定されるものではないが、薄型のコアレスのビルドアップ基板に適用するととくに好適である。コアレスの配線基板としては、支持板上に複数の配線層と絶縁層を積層した後、支持板を除去して配線基板とするビルドアップ基板（特許第3635219号）が好適に使用される。
図１２は、ピン付き基板４０を配線基板６０に接合した際に、ピン付き基板４０と配線基板６０との、熱膨張係数等の物性値の相違によって、半導体製品に反り等が生じないようにする方法として、配線基板６０のピン付き基板４０を接合する面とは反対側の面（半導体素子を搭載する面）に補強材８０を接合した例を示す。図１２（ａ）は、半導体素子搭載面に補強材８０を接合した配線基板６０とピン付き基板４０とを接合する前の状態、、図１２（ｂ）は、配線基板６０とピン付き基板４０とを接合し、半導体素子７０を搭載した状態を示す。
補強材８０はピン付き基板４０と応力のバランスをとるためのものであり、樹脂あるいは金属等の適宜材料、たとえばピン付き基板４０の樹脂基板４２を構成する樹脂材と同一の樹脂材を使用することができる。
補強材８０は、半導体素子７０を搭載する領域を確保するため枠体状に形成される。図１２では、配線基板６０に補強材８０を接合した後に、配線基板６０とピン付き基板４０とを接合したが、配線基板６０とピン付き基板４０とを接合した後に、配線基板６０に補強材８０を接合してもよい。また、配線基板６０に対して樹脂成形する方法によって補強材８０を配線基板６０に取り付けることもできる。
また、配線基板６０とピン付き基板４０との熱膨張係数等の物性値をマッチングさせる方法として、ピン付き基板を樹脂成形する際に使用するモールド用の樹脂材を選択し、樹脂材に混入させるシリカ等のフィラーの充填量を調節し、または使用するフィラー材を選択するといった方法を利用することも可能である。
図１１および図１２では、配線基板６０に接合するピン付き基板として図２に示したピン付き基板４０を接合した例を示したが、図４、６、８、９に示すピン付き基板についても、同様に配線基板６０に接合して半導体製品とすることができる。
図１３は、図９（ａ）に示したピン付き基板４８を配線基板６０に接合して半導体装置を形成した例を示す。ピン付き基板４８は、樹脂基板４２の上面から突出する接続突起１６ｄが形成されたピン１６を備えているから、配線基板６０にピン付き基板４８を接合する際に、接続突起１６ｄをパッド６２に突き当てるようにすることで、ピン付き基板４８の位置決めが容易になり、また接続突起１６ｄを設けたことによって、接続突起１６ｄとパッド６２とのはんだ接合による接合面積が増大し、これによってピン１６の接合強度が向上するという利点がある。また、接続突起１６ｄを設けたことにより、はんだ接合時のボイド抜きの効果も得られる。
また、図８、９（ｃ）に示したピン全体が同一径に形成されたピン付き基板４５、４６、４７、５０では、ピンの端面がヘッド部を備えたピンに比べて細径に形成されているから、配線基板６０に形成する接続用のパッド６２も縮径して形成することができ、これによってパッド６２を高密度に配置することが可能になる。
また、本発明に係るピン付き基板は、樹脂成形によって形成した樹脂基板４２にピンを立設して形成されるから、樹脂基板４２によってピンが確実に支持され、取り扱いが容易である。
また、樹脂成形する際に、下型と上型によってピンを正確に整列して樹脂成形するからピンの高さを揃えることができ、ピンの傾きを抑えて正確に配列することができる。これによって、ピンを狭ピッチで配置することが可能になる。
また、樹脂基板４２にピンを支持したことにより、後工程でピン付き基板を配線基板に接合する際に、ろう材が溶融してもピンが移動することがなく、したがって、はんだリフロー工程において用いるはんだの種類（導電材の種類）が制約されず、ピン付き基板と配線基板とを容易にかつ確実に接合することができる。
なお、図１１、１２、１３に示す半導体製品の製造工程においては、配線基板６０のパッド６３が形成された面に半導体素子７０を搭載したが、ソルダレジスト６７が被着されたパッド６２の形成面側を半導体素子７０の搭載面とし、パッド６３が形成された面側をピン付き基板を接合する接合面とすることもできる。また、配線基板６０の一方の面に、半導体素子７０を搭載するパッド（電極）とピンを接合するパッドとを設け、ピン付き基板を、中央部に半導体素子７０を搭載する搭載孔が形成された枠体状に形成して、配線基板６０の片面にピン付き基板を接合し半導体素子を搭載することもできる。すなわち、ピン付き基板は樹脂基板を枠体状に成形して形成することもできる。このように、ピン付き基板は、適宜平面形状に形成できる。
本発明に係るピン付き基板の製造方法を示す説明図である。 ピン付き基板の構成を示す断面図である。 ピン付き基板の製造方法を示す説明図である。 ピン付き基板の他の構成を示す断面図である。 ピン付き基板の製造方法を示す説明図である。 ピン付き基板のさらに他の構成を示す断面図である。 ピン付き基板の製造方法を示す説明図である。 ピン付き基板のさらに他の構成を示す断面図である。 ピン付き基板のさらに他の構成を示す断面図である。 図９（ａ）に示すピン付き基板の製造方法を示す説明図である。 半導体装置の製造方法を示す説明図である。 半導体装置の他の製造方法を示す説明図である。 半導体装置の他の構成例を示す説明図である。 半導体製品の従来の構成を示す断面図である。 支持治具を用いて配線基板にピンを接合する工程を示す説明図である。
符号の説明
１０、１１、１２、１３、１４、１５、１６、１７、１８ ピン
１０ａ、１１ａ、１２ａ ヘッド部
１０ｂ、１１ｂ、１２ｂ、１３ｂ、１４ｂ、１５ｂ、１６ｂ、１７ｂ、１８ｂ 軸部
１１ｃ、１６ｃ、１７ｃ フランジ
１２ｃ、１３ｃ、１４ｃ、１５ｃ 突起
１３ａ、１４ａ、１５ａ 上端面
１６ｄ、１７ｄ、１８ｄ 接続突起
２０ 下型
２０ａ、２２ａ 樹脂成形面
２１ セット穴
２２ 上型
２４ フィルム
２６ キャビティ
３０ 樹脂
４０、４３、４４、４５、４６、４７、４８、４９、５０ ピン付き基板
４２ 樹脂基板
６０ 配線基板
６１ 配線層
６２ パッド
６４ はんだペースト
６５ ビア
６６ 配線パターン
７０ 半導体素子
８０ 補強材

Claims (2)

  1. 樹脂基板にピンが設けられたピン付き基板を配線基板に接合して構成される半導体パッケージの製造方法であって、
    （ａ）前記ピンの軸部よりも径大となるヘッド部が形成された前記ピンの一端部を下型の樹脂成形面から突出させ、前記ピンの他端部を該下型のセット孔に挿入して前記ピンを下型にセットし、
    前記下型にセットされたピンの一端部の端面にフィルムを介して上型を当接させ、前記下型と上型とで樹脂成形用のキャビティを形成し、
    前記キャビティに樹脂を充填し、硬化させることによって前記樹脂基板を成形して、前記樹脂基板の一方の面から前記ピンの一端部の端面が前記樹脂基板の一方の面と面一に露出し、前記樹脂基板の他方の面から前記ピンの他端部が延出した前記ピン付き基板を形成し、
    （ｂ）一方の面にパッドが形成され、他方の面に半導体素子搭載部が形成された前記配線基板を形成し、
    （ｃ）前記ピンの一端部の端面と前記パッドとを導電材により接合することを特徴とする半導体パッケージの製造方法。
  2. 前記ピンとして、ピンの軸部の中途部にフランジを設けたピンを使用し、
    前記フランジを前記下型の樹脂成形面に当接させて前記下型に前記ピンをセットし、前記セット穴への樹脂の侵入を抑制して樹脂成形することを特徴とする請求項１記載の半導体パッケージの製造方法。
JP2007119040A 2007-04-27 2007-04-27 半導体パッケージの製造方法 Active JP5175489B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007119040A JP5175489B2 (ja) 2007-04-27 2007-04-27 半導体パッケージの製造方法
US12/107,966 US8188589B2 (en) 2007-04-27 2008-04-23 Substrate with pin, manufacturing method thereof, and semiconductor product
TW97114988A TWI469277B (zh) 2007-04-27 2008-04-24 具插針之基板，半導體封裝之製造方法，及半導體產品
KR1020080038573A KR20080096435A (ko) 2007-04-27 2008-04-25 핀 부착 기판과 그 제조 방법 및 반도체 제품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119040A JP5175489B2 (ja) 2007-04-27 2007-04-27 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2008277526A JP2008277526A (ja) 2008-11-13
JP5175489B2 true JP5175489B2 (ja) 2013-04-03

Family

ID=40055142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119040A Active JP5175489B2 (ja) 2007-04-27 2007-04-27 半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US8188589B2 (ja)
JP (1) JP5175489B2 (ja)
KR (1) KR20080096435A (ja)
TW (1) TWI469277B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745244B2 (en) * 2008-06-23 2010-06-29 Fairchild Semiconductor Corporation Pin substrate and package
JP5160390B2 (ja) * 2008-12-15 2013-03-13 新光電気工業株式会社 リードピン付配線基板及びその製造方法
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI807533B (zh) * 2021-12-14 2023-07-01 南茂科技股份有限公司 可撓性線路載板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242348A (ja) * 1986-04-14 1987-10-22 Matsushita Electric Works Ltd ピングリツドアレイ
JPS62247555A (ja) * 1986-04-18 1987-10-28 Ibiden Co Ltd 半導体素子搭載ピングリットアレイパッケージ基板の製造方法
JPS6442579A (en) * 1987-08-11 1989-02-14 Shinko Electric Ind Co Electroless plating method
JP2713994B2 (ja) * 1988-06-15 1998-02-16 株式会社日立製作所 パッケージ構造体
JPH03177056A (ja) * 1989-12-05 1991-08-01 Sumitomo Electric Ind Ltd 回路基板の製造方法
JPH07169876A (ja) * 1993-04-13 1995-07-04 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置用実装キャリア
JP3037885B2 (ja) * 1995-10-31 2000-05-08 日本特殊陶業株式会社 Ｐｇａ型電子部品用基板
JP3076282B2 (ja) * 1997-09-26 2000-08-14 九州日本電気株式会社 半導体装置の製造方法
JP4046854B2 (ja) * 1998-06-29 2008-02-13 イビデン株式会社 ピン付きプリント配線板の製造方法
JP4410370B2 (ja) * 2000-03-07 2010-02-03 イビデン株式会社 多層回路基板
JP2004228595A (ja) * 2000-04-10 2004-08-12 Ngk Spark Plug Co Ltd ピン立設樹脂製基板、ピン立設樹脂製基板の製造方法、ピン及びピンの製造方法
US7785113B2 (en) * 2006-10-27 2010-08-31 Asahi Denka Kenkyusho Co., Ltd. Electrical connection structure

Also Published As

Publication number Publication date
KR20080096435A (ko) 2008-10-30
JP2008277526A (ja) 2008-11-13
US20080296752A1 (en) 2008-12-04
US8188589B2 (en) 2012-05-29
TW200845320A (en) 2008-11-16
TWI469277B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
JP5175489B2 (ja) 半導体パッケージの製造方法
US8841772B2 (en) Semiconductor device and method of manufacturing the same
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
JP5079646B2 (ja) 半導体パッケージ及びその製造方法と半導体装置
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP5329083B2 (ja) ポストおよびパッドを有する部品
WO1998034443A1 (fr) Carte imprimee et son procede de production
JP4864810B2 (ja) チップ内蔵基板の製造方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2010232333A (ja) 半導体装置及びその製造方法、並びに電子装置
US8322596B2 (en) Wiring substrate manufacturing method
US10667419B2 (en) Manufacturing method of an electronic component module
JP4892425B2 (ja) 半導体パッケージの実装構造および半導体パッケージ
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP2017063102A (ja) プリント配線板およびその製造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2014090079A (ja) プリント配線板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR20120047098A (ko) 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.
JP5394604B2 (ja) 半導体装置及びその製造方法
JP5242736B2 (ja) 半導体パッケージの実装構造
JP5593715B2 (ja) パッケージ化半導体装置、パッケージ化半導体装置の製造方法
JP3903025B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150