JPH03177056A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH03177056A JPH03177056A JP31713289A JP31713289A JPH03177056A JP H03177056 A JPH03177056 A JP H03177056A JP 31713289 A JP31713289 A JP 31713289A JP 31713289 A JP31713289 A JP 31713289A JP H03177056 A JPH03177056 A JP H03177056A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- forming
- substrate
- mold
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 9
- 239000004033 plastic Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000007733 ion plating Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 230000015271 coagulation Effects 0.000 abstract 1
- 238000005345 coagulation Methods 0.000 abstract 1
- 239000002994 raw material Substances 0.000 description 5
- 239000011295 pitch Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ピンの作成、基板への固定を一括で行なう
プラスチック回路基板の製造方法に関す〔従来の技術〕 従来、半導体の電子部品を配設した回路基板を製造する
場合、セラミックベースを用いるものが多く、例えばＡ
ｌ２Ｏ３焼成シートを用いる場合は、厚膜印刷、焼成に
より回路及びピアホール内導体を成形後、多数のピンを
基板下面のピアホール直下にロー付けし、さらに回路部
にニッケルやアルミ、金のメツキを施すという方法が特
公昭６２−５８５３３号公報により公知である。
プラスチック回路基板の製造方法に関す〔従来の技術〕 従来、半導体の電子部品を配設した回路基板を製造する
場合、セラミックベースを用いるものが多く、例えばＡ
ｌ２Ｏ３焼成シートを用いる場合は、厚膜印刷、焼成に
より回路及びピアホール内導体を成形後、多数のピンを
基板下面のピアホール直下にロー付けし、さらに回路部
にニッケルやアルミ、金のメツキを施すという方法が特
公昭６２−５８５３３号公報により公知である。
又、最近低コストを目的として回路基板にプラスチック
を用いたものが多用化され始めている。
を用いたものが多用化され始めている。
この製法は、予め基板表面にメツキ等により回路を形威
し、その後所定位置に多数のスルーホールを開け、この
スルーホールにそれぞれ１つずつピンを挿入しかしめ、
回路部とピン頭部とを半田により接続している。
し、その後所定位置に多数のスルーホールを開け、この
スルーホールにそれぞれ１つずつピンを挿入しかしめ、
回路部とピン頭部とを半田により接続している。
しかしながら、上記第一の従来例では多数のピンを基板
下面のピアホール直下にそれぞれ１本ずつロー付けしな
ければならず、又厚膜印刷、焼成などのための多くの工
程数を要し、このため高価であるという問題がある。
下面のピアホール直下にそれぞれ１本ずつロー付けしな
ければならず、又厚膜印刷、焼成などのための多くの工
程数を要し、このため高価であるという問題がある。
回路基板としてプラスチックを用いる従来例でも、多数
のピンをスルーホールに挿入しかしめなければならず、
かしめの際に生ずる応力によりスルーホールにひび割れ
が生じたりする欠点があり、さらに半田を用いるので手
間がかかり低コスト化が図り難い、また、スルーホール
へのピンの挿入、かしめでは安定したピンの固定が得難
く、半田を電気的接続媒体に用いているため耐熱性に不
安があり、信頼性に欠けるという問題がある。
のピンをスルーホールに挿入しかしめなければならず、
かしめの際に生ずる応力によりスルーホールにひび割れ
が生じたりする欠点があり、さらに半田を用いるので手
間がかかり低コスト化が図り難い、また、スルーホール
へのピンの挿入、かしめでは安定したピンの固定が得難
く、半田を電気的接続媒体に用いているため耐熱性に不
安があり、信頼性に欠けるという問題がある。
この発明は、上記のような従来の回路基板の製造方法の
現状に鑑みてなされたものであり、その目的は従来個別
のピンを準備して、別個に作製した回路基板への固定を
専用の金型を用いて一括で行ない得る回路基板の製造方
法を提供するにある。
現状に鑑みてなされたものであり、その目的は従来個別
のピンを準備して、別個に作製した回路基板への固定を
専用の金型を用いて一括で行ない得る回路基板の製造方
法を提供するにある。
上記課題を解決するためにこの発明では、所定ピン数の
スルーホールを有するピン成形用上金型と、上記スルー
ホールに対応する位置に中間深さのホールを有するピン
成形用下金型とを二層構造に重ね合せ、この金型に溶融
金属を流し込み凝固させて所定サイズ、ピンチのインサ
ートピンを一括成形し、上記上金型を取り外してインサ
ートビンの上部を露出させ、上記露出したインサートピ
ンを有する下金型上に所定の基板サイズ開口を有する基
板成形用金型をセットし、この金型内に基板原料を流し
込み凝固させてインサートピンを有する基板を一体成形
し、さらに上記金型を全て取り外して取り出された基板
の表面を研摩してインサートピンの端面を露出させた後
基板表面に回路を形威する回路基板の製造方法を採用し
たのである。
スルーホールを有するピン成形用上金型と、上記スルー
ホールに対応する位置に中間深さのホールを有するピン
成形用下金型とを二層構造に重ね合せ、この金型に溶融
金属を流し込み凝固させて所定サイズ、ピンチのインサ
ートピンを一括成形し、上記上金型を取り外してインサ
ートビンの上部を露出させ、上記露出したインサートピ
ンを有する下金型上に所定の基板サイズ開口を有する基
板成形用金型をセットし、この金型内に基板原料を流し
込み凝固させてインサートピンを有する基板を一体成形
し、さらに上記金型を全て取り外して取り出された基板
の表面を研摩してインサートピンの端面を露出させた後
基板表面に回路を形威する回路基板の製造方法を採用し
たのである。
上記インサートピン材質として銅、鉄、又はニッケルを
主成分としたものを用いるようにするとよい。
主成分としたものを用いるようにするとよい。
また、基板材質としてプラスチックを用いる。
さらに、基板表面の回路形成方法としてメタルマスクを
用いたイオンプレーティング法を用いる。
用いたイオンプレーティング法を用いる。
あるいは、基板表面の回路形成方法として回路基板全面
に金属被Ｍ後、レジストにより回路パターンを形威し、
エツチングにより不要金属を除去するようにしてもよい
。
に金属被Ｍ後、レジストにより回路パターンを形威し、
エツチングにより不要金属を除去するようにしてもよい
。
上記のような回路基板を製造する方法によると、２層構
造の上下金型のホールに溶融金属を流し込み凝固させる
ことによって所定サイズ、ピッチのピンを一括作戒する
ことができ、基板成形用金型をセットしてこれに基板原
料を流し込むと基板がピンと一体成形され、金型を取り
外した基板に対して表面を研摩してインサートピンの端
面を露出させて、その基板表面にメタルマスクを用いた
気相蒸着法等により回路パターンを形成する。
造の上下金型のホールに溶融金属を流し込み凝固させる
ことによって所定サイズ、ピッチのピンを一括作戒する
ことができ、基板成形用金型をセットしてこれに基板原
料を流し込むと基板がピンと一体成形され、金型を取り
外した基板に対して表面を研摩してインサートピンの端
面を露出させて、その基板表面にメタルマスクを用いた
気相蒸着法等により回路パターンを形成する。
以下、この発明の実施例について添付図を参照して説明
する。
する。
第１図はこの発明による回路基板の製造方法を説明する
図である。
図である。
（ａ）図において、１ばビン成形用下金型、２はピン成
形用上金型である。ビン成形用上金型２は所定のピン数
のスルーホール３を有し、下金型１には上記スルーホー
ル３に対応する位置にそれぞれ中間深さのホール４が同
数設けられている。
形用上金型である。ビン成形用上金型２は所定のピン数
のスルーホール３を有し、下金型１には上記スルーホー
ル３に対応する位置にそれぞれ中間深さのホール４が同
数設けられている。
上記ビン成形用上下金型を図示のように二層構造に重ね
、この金型に溶融金属を流し込むと、スルーホール３、
ホール４内に所定サイズ、ピッチの必要数のピン５が一
括形成される。
、この金型に溶融金属を流し込むと、スルーホール３、
ホール４内に所定サイズ、ピッチの必要数のピン５が一
括形成される。
次にい）図に示すように、ピン成形用上金型２を取り外
し、ピン５の上部を露出させる。
し、ピン５の上部を露出させる。
そのＩ （Ｃ）図のように、ピン５が露出したビン成形
用下金型１の上に基板成形用金型６をセットする。この
基板成形用金型６は基板原料を注入する注入ロアと、所
定の基板サイズ開口８を有し、この開口内に基板原料９
を圧入し、これを焼成処理して凝固させキュアー処理を
して安定化を図る。
用下金型１の上に基板成形用金型６をセットする。この
基板成形用金型６は基板原料を注入する注入ロアと、所
定の基板サイズ開口８を有し、この開口内に基板原料９
を圧入し、これを焼成処理して凝固させキュアー処理を
して安定化を図る。
こうしてピン５を有する基板１０を一体成形する（第２
図参照）。
図参照）。
一体成形された基板１０は、その表面を研摩しピン５の
頭部端面を露出させ、その後第３図に示すような回路１
１を乾式又は湿式メツキ法により形成すると、回路基板
１２が形成される。
頭部端面を露出させ、その後第３図に示すような回路１
１を乾式又は湿式メツキ法により形成すると、回路基板
１２が形成される。
上記回路基板の製造方法の実施例においては、作成され
た基板１０は２０８ピンのプラスチックのピングリッド
アレイ（以下ＰＧＡという）として形成されている。
た基板１０は２０８ピンのプラスチックのピングリッド
アレイ（以下ＰＧＡという）として形成されている。
又、ピン成形用上下金型１．２は、５ＵＳ３０４製で、
１００園ｉｌピツチで０．４６φのスル−ホールが開け
られている。このホールに流し込まれる熔融金属は錫が
５重量％で残りが銅の溶湯である。
１００園ｉｌピツチで０．４６φのスル−ホールが開け
られている。このホールに流し込まれる熔融金属は錫が
５重量％で残りが銅の溶湯である。
金型とピンとの離型性を上げるために金型のホール内面
には０，５μのＳｉ３Ｎ、のコーティングを施しである
。
には０，５μのＳｉ３Ｎ、のコーティングを施しである
。
さらに基板１０は、４５ｍ口で厚さ２ｍの大きさで、こ
の基板を形成するためエポキシ樹脂を用いている。また
、焼成処理するための作業温度は１５０°Ｃ１注人後は
１７０°Ｃで２時間キュア処理して安定化する。
の基板を形成するためエポキシ樹脂を用いている。また
、焼成処理するための作業温度は１５０°Ｃ１注人後は
１７０°Ｃで２時間キュア処理して安定化する。
基板表面をパフ研摩してピン頭部端面を露出させる場合
、イオンプレーティング法により銅配線層を形成する。
、イオンプレーティング法により銅配線層を形成する。
その際メタルマスクを用いる。
あるいは別の基板表面の回路形成方法として、回路基板
の全面に金属被覆後レジストにより回路パターンを形成
し、エツチングにより不要金属を除去するようにしても
よい。
の全面に金属被覆後レジストにより回路パターンを形成
し、エツチングにより不要金属を除去するようにしても
よい。
この実施例では、比較材としてガラスエポキシ系プラス
チックＰＧＡと共にテスト用シリコン素子を回路基板上
に載置し、Ａｕワイヤー結線したあと、エポキシ板でキ
ャップし、両者を比較テストした０条件としてＰＣＴ（
２，３気圧、１２５°Ｃ）３００時間後の導通テストの
結果、この実施例の回路基板は比較材に比して２倍の良
好率を示した。
チックＰＧＡと共にテスト用シリコン素子を回路基板上
に載置し、Ａｕワイヤー結線したあと、エポキシ板でキ
ャップし、両者を比較テストした０条件としてＰＣＴ（
２，３気圧、１２５°Ｃ）３００時間後の導通テストの
結果、この実施例の回路基板は比較材に比して２倍の良
好率を示した。
（効果）
以上詳細に説明した−ように、この発明による回路基板
の製造方法では２層構造の上下金型に所定のピン数のホ
ールを設けこれに溶融金属を流し込み凝固させることに
よって最終サイズ、ピッチのピンを一括作威し、上金型
を取り外した後その上に所定の間口サイズを有する別の
金型をセフ）し、この金型内に基板原料を流し込み凝固
させることによってピンを内蔵した基板を一体成形し、
基板表面を研摩してピン端面を露出させて基板表面に回
路を形成するようにしたから、回路基板を形成する上で
従来のようにピンをそれぞれ別々に植設し基板回路部と
ピン頭部をそれぞれ１本ずつ半田で固定するというよう
な手間が省略され、ピンの植設、固定が一括で行えるた
め、製造工程が極めて高効率でコストダウンに多大の寄
与をし得るという効果がある。
の製造方法では２層構造の上下金型に所定のピン数のホ
ールを設けこれに溶融金属を流し込み凝固させることに
よって最終サイズ、ピッチのピンを一括作威し、上金型
を取り外した後その上に所定の間口サイズを有する別の
金型をセフ）し、この金型内に基板原料を流し込み凝固
させることによってピンを内蔵した基板を一体成形し、
基板表面を研摩してピン端面を露出させて基板表面に回
路を形成するようにしたから、回路基板を形成する上で
従来のようにピンをそれぞれ別々に植設し基板回路部と
ピン頭部をそれぞれ１本ずつ半田で固定するというよう
な手間が省略され、ピンの植設、固定が一括で行えるた
め、製造工程が極めて高効率でコストダウンに多大の寄
与をし得るという効果がある。
第１図（ａ）、（ｂ）、（Ｃ）はこの発明による回路基
板の製造工程を説明する図、第２図は形成された基板の
側面図、第３図は回路基板の平面図を示す。 １・・・・・・ピン成形用下金型、 ２・・・・・・ピン成形用上金型、 ３・・・・・・スルーホール、４・・・・・・ホール、
５・・・・・・ピン、 ６・・・・・・基板成形
用金型、７・・・・・・注入口、 ８・・・・・・
開口、９・・・・・・基板原料、 １０・・・・・
・基板、１１・・・・・・回路、 １２・・・・
・・回路基板。
板の製造工程を説明する図、第２図は形成された基板の
側面図、第３図は回路基板の平面図を示す。 １・・・・・・ピン成形用下金型、 ２・・・・・・ピン成形用上金型、 ３・・・・・・スルーホール、４・・・・・・ホール、
５・・・・・・ピン、 ６・・・・・・基板成形
用金型、７・・・・・・注入口、 ８・・・・・・
開口、９・・・・・・基板原料、 １０・・・・・
・基板、１１・・・・・・回路、 １２・・・・
・・回路基板。
Claims (5)
- （１）所定ピン数のスルーホールを有するピン成形用上
金型と、上記スルーホールに対応する位置に中間深さの
ホールを有するピン成形用下金型とを二層構造に重ね合
せ、この金型に溶融金属を流し込み凝固させて所定サイ
ズ、ピッチのインサートピンを一括成形し、 上記上金型を取り外してインサートピンの上部を露出さ
せ、 上記露出したインサートピンを有する下金型上に所定の
基板サイズ開口を有する基板成形用金型をセットし、こ
の金型内に基板原料を流し込み凝固させてインサートピ
ンを有する基板を一体成形し、 さらに上記金型を全て取り外して取り出された基板の表
面を研摩してインサートピンの端面を露出させた後基板
表面に回路を形成することを特徴とする回路基板の製造
方法。 - （２）インサートピン材質として銅、鉄、又はニッケル
を主成分としたものを用いることを特徴とする請求項１
に記載の回路基板の製造方法。 - （３）基板材質としてプラスチックを用いることを特徴
とする請求項１又は２に記載の回路基板の製造方法。 - （４）基板表面の回路形成方法としてメタルマスクを用
いたイオンプレーティング法を用いることを特徴とする
請求項１乃至３のいずれかに記載の回路基板の製造方法
。 - （５）基板表面の回路形成方法として回路基板全面に金
属被覆後、レジストにより回路パターンを形成し、エッ
チングにより不要金属を除去することを特徴とする請求
項１乃至３のいずれかに記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31713289A JPH03177056A (ja) | 1989-12-05 | 1989-12-05 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31713289A JPH03177056A (ja) | 1989-12-05 | 1989-12-05 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03177056A true JPH03177056A (ja) | 1991-08-01 |
Family
ID=18084800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31713289A Pending JPH03177056A (ja) | 1989-12-05 | 1989-12-05 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03177056A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03170860A (ja) * | 1989-11-30 | 1991-07-24 | Hitachi Constr Mach Co Ltd | 超音波検査装置 |
| JP2008277526A (ja) * | 2007-04-27 | 2008-11-13 | Shinko Electric Ind Co Ltd | ピン付き基板およびその製造方法ならびに半導体製品 |
| JP4589450B1 (ja) * | 2009-08-13 | 2010-12-01 | 株式会社ＳＫＬｉｎｋ | 回路基板の製造方法 |
| JP2011151427A (ja) * | 2011-05-13 | 2011-08-04 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの実装構造 |
-
1989
- 1989-12-05 JP JP31713289A patent/JPH03177056A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03170860A (ja) * | 1989-11-30 | 1991-07-24 | Hitachi Constr Mach Co Ltd | 超音波検査装置 |
| JP2008277526A (ja) * | 2007-04-27 | 2008-11-13 | Shinko Electric Ind Co Ltd | ピン付き基板およびその製造方法ならびに半導体製品 |
| US8188589B2 (en) | 2007-04-27 | 2012-05-29 | Shinko Electric Industries Co., Ltd. | Substrate with pin, manufacturing method thereof, and semiconductor product |
| JP4589450B1 (ja) * | 2009-08-13 | 2010-12-01 | 株式会社ＳＫＬｉｎｋ | 回路基板の製造方法 |
| JP2011061183A (ja) * | 2009-08-13 | 2011-03-24 | Sk Link:Kk | 回路基板の製造方法 |
| JP2011061193A (ja) * | 2009-08-13 | 2011-03-24 | Sk Link:Kk | 回路基板の製造方法 |
| JP2011151427A (ja) * | 2011-05-13 | 2011-08-04 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6783652B2 (en) | Process for manufacturing a wiring board | |
| US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
| US5003693A (en) | Manufacture of electrical circuits | |
| AU628256B2 (en) | A multilayer structure and its fabrication method | |
| TWI433626B (zh) | 配線基板之製造方法及印刷用遮罩 | |
| US4466181A (en) | Method for mounting conjoined devices | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| US20040029361A1 (en) | Method for producing semiconductor modules and a module produced according to said method | |
| JPS6235693A (ja) | 回路基板 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH03177056A (ja) | 回路基板の製造方法 | |
| JP3459380B2 (ja) | プリント配線板の製造方法及びマスク | |
| KR20050065289A (ko) | 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법 | |
| US20030072136A1 (en) | Circuit board and production method therefor | |
| GB2266410A (en) | Circuit parts including conductor patterns on moulded bases | |
| JP2514218B2 (ja) | 印刷配線板の製法 | |
| JP3662892B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP3687623B2 (ja) | 半導体装置用テープキャリア | |
| JP2005026412A (ja) | 配線基板の圧印製造用金型及びその製造方法 | |
| JPS63232483A (ja) | モ−ルドプリント配線板 | |
| JP3193896B2 (ja) | 電子部品の抵抗体基板製造方法 | |
| JP2661231B2 (ja) | プリント配線板の製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH04158596A (ja) | 電子部品実装方法 | |
| JPS5950238B2 (ja) | 電子部品の実装方法 |