JP2514218B2 - 印刷配線板の製法 - Google Patents

印刷配線板の製法

Info

Publication number
JP2514218B2
JP2514218B2 JP668688A JP668688A JP2514218B2 JP 2514218 B2 JP2514218 B2 JP 2514218B2 JP 668688 A JP668688 A JP 668688A JP 668688 A JP668688 A JP 668688A JP 2514218 B2 JP2514218 B2 JP 2514218B2
Authority
JP
Japan
Prior art keywords
layer
printed wiring
wiring board
gold
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP668688A
Other languages
English (en)
Other versions
JPH01186697A (ja
Inventor
醇治 兼子
与志治 笠井
薫 戸根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP668688A priority Critical patent/JP2514218B2/ja
Publication of JPH01186697A publication Critical patent/JPH01186697A/ja
Application granted granted Critical
Publication of JP2514218B2 publication Critical patent/JP2514218B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、印刷配線板の製法に関し、特に、導体回
路を一旦仮基板上に形成した後、この仮基板上の導体回
路を、配線基板となる絶縁基体側に転写接合して、印刷
配線板を製造する、いわゆる転写式の印刷配線板の製法
に関するものである。
〔従来の技術〕
転写式の印刷配線板の製法を詳しく説明すると、まず
ステンレス板等からなる仮基板上に、レジスト層を形成
し、このレジスト層を回路パターンの丁度裏返しになる
パターン形状に除去し、この除去部分に電気めっき等の
手段で導体回路を形成する。つぎに、導体回路にFRP樹
脂板等からなる絶縁基体を接合した後、仮基板を剥離す
ることによって、導体回路が絶縁基体側に残って、所望
の印刷配線板が製造されるものであり、高密度の微細な
回路パターンが形成できる点で優れた方法である。上記
転写法による印刷配線板は、ICチップを直接印刷配線板
に接続する、チップオン・ボード用の印刷配線板とし
て、有用なものである。なお、上記の転写法の製造工程
で、仮基板を導体回路や絶縁基体から剥離し易くするた
めに、仮基板の表面に予め、銅やニッケル被膜からなる
剥離層を形成しておくことも、一般的に行われている。
また、印刷配線板において、絶縁基体上に形成された
導体回路の表面に金めっき部分を形成し、金線のワイヤ
ーボンディングや金バンプボンディングの際のボンディ
ング性能を良好にすることが行われている。特に、前記
チップオン・ボード用印刷配線板では、ICチップ等のイ
ンナー・リード接続を容易に行うために、上記ボンディ
ング性が重要になってくる。金めっき部分を導体回路の
表面に形成するためには、最終工程で、絶縁基体上の導
体回路に、金めっきを施すことが行われており、このと
き99.99%純度の金めっきを形成することによって、ボ
ンディング性能を非常に良好にすることができる。
しかし、上記最終工程での、所要部分のみへの金めっ
き作業は、大変に面倒で技術的にも困難である。そこ
で、通常は、仮基板上のレジスト層の除去部分に、まず
金めっき部分を形成した後、その上に導体金属層を形成
して導体回路を構成する方法が採用されている。
〔発明が解決しようとする課題〕
ところが、上記仮基板上へ金めっきを行うと、仮基板
金属または剥離層の金属被膜との界面で、この仮基板金
属または被膜金属を構成する異種金属が、めっきされた
金のなかへ拡散してしまって、金の表層に不純物が含ま
れることになり、前記したボンディング性能を著しく低
下させる問題がある。特に、剥離層の表面は通常、粗面
に形成して、金めっきの付着性を高めているため、界面
における接触面積が大きく、異種金属の拡散が起こり易
くなっている。また、導体回路を絶縁基体へ転写接合す
る際には、加熱接合するので、この加熱によっても、異
種金属の拡散は一層促進されることになる。
そこで、この発明の課題は、上記金めっき層に剥離層
の金属が拡散しても、ボンディング性能を低下させるこ
とのない、印刷配線板の製法を提供することにある。
〔課題を解決するための手段〕
上記課題を解決するため、この発明は、前記した転写
式の印刷配線板の製法において、前記剥離層の材料とし
て、金と共晶合金を作り、その共晶合金の溶融温度がボ
ンディング温度よりも低い金属を用いるようにしてい
る。
〔作用〕
上記のような製法によれば、剥離層の金属が導体回路
の金めっき層側に拡散しても、この剥離層の金属は金と
の共晶合金を作り、その共晶合金の溶融温度がボンディ
ング温度よりも低いものなので、ボンディング時の加熱
によって、ボンディングする金線やICチップの金リード
等と導体回路の金めっき層との間に、接合力に優れた共
晶合金層が形成されることになり、両者を極めて良好に
接合することができる。
〔実 施 例〕
つぎに、この発明の製法を、その一実施例を示す図面
を参照しながら、以下に詳しく説明する。
第1図には、この発明にかかる印刷配線板の製法を、
その工程順に模式的に示している。
まず、導体回路が形成された仮基板の製造工程につい
て説明すると、仮基板10の表面に剥離層40を形成する
〔工程(a)〕。仮基板10としては、ステンレス板、チ
タン板等の導電性材料からなるものが、後述するめっき
作業の際に、電極として作用するので好ましい。剥離層
40としては、後述する絶縁基体に対する剥離性が良いと
ともに、金と共晶合金を作り、その共晶合金の溶融温度
が、ボンディング温度よりも低い金属からなるものを用
いる。
ボンディング温度は印刷配線板に装着するICチップ等
の種類や、ボンディング方法あるいは装置等の条件によ
って異なるが、通常のボンディング方法におけるボンデ
ィング温度は400〜450℃程度に設定されるので、上記共
晶合金の溶融温度として、一般的には400℃以下のもの
を使用すればよい。このような条件を満たす金属として
は、Si(金との共晶合金の溶融温度=370℃、以下の金
属についても同温度を示す),Ge(356℃),Sn(280℃)
等が挙げられる。
つぎに、仮基板10の剥離層40の上に、所望の回路パタ
ーンの、丁度裏返しになるパターンを有するレジスト層
20を形成する〔工程(b)〕。レジスト層20としては、
通常の印刷配線板製造用のフォトレジストその他のレジ
スト材が使用される。
つぎに、レジスト層20のない部分21の仮基板10上、す
なわち剥離層40の上に、電気めっき、あるいは化学めっ
き等の手段で、ボンディング層となる金めっき層31を形
成する。さらに、金めっき層31の上に、ニッケル層32お
よび銅層33を、順次めっき形成してレジスト層のない部
分21を埋め、金めっき層31,ニッケル層32および銅層33
で、導体回路30を構成する〔工程(c)〕。
導体回路30のうち、ニッケル層32は、金めっき層31と
銅層33の間に介在して、金と銅が拡散混合するのを防止
するために有効であるが、ニッケル層32を形成しない場
合もある。銅層33は、導体回路30の主体となって、電流
を流す作用を果たすが、銅層33をニッケル層やその他の
導電材料に置き換えることもできる。
このようにして導体回路30が形成された仮基板10を用
いて、印刷配線板を製造する。まず、導体回路30の周囲
のレジスト層20を完全に除去する。そして、軟化状態の
プリプレグ50′を適当枚数、導体回路30および剥離層40
の上から仮基板10上に押し当て、加熱および加圧するこ
とによって、プリプレグ50′を導体回路30および剥離層
40の表面に密着するよう変形させた状態で硬化させ、導
体回路30を埋没させた状態で絶縁基体50を成形する〔工
程(d),(e)〕。絶縁基体50としては、通常の印刷
配線板基板用材料で形成する。例えば、エポキシ樹脂,
フエノール樹脂等を、ガラス繊維布,紙等に含浸させた
ものなど、適宜樹脂組成物が、無機および/または有機
の繊維質基材に含浸されたプリプレグ50′を用いて成形
するほか、樹脂組成物シートまたはフィルムを用いて成
形したりする。金型を用いた樹脂成形によってもよい。
前記樹脂組成物は、1種類の樹脂のみからなるもののほ
か、複数種類の樹脂からなるものでもよい。樹脂には、
硬化剤、その他適宜の添加剤を配合しておくことがで
き、充填材を配合することもできる。
つぎに、導体回路30および剥離層40が一体化された絶
縁基体50から、仮基板10を剥離除去する〔工程
(f)〕。このとき、剥離層40は、仮基板10よりも絶縁
基体50側への接合力が大きいので、仮基板10が容易に剥
離できる。最後に、剥離層40をエッチング処理によって
除去する〔工程(g)〕。
以上のような工程を経て、第2図に示すような印刷配
線板が製造される。すなわち、絶縁基体50に導体回路30
が埋没形成されていると共に、導体回路30の表面にはボ
ンディング層となる金めっき部分31が形成されているの
である。なお、このような製造工程の過程で、剥離層40
を構成する金属が隣接する金めっき層31側に拡散しても
かまわない。
上記実施例では、導体回路30が絶縁基体50に埋没形成
された、いわゆるフラッシュ・サーキット構造の印刷配
線板の製法について説明したが、導体回路30全体が平坦
な絶縁基体50の上に突出形成された構造の、印刷配線板
の製法にも適用できる。その場合、例えば、第1図
(c)に示す導体回路30の形成工程の後、レジスト層20
を剥離除去せずに、絶縁基体50を接合し、さらに最終工
程で、剥離層40を剥離除去した後にレジスト層20を除去
するようにすればよい。その他、剥離層40の上に導体回
路30の金めっき層31を形成することが必要な方法であれ
ば、既知の各種転写式による印刷配線板の製法にも適用
できるものである。
〔発明の効果〕
以上に説明した、この発明は、ボンディング層となる
金めっき部分に接する剥離層の材料として、金と共晶合
金を作り、その共晶合金の溶融温度がボンディング温度
よりも低い金属からなるものを用いることによって、製
造工程で剥離層の金属が金めっき層側に拡散しても、ボ
ンディング状態では、接合力の高い共晶合金層を構成す
ることになり、良好なボンディング性能を発揮できるの
である。
したがって、従来の製法のように、拡散層の形成によ
るボンディング性能の低下はまったく生じず、ボンディ
ング不良の発生を少なくできるとともに、ボンディング
作業の能率向上にも、大きく貢献できることになる。
【図面の簡単な説明】
第1図はこの発明の製法を工程順に示す断面図、第2図
は製造された印刷配線板の部分拡大断面図である。 10……仮基板、20……レジスト層、21……レジスト層の
ない部分、30……導体回路、31……金めっき層、40……
剥離層、50……絶縁基体

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に剥離層を介して金めっきによるボン
    ディング層が形成され、同ボンディング層の上に導体金
    属層からなる導体回路が形成されている仮基板を用い
    て、前記導体回路を埋没させる状態で前記仮基板上に絶
    縁基体を接合成形した後、導体回路を一体化した絶縁基
    体から仮基板および剥離層を除去することにより、絶縁
    基体内に埋没形成された導体回路表面に金めっきによる
    ボンディング層を有する印刷配線板を製造する方法にお
    いて、前記剥離層の材料として、金と共晶合金を作り、
    その共晶合金の溶融温度がボンディング温度よりも低い
    金属を用いることを特徴とする印刷配線板の製法。
JP668688A 1988-01-14 1988-01-14 印刷配線板の製法 Expired - Lifetime JP2514218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP668688A JP2514218B2 (ja) 1988-01-14 1988-01-14 印刷配線板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP668688A JP2514218B2 (ja) 1988-01-14 1988-01-14 印刷配線板の製法

Publications (2)

Publication Number Publication Date
JPH01186697A JPH01186697A (ja) 1989-07-26
JP2514218B2 true JP2514218B2 (ja) 1996-07-10

Family

ID=11645239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP668688A Expired - Lifetime JP2514218B2 (ja) 1988-01-14 1988-01-14 印刷配線板の製法

Country Status (1)

Country Link
JP (1) JP2514218B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050519A (ja) * 2000-08-04 2002-02-15 Sony Corp 高周波コイル装置及びその製造方法
CN100452342C (zh) * 2002-07-31 2009-01-14 索尼株式会社 制造内置器件的基板的方法
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing

Also Published As

Publication number Publication date
JPH01186697A (ja) 1989-07-26

Similar Documents

Publication Publication Date Title
US6333252B1 (en) Low-pin-count chip package and manufacturing method thereof
US5173844A (en) Integrated circuit device having a metal substrate
JP3243036B2 (ja) フリップチップ接続のための基体上の突出した構造
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JPH09512386A (ja) 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JPH04234139A (ja) 半導体チップの基板への直接取付け法
JPH08236654A (ja) チップキャリアとその製造方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
TW540148B (en) Method for making circuit device
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
KR100644977B1 (ko) 회로 장치의 제조 방법
JP4352294B2 (ja) 半導体装置の製造方法
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
JP2003513447A (ja) 進んだフリップ‐チップ接合パッケージ
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP2003007917A (ja) 回路装置の製造方法
JP2514218B2 (ja) 印刷配線板の製法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JPH0521522A (ja) 半導体チツプ実装方法
JPH05129759A (ja) プリント配線板の製造方法
JPH01152736A (ja) 印刷配線板の製法
JPH06188537A (ja) 配線基板の製造方法
JPH01152737A (ja) 印刷配線板の製法
JPH08330709A (ja) 回路形成用転写シートおよび転写シートを用いる回路基板の製造方法