JP3243036B2 - フリップチップ接続のための基体上の突出した構造 - Google Patents

フリップチップ接続のための基体上の突出した構造

Info

Publication number
JP3243036B2
JP3243036B2 JP04025593A JP4025593A JP3243036B2 JP 3243036 B2 JP3243036 B2 JP 3243036B2 JP 04025593 A JP04025593 A JP 04025593A JP 4025593 A JP4025593 A JP 4025593A JP 3243036 B2 JP3243036 B2 JP 3243036B2
Authority
JP
Japan
Prior art keywords
circuit
chip
mandrel
circuit trace
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04025593A
Other languages
English (en)
Other versions
JPH0645403A (ja
Inventor
ウイリアム・アール・クルムリー
ハイム・ファイゲンバウム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH0645403A publication Critical patent/JPH0645403A/ja
Application granted granted Critical
Publication of JP3243036B2 publication Critical patent/JP3243036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気回路における集積
回路チップの接続に関する。
【０００２】
【従来の技術】プリント回路板あるいは可撓性導電体上
の回路トレースに集積回路チップを取付けるための通常
の技術はかなりの空間をとるので、チップは多くの取付
けに所望されるように互いに近接するようには位置され
ることができない。チップの高い密度は、電気回路の数
を増加するのに不可欠である。通常のチップの取付けに
おいて、チップは外方に面しているパッドを有する基体
上に位置され、ワイヤはチップのパッドと基体上の回路
トレースあるいはパッドの間にわたっている。明らか
に、接続ワイヤを適応させるためにチップ付近に空間が
設けられなければならない。
【０００３】
【発明が解決しようとする課題】この問題を解決するた
めに、フリップチップあるいは制御された崩壊チップ接
続と呼ばれる装置が開発された。この装置において、は
んだ凸部は集積回路チップのパッド上に鍍金されてい
る。チップは反転されて回路トレース上に位置され、パ
ッドが押付けられる。はんだの溶融および融着によって
接続が達成される。
【０００４】これは基体上のチップの許容可能な密度を
増加することに成功したが、重大な欠点を有する。チッ
プ上のすべてのはんだ凸部が対応している回路トレース
と適切に結合しなければ、はんだ接合は達成されない。
その場合その部品を廃棄することが必要となる。はんだ
凸部は加熱によって破壊され、再加工することができな
い。マルチチップモジュールの場合には、チップの行わ
れた接続作業の前にそれについて実行された多数のそれ
以前の作業がされた非常に高価な部品を廃棄することが
必要となる。全てのチップが通常のフリップチップ動作
において適切に接着を完全且つ確実に達成することは不
可能であるので、マルチチップモジユールに非常に費用
がかかる。
【０００５】また、製造のウェーハレベルでチップには
んだを供給することが必要である。全てのチップ製造業
者がチップにはんだ凸部を供給するのではなく、幾つか
の製造方法ははんだ凸部を全く使用しない。したがっ
て、限定された数のチップのみがフリップチップに有効
である。フリップチップ方法を使用するため、モジュー
ル上の全てのチップはフリップチップを介して取付けら
れなければならない。幾つかのチップがはんだ凸部を利
用できない場合、それはフリップチップ処理を使用する
のに全く経済的でない。ポストがチップパッド上に形成
され、凸部が自動接着テープを備えた時に類似した問題
が生ずる。
【０００６】
【課題を解決するための手段】本発明によれば、凸部は
チップが取付けられる回路トレース上に設けられ、チッ
プのパッド上には設けられない。反転されたチップは、
凸部で回路トレースに接合される。このシステムに基い
て、凸部は非常に正確な寸法に形成され、凸部がその機
能をしない可能性を減少する。設けられた凸部は比較的
強いので、チップ上のパッドに取付けるステップが行わ
れる時にそれらは破壊されない。したがって再加工は容
易に達成される。
【０００７】本発明において、誘電性基体上の回路トレ
ースは米国特許出願第07/753,400号明細書（William R.
Crumly氏、Christopher M.Schreiber 氏およびDavid B.
Swarbrick 氏，1991年８月30日出願のSEMI-ADDITIVE CI
RCUITRY WITH RAISED FEATURES USING FORMED MANDREL
S）に開示された方法によって一般的に作成された。代
りに、これは米国特許出願第07/580,758号明細書（Will
iam R. Crumly 氏、Christopher M.Schreiber 氏および
Haim Feigenbaum 氏，1990年９月11日出願のTHREE-DIME
NSIONAL ELECTROFORMED CIRCUITRY ）において開示され
たように達成される。
【０００８】好ましい装置において、平坦な表面を含む
マンドレルが設けられ、製造されるべき突出した構造の
形状に対して補足的な形状を有する凹部が形状される。
フラッシュ銅鍍金は、凹部の表面を含んでいるマンドレ
ル表面上に適用される。この後、製造されるべき回路の
ネガ図形であるフォトレジストはフラッシュ銅鍍金上に
適用され、銅は電気回路を生ずるためにフォトレジスト
における空間中に電気鍍金される。その後レジストは除
去され、誘電体層は銅上に積層され、装置はマンドレル
から分離される。フラッシュ銅層は誘電性基体上に完全
な回路を残すためにエッチングして除去される。
【０００９】本発明によれば、集積回路パッドに取付け
られて導電性を与える材料が突出した構造すなわち凸部
上に供給される。これは、はんだ合金に再溶融される錫
・鉛合金である。突出した構造あるいは凸部上のはんだ
を電気鍍金する前に、はんだマスクがはんだが供給され
る制限された開口部を残して装置の表面上に適用され
る。集積回路は凸部に押付けられ、加熱によって融着し
たはんだ接合が形成される。
【００１０】はんだを電気鍍金する代りに、はんだのバ
ス中に装置を浸漬し、露出した凸部以外の位置から過度
のはんだを除去することによって適用される。様々な種
類のはんだが使用される。
【００１１】別の装置配置において、Ｚ軸導電性接着剤
がはんだの代りに露出した凸部に適用される。この種類
の接着剤は、加圧により導電体を形状するように互いに
結合される金属分子を含む。チップは接着剤が適用され
ている凸部上に押付けられるので、接着剤の硬化によっ
てパッドの電気接続および接合が得られる。
【００１２】
【実施例】本発明による電気回路における集積回路チッ
プの取付けにおいて、基体上に最初に突出した構造が設
けられる。これは、図１のａに見られるように平坦な上
部表面11を有するステンレススチールのマンドレル10の
利用によって達成される。少なくとも１つの制限された
凹部12が表面11に形成され、形成されるべき突出した構
造に補足的な形状に形成される。凹部12はドーム形状と
して示されているが、任意の所望な形状が与えられる。
【００１３】次に、図１のｂに示されるように表面11上
および凹部12内に連続的な銅被覆13が設けられる。これ
は、約０．２ミルの厚さの薄い電気鍍金されたフラッシ
ュ被覆である。この後、図２のようにフォトレジスト14
は生成される電気回路に対応する空間15を残してフラッ
シュ被覆13上に被覆される。空間15は凹部12を含む。
【００１４】そして、銅はフラッシュ被覆13上の空間15
において電気鍍金される。その結果、回路トレース17が
設けられ、凹部12で突出した構造あるいは凸部18が形成
される。フォトレジスト14ははぎ取られ、マンドレル10
（図３のａ参照）上に電気鍍金された回路トレース17お
よび凸部あるいは突出した構造18、ならびにフラッシュ
銅鍍金13を残す。
【００１５】この後、誘電体層19が図３のｂに示される
ようにマンドレル10上の回路トレース17、突出した構造
18および露出したフラッシュ銅鍍金13に積層される。誘
電体層19はカプトンおよび接着剤であり、上昇した温度
および圧力下で例えば接着されるので、接着剤は回路ト
レースおよびそれらの露出した側面を覆っている突出し
た構造付近を流れる。
【００１６】電気鍍金された銅17および18およびフラッ
シュ銅層13と共に誘電体層の構造体21は、マンドレル10
から除去される（図４のａ参照）。この分離は、ステン
レススチールマンドレル11の表面に恒久的には接着しな
いフラッシュ銅層13によって実行される。一方、カプト
ンおよび接着剤の誘電体層はマンドレルに接着され、除
去することができる。
【００１７】次のステップは、薄い銅層13を除去するた
めに構造体をフラッシュエッチングすることである。は
んだマスク22（あるいはフォトレジスト）は図４のｂに
示されるように装置21の表面上に適用され、凸部あるい
は突出した構造18付近の領域を除く全面を覆う。錫・鉛
合金合成物23は、はんだマスクあるいはフォトレジスト
22における開口によって露出された銅トレースの部分上
に図５のａに示されたような凸部18上に電気鍍金され
る。これに続いて、可融性の錫・鉛合金層ははんだ合金
を生成するための熱によって再溶融される。
【００１８】凸部18は、チップ26のパッド25への接着の
用意ができている。図５のｂに見られるように、パッド
25は凹部が設けられるが、突出している凸部18によって
容易に結合される。凸部18に押付けられたチップと共に
加熱される時、はんだ接続は凸部18とパッド25の間で形
成される。保護層27がチップ26の下に含まれてもよい。
鍍金された錫・鉛合金材料23は、分離した工程ではなく
チップの取付けと同時にはんだ合金が再溶融される。別
の種類のはんだも使用される。
【００１９】基体上の凸部はＺ軸導電性接着剤によって
チップ状のパッドに接着されてもよく、はんだよりも液
体あるいはフィルムとして利用される。このような異方
性の導電性接着剤は複数の源から得られる。
【００２０】図６に示されるように、回路トレース28は
上記のような適当な方法で形成される凸部31を有して基
体30上に設けられる。チップパッドのピッチが小さい
時、Ｚ軸導電性接着剤32は装置の露出した全表面上に液
体として供給される。代りに、チップ34のパッド33が被
覆されてもよい。チップ34は装置に押付けられるので、
チップのパッド33は接着剤が硬化されるときに凸部31上
の接着剤32に押付けられる。チップ34が凸部31に押付け
られると、Ｚ軸接着剤32の圧縮はチップの結合点、すな
わちパッド33でのみ生ずる。接着剤32の残りは加圧され
ない。結果として、Ｚ軸接着剤32は凸部31で導電性とな
るが、その他の場所では非導電性のままである。したが
って、回路はチップ34と回路トレース28の間で完成され
る。
【００２１】小さい密度のチップパッドが存在する時、
被覆層36が図７に見られるように露出した凸部31を残し
て装置上に設けられる。Ｚ軸接着剤32は、過度の接着剤
を使用することを避けるために露出した凸部31にのみ供
給される。上記のように、チップは露出した凸部に押付
けられ、回路にチップを取付け、電気接続を形成するた
めに制限された領域でのみ接着剤を加圧する。
【図面の簡単な説明】
【図１】本発明による基体上の回路トレースの処理およ
び集積回路チップの取付けにおける連続ステップを示す
断面図。
【図２】本発明による基体上の回路トレースの処理およ
び集積回路チップの取付けにおける連続ステップを示す
断面図。
【図３】本発明による基体上の回路トレースの処理およ
び集積回路チップの取付けにおける連続ステップを示す
断面図。
【図４】本発明による基体上の回路トレースの処理およ
び集積回路チップの取付けにおける連続ステップを示す
断面図。
【図５】本発明による基体上の回路トレースの処理およ
び集積回路チップの取付けにおける連続ステップを示す
断面図。
【図６】導電性接着剤の利用による別の取付けを示す断
面図。
【図７】導電性接着剤の利用による取付けり変形を示す
断面図。
【符号の説明】
10…マンドレル，12…凹部領域，17,28 …回路トレー
ス，18,31 …突出した構造あるいは凸部，19,30 …誘電
体層，23…はんだ，25,33 …パッド，26,34 …集積回路
チップ，32…接着剤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハイム・ファイゲンバウム アメリカ合衆国、カリフォルニア州 92715、アーバイン、シエラ・リンダ・ ストリート 19442 (56)参考文献 特開 平２−237130（ＪＰ，Ａ) 特開 昭61−296729（ＪＰ，Ａ) 米国特許5081520（ＵＳ，Ａ) 西独国特許出願公開1903433（ＤＥ, Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 誘電体基体上に１つ以上の突出した構造
    を含む回路トレースを形成し、 パッドが前記突出した構造に結合するように集積回路チ
    ップを位置させ、 前記パッドと前記突出した構造との間に挿入された導電
    性材料によって前記突出した構造に前記パッドを固定す
    る集積回路チップに導電体を接続する方法において、誘電体基体上の前記回路トレースの形成のために、マン
    ドレルが凹部を有して形成され、回路トレースが前記マ
    ンドレル上および前記凹部に形成され、誘電体材料がそ
    のように形成された前記回路トレースに積層され、前記
    誘電体材料および前記回路トレースが結果的に生成され
    た回路の突出した構造を限定する前記凹部において形成
    された前記回路トレースを有した状態で前記マンドレル
    から除去される ことを特徴とする集積回路チップに導電
    体を接続する方法。
  2. 【請求項２】 前記マンドレル上の前記回路トレースの
    前記形成および前記回路トレースへの前記誘電体材料の
    前記積層前にそこからの分離が可能な材料の被覆を前記
    マンドレルに適用するステップを含む請求項１記載の方
    法。
  3. 【請求項３】 前記マンドレル上に前記回路トレースを
    形成する前に前記マンドレル上に銅の薄い被覆を形成
    し、この銅の薄い被覆および前記回路トレースの上に前
    記誘電体材料を積層するステップを含み、前記被覆が前
    記パッドに接続する導電材料をそれに適用する前に前記
    突出した構造から除去される請求項１記載の方法。
  4. 【請求項４】 前記銅の薄い被覆が電気鍍金によって前
    記マンドレル上に形成される請求項３記載の方法。
  5. 【請求項５】 前記薄い被覆がエッチングによって前記
    突出した構造から除去される請求項３記載の方法。
  6. 【請求項６】 前記回路トレースが電気鍍金によって形
    成される請求項１記載の方法。
  7. 【請求項７】 前記回路トレースを形成するために、レ
    ジストが前記回路トレースが形成される空間を除いて前
    記被覆上にフォトリソグラフ法により形成され、銅材料
    が前記マンドレル上の前記回路トレースが形成される空
    間に電気鍍金され、前記レジストが除去される請求項１
    記載の方法。
JP04025593A 1992-02-28 1993-03-01 フリップチップ接続のための基体上の突出した構造 Expired - Fee Related JP3243036B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US843128 1992-02-28
US07/843,128 US5245750A (en) 1992-02-28 1992-02-28 Method of connecting a spaced ic chip to a conductor and the article thereby obtained

Publications (2)

Publication Number Publication Date
JPH0645403A JPH0645403A (ja) 1994-02-18
JP3243036B2 true JP3243036B2 (ja) 2002-01-07

Family

ID=25289136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04025593A Expired - Fee Related JP3243036B2 (ja) 1992-02-28 1993-03-01 フリップチップ接続のための基体上の突出した構造

Country Status (4)

Country Link
US (1) US5245750A (ja)
EP (1) EP0558325B1 (ja)
JP (1) JP3243036B2 (ja)
DE (1) DE69312983T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5362421A (en) * 1993-06-16 1994-11-08 Minnesota Mining And Manufacturing Company Electrically conductive adhesive compositions
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
EP0782765B1 (de) * 1994-09-23 2000-06-28 Siemens N.V. Polymer stud grid array package
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US6612023B1 (en) * 1996-09-06 2003-09-02 Hewlett-Packard Development Company, L.P. Method for registering a component lead with a U-shaped metalized pad
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
US5966593A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method of forming a wafer level contact sheet having a permanent z-axis material
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
US6246548B1 (en) 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
FR2781309B1 (fr) * 1998-07-15 2001-10-26 Rue Cartes Et Systemes De Procede d'assemblage d'un microcircuit sur un support plastique
US6442039B1 (en) 1999-12-03 2002-08-27 Delphi Technologies, Inc. Metallic microstructure springs and method of making same
US6890065B1 (en) 2000-07-25 2005-05-10 Lexmark International, Inc. Heater chip for an inkjet printhead
US6402526B1 (en) 2000-11-03 2002-06-11 Delphi Technologies, Inc. Microelectronic contact assembly
TWI267173B (en) * 2004-03-29 2006-11-21 Sanyo Electric Co Circuit device and method for manufacturing thereof
TWI298993B (en) * 2004-06-17 2008-07-11 Advanced Semiconductor Eng A printed circuit board and its fabrication method
US7612976B2 (en) * 2005-07-21 2009-11-03 Cooper Technologies Company Transient voltage protection circuit boards and manufacturing methods
US20080022522A1 (en) * 2006-07-19 2008-01-31 Lotes Co., Ltd. Manufacturing method for electrical connector
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
CN101521992A (zh) * 2008-02-29 2009-09-02 富葵精密组件(深圳)有限公司 于电路基板的焊点形成预焊料的方法及覆晶封装方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US8856715B1 (en) * 2013-07-23 2014-10-07 Globalfoundries Inc. Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP)
US9105288B1 (en) * 2014-03-11 2015-08-11 Magnecomp Corporation Formed electrical contact pad for use in a dual stage actuated suspension

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1197272A (en) * 1968-01-26 1970-07-01 Ferranti Ltd Improvements relating to Semiconductor Circuit Assemblies
GB1543263A (en) * 1975-08-04 1979-03-28 Itt Mounting device for integrated circuits
US4403272A (en) * 1980-06-02 1983-09-06 Oak Industries Inc. Membrane switch interconnect tail and printed circuit board connection
US4835859A (en) * 1987-12-03 1989-06-06 Tektronix, Inc. Method of forming a contact bump
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein

Also Published As

Publication number Publication date
EP0558325B1 (en) 1997-08-13
DE69312983D1 (de) 1997-09-18
EP0558325A1 (en) 1993-09-01
US5245750A (en) 1993-09-21
JPH0645403A (ja) 1994-02-18
DE69312983T2 (de) 1998-01-29

Similar Documents

Publication Publication Date Title
JP3243036B2 (ja) フリップチップ接続のための基体上の突出した構造
US4993148A (en) Method of manufacturing a circuit board
TW499826B (en) Multilayer flexible wiring board
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JP2002093853A (ja) プリント配線板およびフリップチップ実装方法
JP2002170853A (ja) フリップチップ実装方法
JP3346216B2 (ja) プリント配線板
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPH06204651A (ja) 回路基板と電気回路部品との接続方法
JPH06204290A (ja) 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JP2514218B2 (ja) 印刷配線板の製法
JP4590088B2 (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JPS6372193A (ja) 回路板
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치
JPH11317423A (ja) 半導体装置
KR20120047098A (ko) 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.
JP3174975B2 (ja) 電子部品搭載装置
JP3248494B2 (ja) 半導体集積回路実装装置及びその製造方法
JP2001007133A (ja) はんだボール搭載済み半導体装置およびはんだボールの搭載方法
JPH03269962A (ja) 電気的接続部材の製造方法
JP2008210835A (ja) 電子部品搭載用基材とその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees