JP2003513447A - 進んだフリップ‐チップ接合パッケージ - Google Patents

進んだフリップ‐チップ接合パッケージ

Info

Publication number
JP2003513447A
JP2003513447A JP2001534197A JP2001534197A JP2003513447A JP 2003513447 A JP2003513447 A JP 2003513447A JP 2001534197 A JP2001534197 A JP 2001534197A JP 2001534197 A JP2001534197 A JP 2001534197A JP 2003513447 A JP2003513447 A JP 2003513447A
Authority
JP
Japan
Prior art keywords
die
integrated circuit
substrate
molding
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001534197A
Other languages
English (en)
Inventor
謙三 石田
健二 高橋
治郎 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2003513447A publication Critical patent/JP2003513447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Abstract

(57)【要約】 本発明は、集積回路ダイを基板に取り付けるための方法を提供する。この方法は、コンタクト・エリアにソルダ・バンプを付けて、裏返した集積回路ダイを、望ましい位置に、ソルダ・バンプが集積回路ダイのコンタクト・エリアならびに基板のコンタクト・エリアと接触するように配置することを含む。ソルダ・バンプは、ダイをマウントするために加熱され、その結果、バンプが基板と集積回路の間における接続を形成する。ダイと基板の間のギャップには、マウントされた集積回路ダイの上に配置されるモールディング・ダイへのモールディング・コンパウンドの射出によってアンダーフィルが行われる。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、半導体のマウントおよびパッケージに関し、より具体的には、フリ
ップ‐チップ半導体の基板へのマウントに関する。
【０００２】 （発明の背景） 半導体を使用するコンシューマ・デバイスのサイズは小型化の一途をたどり、
その種のデバイスの価格も低下を続けていることから、デバイス製造者も、その
設計の中に可能な限り効率的に半導体を組み込む方法を探している。半導体は、
マウントに大きなスペースを必要とするものであってはならないが、確実かつ高
い信頼性を伴って基板に取り付けられなければならない。また使用されるマウン
ト方法は、可能な限りシンプルであり、基板に対する半導体のマウントに要する
時間ならびに装置を最小化できる必要がある。
【０００３】 数百の電気コンポーネント接続を必要とする比較的大型のデバイスが、今日で
は日常的に、ピン‐グリッド‐アレイ（ＰＧＡ：Pin-Grid Array）の形でデバイ
ス製造者に供給されており、それにおいては、ダイがセラミック・パッケージ内
にカプセル化され、パッケージの表面の１つから多数の電子的に接続可能なピン
が、アレイ状に配列されて延びている。多くのスモール‐アウトライン集積回路
（ＳＯＩＣ：Small-Outline Integrated）およびフラット‐パック・パッケージ
もまた、現在使用されているパッケージであり、これらは、パッケージのエッジ
上にマウントされている多数の電気コンタクトまたはピンを介してカプセル化さ
れたダイに対する電気接続を提供する。しかしながら、これらのテクノロジのす
べては、パッケージ内に大型かつ複雑なダイをマウントするための方法を必要と
する。
【０００４】 パッケージ内で基板にダイをマウントすることは、数百の電気接続が必要にな
るといった場合には困難なものとなる。基本的に、ダイ・コンタクト・エリアと
ダイ・パッケージの外側のピンの間における細ワイヤのスポット溶接からなる伝
統的なテクニックは、今日のダイおよびパッケージに見られる非常に多数の、か
つ非常に物理的なサイズの小さい接続については実際的と言えない。基板にダイ
をマウントするためのより実際的な方法が開発されており、かつ広く適用されて
ダイが直接回路ボードにマウントされている。
【０００５】 この種のテクニックの１つがフリップ‐チップであり、裏返されたダイがバン
ピング・プロセスに従ってマウントされる。フリップ‐チップは、裏返されただ
けの単なるダイであり、その結果、ダイの回路を含む側がマウントする基板にも
っとも近くなる。裏返されたダイは、その後、物理的かつ電気的に基板にマウン
トされる。
【０００６】 基板に取り付けられた導体に対するフリップ‐チップの電気的な接続は、バン
ピング・プロセスを介して達成され、当該プロセスは、ダイのコンタクト・エリ
アと基板のコンタクト・エリアの間におけるソルダ・バンプのフローイングを含
む。ソルダ・バンプは、通常、集積回路ダイのコンタクト・エリアに付けられ、
ダイが裏返されて位置決めされた後、ソルダ・バンプの加熱およびフローイング
が行われる。バンプが加熱され、流動可能になると、流動するソルダ・バンプの
表面張力に起因して、基本的にはダイが微細な自己アライメント受ける。ソルダ
・バンプの流動は、ダイのコンタクト・エリアと基板のコンタクト・エリアの間
における機械的かつ電気的な接続をもたらすが、この機械的な接続は、比較的弱
い。また、ダイの表面が露出したままになり、フローイング後のソルダ・バンプ
によって基板のマウント表面から浮いた状態になる。
【０００７】 露出したダイをシールし、より良好な機械的な取り付けをダイと基板の間にも
たらすために、一般に、バンプ‐マウントが行われるダイの下側に流体のアンダ
ーフィルが流される。このアンダーフィルは、ダイと基板の間の毛管作用によっ
て流れ、そのため非常に長い時間を要し、かつダイと基板の間に未充填のボイド
が残っていないことを確実にするために、複数のポイントからの注入を必要とす
る。アンダーフィル材料の良好なボンディングを確実にするために、バンピング
またはフローイングに使用されるフラックスを化学的に取り除かなければならず
、またアンダーフィル材料は、ダイと基板の間において容易に流れなければなら
ない。通常、アンダーフィル材料は、適正に流動する上で適当な粘性を有し、し
かも硬化後は機械的な強度を有するエポキシ‐ベースのフィルになる。アンダー
フィルは、加熱されてアンダーフィル溶剤の追い出しが行われ、最終的に、マウ
ントおよびアンダーフィルが行われたダイの上からモールディング材料を加えて
ダイが完全にシールされる。
【０００８】 この種のプロセスは、基板に対するダイの、比較的容易かつ効率的なマウント
を可能にし、それは、ダイがＰＧＡパッケージのセラミック基板であるか、プリ
ント回路ボードであるか、あるいはそのほかの、ダイのマウントが望ましい基板
であるかによらない。しかしながら、現在のフリップ‐チップ・プロセスは、望
ましいといえるほど効率的ではない。チップのマウントに必要となるステップ数
およびマウント・プロセスに伴う時間は、いまだに、より効率的な方法を探す大
きな動機となっている。望まれていることは装置数における低減、およびフリッ
プ‐チップのマウントに必要となるステップ数における低減であり、本発明によ
ってそれが解決される。
【０００９】 （発明の要約） 本発明は、集積回路ダイを基板に取り付けるための方法を提供する。この方法
は、コンタクト・エリアにソルダ・バンプを付けて、裏返した集積回路ダイを、
望ましい位置に、ソルダ・バンプが集積回路ダイのコンタクト・エリアならびに
基板のコンタクト・エリアと接触するように配置することを含む。ソルダ・バン
プは、ダイをマウントするために加熱され、その結果、バンプが基板と集積回路
の間の接続を形成する。ダイと基板の間のギャップには、マウントされた集積回
路ダイの上に配置されるモールディング・ダイへのモールディング・コンパウン
ドの射出によってアンダーフィルが行われる。
【００１０】 （詳細な説明） 以下に本発明の例として述べる実施形態の詳細な説明においては、この一部を
なす添付図面を参照しており、それらは本発明の実施が考えられる具体的な例の
実施形態を示す意味で示されている。これらの実施形態について、当業者によっ
て本発明を実施できるように充分に詳細に説明するが、別の実施形態を使用して
もよく、またその論理的、機械的、電気的な変更ならびにそのほかの変更が本発
明の精神ないしは範囲から逸脱することなく可能であることは、当然に理解され
るであろう。したがって、以下の詳細な説明は、限定を意味するものとして解釈
されるべきではなく、本発明の範囲は、付随する特許請求の範囲によってのみ定
義される。
【００１１】 製造時間を短縮するため、および現在のプロセスに関連する材料ならびに装置
のコストを削減するために、あまり複雑でなく、かつ時間をあまり要しない、基
板にフリップ‐チップをマウントする方法が望まれている。同時に、マウントさ
れた集積回路に対する優れた熱ソリューションの適用を可能にする方法というよ
うに、優れた接着および信頼性を提供するマウント方法も望まれている。
【００１２】 本発明は、基板上にフリップ‐チップをマウントする、迅速かつ信頼性のある
方法を提供することによって、これらの、およびそのほかの問題を解決する。本
発明は、マウントされた集積回路ダイと基板の間にモールディング・コンパウン
ド材料を射出し、時間を要する信頼性の高くない現在の方法に改良を加える。ま
た本発明は、マウント・プロセスにおけるワックスまたはフラックスの適用がな
く、そのためプロセス中に、溶剤を適用するステップまたはそのほかのクリーニ
ング・ステップが必要とされないマウント方法を提供する。本発明はさらに、酸
化耐性があり、鉛を使用せず、フラックスの必要性がなく、かつ微細ピッチのフ
リップ‐チップ応用におけるエレクトロマイグレーションのリスクを下げるソル
ダ・バンプおよびコンタクト材料を含んでいる。
【００１３】 現在のフリップ‐チップ・プロセスには、いくつかのステップが組み込まれて
おり、それらのステップを実行するために複数の装置が必要とされる。ここで、
本発明によって提供される改良と対比させるために、現在のテクノロジを代表す
る１つの特定のプロセスについて説明する。まず、基板と集積回路ダイの間にお
ける鉛ベースのソルダ・バンプのフローイングを補助するために、基板にフラッ
クスが塗布される。続いて、バンピングされたダイが裏返され、基板上の適切な
場所に位置決めされる。その後、位置決めされた集積回路ダイならびに基板が、
加熱炉内において加熱されてソルダが流動化され、さらに加熱炉から取り出され
て一度冷却され、集積回路ダイが取り付けられる。次にアンダーフィル材料の適
切な接着を確保するために、溶剤槽内にこのアッセンブリを浸すことによってア
ッセンブリからフラックスが除去される。最後に、マウントされた集積回路ダイ
の複数のサイドに隣接する位置で液体のアンダーフィル材料の適用が行われ、そ
の結果、毛管作用によって液体のアンダーフィル材料が、マウントされた集積回
路ダイと基板の間のギャップ内に流れ込む。
【００１４】 集積回路ダイと基板の間のボイドが完全に充填されるまで、液体のアンダーフ
ィルを流す必要があり、これは望ましくない時間消費となる。液体のアンダーフ
ィルは、集積回路ダイの複数の側から適用され、より迅速にアンダーフィルが促
進されるが、この方法は、集積回路ダイがより大きくなるに従って、またダイと
基板の間のギャップが小さくなるに従って、より効率の低いものとなる。本発明
は、代表的なマウント後のダイのアンダーフィルに、わずか数秒しか必要とせず
、液体アンダーフィル・プロセスに通常必要とされる時間が１分ないしはそれ以
上であることとは対照的である。たとえば、１００マイクロメートルのギャップ
を伴い、かつ２２５マイクロメートルのバンプ・ピッチを伴う４００正方ミリメ
ートルのチップは、標準的な液体毛管アンダーフィル・プロセスを使用するアン
ダーフィルの場合に約４５秒を必要とするが、ここに説明している本発明のアン
ダーフィルの場合には、わずか３秒しか必要としない。代表的な毛管アンダーフ
ィル・プロセスに必要となる全プロセスには、接合部分へのフラックスの塗布、
ダイの位置決め、ソルダ・バンプのリフローイング、フラックスの除去、複数の
位置からのアンダーフィル、および硬化が含まれ、通常の材料を用いると、１５
〜３０分を必要とする。
【００１５】 図１に、基板にマウントされた従来のフリップ‐チップを図示する。ダイ１０
１は、ソルダ・バンプ１０３のリフローによって基板１０２にマウントされる。
リフローされたソルダ・バンプは、ダイのコンタクト１０４と基板のコンタクト
１０５を接続し、それによりダイの回路と基板の回路の間において電気的な接続
が行われる。アンダーフィル材料がダイの下側に毛管作用によって流され、硬化
される。アンダーフィル材料が硬化した後は、ダイおよび周囲を囲む基板にモー
ルディング・コンパウンド１０７が加えられ、基板に対してダイが物理的に固定
される。
【００１６】 ダイのコンタクト１０４と基板のコンタクト１０５の間において行われるソル
ダ・バンプ１０３による物理的な接続は、通常、アッセンブリの加熱、屈曲、ま
たは振動からのストレスを受けるコンタクトの信頼性を、長時間にわたって維持
するだけの物理的に充分に高い強度がなく、そのためアンダーフィル材料を用い
てさらに強化することが必須となる。アンダーフィル材料は、フラックスが基板
に塗布され、基板上にダイが適正に配置され、取り付けられたソルダ・バンプが
リフローされ、さらに接合されたダイと基板のフラックスがクリーニング剤によ
って除去された後においてのみ適用することができる。アンダーフィル１０６は
、通常、粘性の低いエポキシもしくはそのほかの、ストレス破損に対して適切な
耐性を持つ接着材料である。アンダーフィルは、ダイと基板の間のギャップに近
接して加えられ、その結果、毛管作用がアンダーフィルをダイと基板の間に引き
込む。大きなダイの完全かつ効率的なアンダーフィルを行うために、毛管作用に
よって適用されるアンダーフィルを、複数の個所で適用しなければならないこと
も少なくない。
【００１７】 しかしながら、より小さな電子デバイスに対する需要、およびダイの製造にお
けるより細かいピッチの半導体の使用とともに、バンプのピッチならびにバンプ
のサイズが小さくなり、それに伴ってダイのサイズは、単一ダイ上により多くの
コンポーネントをサポートするべく増加し続けている。したがって、ダイのサイ
ズは成長し続け、ダイと基板の間のキャップは縮小し続け、毛管アンダーフィル
は、ますます時間を要するようになり、信頼性がさらに低下して行くものと考え
られている。
【００１８】 このようなことからダイのアンダーフィルを行う新しい方法が必要とされてい
るが、ここでそれを、すなわち毛管作用に対する依存を取り除き、より迅速かつ
より効率的であり、必要な装置が少なく、実施のための時間ならびに材料が少な
い新しい方法を開示する。
【００１９】 この種のプロセスを使用して基板にマウントされたダイの一実施形態を図２に
示す。ここでダイ２０１は、加熱配置ヘッドを用いて基板２０２にマウントされ
ており、ソルダ・バンプ２０３が、ダイのコンタクト２０４と基板のコンタクト
２０５の間においてリフローされる。フラックスの塗布ならびにフラックスの除
去を行うステップは、コンタクトに非酸化金属表面を使用することによって取り
除かれ、リフローの前に、それに対してソルダ・バンプが取り付けられることは
ない。最後の２０６は、モールディングによるアンダーフィルを示しており、１
ステップの適用ステップによって、図１に示した伝統的なフリップ‐チップ・ア
ッセンブリのアンダーフィルならびにコンパウンドのモールディングの両方が置
き換えられる。
【００２０】 図３に例示した実施形態においては、ダイ３０１はダイ・コンタクト３０３に
取り付けられたソルダ・バンプ３０２が用意され、ダイが基板３０６上に配置さ
れた後にソルダ・バンプ３０２のリフローが行われる。基板コンタクト３０４は
、フラックスを使用しないリフローを促進する非酸化金属を含む基板のコンタク
ト表面３０５として仕上げられている。
【００２１】 別の実施形態の基板のコンタクト３０４は、ニッケルまたは銅といったコア金
属を含み、かつ金またはプラチナといった酸化しない金属を含む基板のコンタク
ト表面３０５を有している。ソルダは、適切な低温で流動化する任意の軟質金属
とすることができ、実施形態のいくつかでは、鉛を使用しない、銀を含有するソ
ルダになる。ソルダが流動し、金またはプラチナといった非酸化金属仕上げ材料
と容易に接着することから、フラックスの塗布およびその後のフラックスの除去
がまったく必要なくなる。
【００２２】 図４は、モールディングによるアンダーフィル２０６の適用を図示しており、
フラックスを使用しないソルダのリフローの後にこれが行われる。モールディン
グ・コンパウンド・タブレットが下側モールディング・ダイ４０２内のピストン
上に載置され、ダイおよび基板のアッセンブリ４０４が下側モールディング・ダ
イの開口内に配置される。上側モールディング・ダイ４０３は、下側モールディ
ング・ダイ４０２に接して配置されるが、そこには、成型されたダイおよび基板
のアッセンブリ・モールド開口４０５、モールディング・コンパウンド・タブレ
ット開口４０６、および開口４０５と４０６を接続するモールディング・コンパ
ウンド・チャンネル４０７が形成されている。
【００２３】 動作においては、上側モールディング・ダイ４０３および下側モールディング
・ダイ４０２が互いに合わされ、ピストンがモールディング・コンパウンド・タ
ブレット４０１に圧力を作用させる。一部の実施形態においては、モールディン
グ・コンパウンド・タブレットが加熱されて流動が促進されるが、コンパウンド
は、冷却すると実質的にさらに固化する。モールディング・コンパウンドは、モ
ールディング・コンパウンド・チャンネル４０７を通って押し出され、上側モー
ルディング・ダイ４０３内のダイおよび基板のアッセンブリ・モールディング・
コンパウンド開口４０５、マウントされたダイ４０４、および下側モールディン
グ・ダイ４０２内の対応する開口４０８によって形成される開口内に圧送される
。開口の形状、および開口内におけるダイおよび基板のアッセンブリの配置によ
って、この開口内に強制されたモールディング・コンパウンドが、図２において
２０６として示したモールディングによるアンダーフィルを形成する。
【００２４】 図５は、本発明の一実施形態の側面図を示しており、そこには、ダイおよび基
板のアッセンブリ５０３内にモールディングによるアンダーフィルを形成するた
めに使用される上側モールディング・ダイ５０１および下側モールディング・ダ
イ５０２が含まれている。本発明のこの図においては、ピストン５０４の上に配
置されたモールディング・コンパウンド・タブレット５０３が、下側モールディ
ング・ダイおよびピストンからモールディング・コンパウンドを剥離するための
剥離フィルム５０５を伴って示されている。ダイおよび基板のアッセンブリ５０
６は、下側モールディング・ダイ内の開口の中に配置されており、その部分にお
いては、図５に示すように剥離フィルムにも開口が形成されている。上側ダイ５
０１もまた剥離フィルム５０７によって覆われており、そこには、図４の４０５
に対応するダイおよび基板のモールディング・コンパウンド開口５０８、および
図４の４０７に対応するモールディング・コンパウンド・チャンネル５０９が備
わっている。
【００２５】 ダイおよび基板のアッセンブリにモールディング・コンパウンドを適用するた
めに、上側および下側のモールディング・ダイが互いに合わされ、ピストン５０
４がモールディング・コンパウンド５０３を、剥離フィルム５０５と５０７の間
のモールディング・コンパウンド・チャンネル５０９内に押し出す。モールディ
ング・コンパウンドは、上側および下側のダイによって形成されたダイおよび基
板のモールディング・コンパウンド開口５０８内に送られ、ダイおよび基板のア
ッセンブリの、ダイと基板の間におけるギャップ内に圧送される。一部の実施形
態におけるモールディング・コンパウンドは、図２に示されるような成型フィレ
ットをダイのエッジの周囲に形成し、その形状はモールディング・コンパウンド
開口５０８の幾何学的形状によって決定される。
【００２６】 さらに別の実施形態においては、スプリング５１０によってバイアスされるプ
ラットフォームにより、ダイおよび基板のアッセンブリが、上側ダイ５０１を覆
う剥離フィルム５０７に向かう位置に強制され、その結果、ダイのチップが物理
的に剥離フィルムと接触する。この実施形態においては、ダイの上側表面がモー
ルディング・コンパウンドとの接触から保護されて、そこにモールディング・コ
ンパウンドを伴わないダイおよび基板のアッセンブリが生成され、ヒートシンク
またはそのほかのデバイスを希望に応じて、効率的に適用することが可能になる
。さらに別の実施形態においては、ダイが完全にモールディング・コンパウンド
内にカプセル化され、ダイのシールおよび保護が行われる。
【００２７】 本発明は、ダイを基板にマウントするための改良された方法を提供する。これ
は、ダイと基板を電気的に接続する新しい方法であり、かつダイと基板の間の空
間にアンダーフィルを行う新しい方法を提供する。本発明は、実質的にダイを基
板にマウントするために必要となる時間ならびにステップ数を低減し、それを行
う方法を提供し、その結果、比較的シンプルかつ安価な材料ならびに装置を組み
込むことができる。本発明は、フラックスの塗布ならびにフラックスの除去の必
要性を取り除き、それによってマウント・プロセスにおいて生成されていた化学
的副産物を抑える。さらに本発明は、ほかのテクノロジにおいて許容されるより
高いパーセンテージでアンダーフィル内に強度増加フィラーを組み込み、ダイを
マウントするための非常に信頼性の高い方法を提供する。本発明は、強制アンダ
ーフィル・プロセスが、毛管作用を介して適用される液体アンダーフィルより良
好に、ダイと基板の間におけるボイドの充填を可能にすることから、特に、比較
的細かいバンプ・ピッチを伴うダイのマウントに有利である。
【００２８】 ここでは、特定の実施形態を例示し、説明してきたが、当業者においては、こ
こに示した具体的な実施形態を、同一目的を達成すると算定される任意の構成で
代用することが明らかであろう。この出願には、本発明のあらゆる適合ないしは
変形をカバーすることが意図されている。本発明が、特許請求の範囲およびそれ
に等価となる完全な範囲によってのみ限定されることが意図されている。
【図面の簡単な説明】
【図１】 基板にマウントされたフリップ‐チップを示している。
【図２】 本発明の実施形態に一致する、基板にマウントされたフリップ‐チップを示し
ている。
【図３】 本発明の実施形態に一致する、ダイおよび基板を示しており、それにおいてコ
ンタクト表面が非酸化金属を含む。
【図４】 本発明の実施形態に一致する、モールディングによるアンダーフィルを適用す
るための装置を示している。
【図５】 本発明の実施形態に一致する、モールディングによるアンダーフィルを適用す
るための装置の側面図を示している。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 4M109 AA01 BA03 CA21 EB13 5F044 LL01 LL04 QQ03 RR17 RR19 5F061 AA01 BA03 CA21 CB02

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 集積回路ダイを基板に取り付ける方法において： コンタクト・エリアにソルダ・バンプを付けるステップ、 裏返した前記集積回路ダイを、望ましい位置に、前記ソルダ・バンプが前記集
    積回路ダイのコンタクト・エリアならびに前記基板のコンタクト・エリアと接触
    するように配置するステップ、 前記ソルダ・バンプを加熱して前記ダイをマウントするステップであって、そ
    の結果、前記バンプが前記基板と前記集積回路の間における接続を形成するステ
    ップ、および、 前記マウントされた集積回路ダイの上に配置されるモールディング・ダイの中
    にモールディング・コンパウンドを射出することによって前記マウントされた集
    積回路ダイと前記基板の間のギャップのアンダーフィルを行うステップ を含むことを特徴とする方法。
  2. 【請求項２】 前記ソルダ・バンプが、酸化に耐える金属合金を含むことを
    特徴とする請求項１記載の方法。
  3. 【請求項３】 前記酸化に耐える金属合金が、金およびスズからなるグルー
    プから選択された少なくとも１種の金属を含むことを特徴とする請求項２記載の
    方法。
  4. 【請求項４】 前記集積回路ダイの前記コンタクト・エリアが、酸化に耐え
    る金属合金からなるコンタクト表面を有することを特徴とする請求項１記載の方
    法。
  5. 【請求項５】 前記基板の前記コンタクト・エリアが、酸化に耐える金属合
    金からなるコンタクト表面を有することを特徴とする請求項１記載の方法。
  6. 【請求項６】 さらに、前記モールディング・コンパウンドを前記モールデ
    ィング・ダイの中に射出する前に、前記モールディング・コンパウンドを加熱す
    るステップを含むことを特徴とする請求項１記載の方法。
  7. 【請求項７】 前記モールディング・コンパウンドが、実質的にワックスを
    含まないことを特徴とする請求項１記載の方法。
  8. 【請求項８】 さらに、前記モールディング・ダイと、前記射出されるモー
    ルディング・コンパウンドの間に剥離フィルムを配置するステップを含むことを
    特徴とする請求項１記載の方法。
  9. 【請求項９】 前記モールディング・コンパウンドが、７０パーセント〜９
    ０パーセントのシリカを含むことを特徴とする請求項１記載の方法。
  10. 【請求項１０】 前記モールディング・コンパウンドが、７５パーセント〜
    ８５パーセントのシリカを含むことを特徴とする請求項１記載の方法。
  11. 【請求項１１】 前記モールディング・ダイが成型されて、前記マウントさ
    れた集積回路ダイの上に配置され、その結果、前記射出されるモールディング・
    コンパウンドが、さらに前記マウントされた集積回路ダイに隣接するフィレット
    を形成することを特徴とする請求項１記載の方法。
  12. 【請求項１２】 前記モールディング・ダイが成型されて、前記マウントさ
    れた集積回路ダイの上に配置され、その結果、前記射出されるモールディング・
    コンパウンドが、前記集積回路ダイのバックサイドを実質的に覆わないことを特
    徴とする請求項１記載の方法。
  13. 【請求項１３】 マウントされた集積回路ダイと基板の間のギャップのアン
    ダーフィルを行う方法であって、マウントされた前記集積回路ダイの上に配置さ
    れるモールディング・ダイの中にモールディング・コンパウンドを射出するステ
    ップを含むことを特徴とする方法。
  14. 【請求項１４】 マウントされたダイ・アッセンブリであって： 基板上にマウントされた集積回路ダイ、および、 前記ダイと前記基板の間に射出されるモールディング・コンパウンド材料 を含むことを特徴とするマウントされたダイ・アッセンブリ。
  15. 【請求項１５】 前記マウントされる集積回路ダイが、フリップ‐チップで
    あることを特徴とする請求項１４記載のマウントされたダイ・アッセンブリ。
  16. 【請求項１６】 前記モールディング・コンパウンド材料が、さらに前記マ
    ウントされた集積回路ダイに隣接するフィレットを形成することを特徴とする請
    求項１４記載のマウントされたダイ・アッセンブリ。
  17. 【請求項１７】 前記モールディング・コンパウンドが、前記マウントされ
    た集積回路ダイの裏側を実質的に覆わないことを特徴とする請求項１６記載のマ
    ウントされたダイ・アッセンブリ。
  18. 【請求項１８】 前記モールディング・コンパウンドが、実質的にワックス
    を含まないことを特徴とする請求項１４記載のマウントされたダイ・アッセンブ
    リ。
  19. 【請求項１９】 前記モールディング・コンパウンドが、７０パーセント〜
    ９０パーセントのシリカ含有量からなることを特徴とする請求項１４記載のマウ
    ントされたダイ・アッセンブリ。
  20. 【請求項２０】 前記モールディング・コンパウンドが、７５パーセント〜
    ８５パーセントのシリカ含有量からなることを特徴とする請求項１４記載のマウ
    ントされたダイ・アッセンブリ。
  21. 【請求項２１】 さらに前記ダイと前記基板を接続する、酸化に耐える合金
    からなるソルダ・バンプを含むことを特徴とする請求項１４記載のマウントされ
    たダイ・アッセンブリ。
  22. 【請求項２２】 前記酸化に耐える金属合金が、金およびスズからなるグル
    ープから選択された少なくとも１種の金属を含むことを特徴とする請求項２１記
    載のマウントされたダイ・アッセンブリ。
  23. 【請求項２３】 前記集積回路ダイ上に、酸化に耐える合金からなる少なく
    とも１つのコンタクト・エリアを含むことを特徴とする請求項１４記載のマウン
    トされたダイ・アッセンブリ。
  24. 【請求項２４】 さらに、前記基板上に、酸化に耐える合金からなる少なく
    とも１つのコンタクト・エリアを含むことを特徴とする請求項１４記載のマウン
    トされたダイ・アッセンブリ。
  25. 【請求項２５】 集積回路ダイを基板に取り付ける方法において： 前記集積回路ダイのコンタクト・エリアにソルダ・バンプを付けるステップ、 裏返した前記集積回路ダイを、望ましい位置に、前記ソルダ・バンプが前記基
    板のコンタクト・エリアと接触するように配置するステップ、 前記ソルダ・バンプを加熱して前記ダイをマウントするステップであって、そ
    の結果、前記基板と前記集積回路の間における電気的かつ物理的な接続を形成す
    るステップ、 モールディング・ダイのモールディング表面に剥離フィルムを適用するステッ
    プ、 前記モールディング・ダイを前記マウントされた集積回路ダイの上に配置する
    ステップ、および、 前記剥離フィルムと前記マウントされた集積回路ダイの間にモールディング・
    コンパウンドを射出するステップであって、その結果前記モールディング・コン
    パウンドが、前記マウントされた集積回路ダイと前記基板の間のギャップのアン
    ダーフィルを形成し、さらに前記マウントされたダイに隣接してフィレットを形
    成するステップ を含むことを特徴とする方法。
JP2001534197A 1999-10-26 2000-09-27 進んだフリップ‐チップ接合パッケージ Pending JP2003513447A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/427,230 1999-10-26
US09/427,230 US20020089836A1 (en) 1999-10-26 1999-10-26 Injection molded underfill package and method of assembly
PCT/US2000/026602 WO2001031699A1 (en) 1999-10-26 2000-09-27 Advanced flip-chip join package

Publications (1)

Publication Number Publication Date
JP2003513447A true JP2003513447A (ja) 2003-04-08

Family

ID=23694003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001534197A Pending JP2003513447A (ja) 1999-10-26 2000-09-27 進んだフリップ‐チップ接合パッケージ

Country Status (8)

Country Link
US (1) US20020089836A1 (ja)
EP (1) EP1230676A1 (ja)
JP (1) JP2003513447A (ja)
KR (1) KR20020044577A (ja)
CN (1) CN1451178A (ja)
AU (1) AU7987400A (ja)
HK (1) HK1045215A1 (ja)
WO (1) WO2001031699A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US7037805B2 (en) * 2003-05-07 2006-05-02 Honeywell International Inc. Methods and apparatus for attaching a die to a substrate
US7262077B2 (en) * 2003-09-30 2007-08-28 Intel Corporation Capillary underfill and mold encapsulation method and apparatus
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法
US8084853B2 (en) * 2009-09-25 2011-12-27 Mediatek Inc. Semiconductor flip chip package utilizing wire bonding for net switching
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
US11152274B2 (en) * 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422446B2 (ja) * 1995-03-07 2003-06-30 日東電工株式会社 半導体装置の製法
DE19628702A1 (de) * 1995-07-25 1997-01-30 Fraunhofer Ges Forschung Flußmittelfreie Kontaktierung von Bauelementen
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
DE69934153T2 (de) * 1998-02-02 2007-09-20 Shin-Etsu Chemical Co., Ltd. Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen

Also Published As

Publication number Publication date
CN1451178A (zh) 2003-10-22
US20020089836A1 (en) 2002-07-11
HK1045215A1 (zh) 2002-11-15
EP1230676A1 (en) 2002-08-14
AU7987400A (en) 2001-05-08
WO2001031699A1 (en) 2001-05-03
KR20020044577A (ko) 2002-06-15

Similar Documents

Publication Publication Date Title
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US6732913B2 (en) Method for forming a wafer level chip scale package, and package formed thereby
US7397114B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US20080272177A1 (en) Conductive bonding material fill techniques
JP2003513447A (ja) 進んだフリップ‐チップ接合パッケージ
KR20030067590A (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP2001332583A (ja) 半導体チップの実装方法
JP2002270732A (ja) アンダーフィル材付き電子部品
US20100167466A1 (en) Semiconductor package substrate with metal bumps
JPH10163270A (ja) 接合バンプ付き配線基板
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JP3890814B2 (ja) 電子部品の実装方法
JPH1056040A (ja) 半導体装置およびその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2514218B2 (ja) 印刷配線板の製法
JPH10144850A (ja) 接続ピンと基板実装方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置
JP2966354B2 (ja) 半導体装置の実装方法
JPS58103198A (ja) 電子部品の取付け方法
JP2006005208A (ja) 半導体装置およびその実装方法
JPS61190952A (ja) 半導体装置の製造方法およびそれに用いるワイヤボンダ
JPH11214443A (ja) 半田バンプ形成方法