KR20030067590A - 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 - Google Patents

반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 Download PDF

Info

Publication number
KR20030067590A
KR20030067590A KR10-2003-0007943A KR20030007943A KR20030067590A KR 20030067590 A KR20030067590 A KR 20030067590A KR 20030007943 A KR20030007943 A KR 20030007943A KR 20030067590 A KR20030067590 A KR 20030067590A
Authority
KR
South Korea
Prior art keywords
film
columnar
semiconductor device
wiring board
solder
Prior art date
Application number
KR10-2003-0007943A
Other languages
English (en)
Other versions
KR100545008B1 (ko
Inventor
니시야마도모히로
다고마사모토
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20030067590A publication Critical patent/KR20030067590A/ko
Application granted granted Critical
Publication of KR100545008B1 publication Critical patent/KR100545008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

구리 등으로 된 주상범프가 웨이퍼유닛내의 중간접속막 및 접착막을 통해 무전해도금에 의해 패키지형성이 가능한 반도체칩의 배선막상에 형성된다. 금 등으로 이루어진 산화방지막이 상면 또는 상면의 일부 및 측면 위에 형성된다. 산화막 등의 번짐방지막이 필요에 따라 주상범프상에 형성된다. 이 범프가 실장기판상의 패드에 납땜된다면, 땜납은 주상범프의 상면의 전영역 및 측면의 일부에만 번진다. 따라서, 안정되고 신뢰성 있는 접합이 형성될 수 있다. 게다가, 주상범프가 녹지 않기 때문에, 반도체기판 및 실장기판 사이의 거리는 납땜에 의해 좁아지지 않는다.

Description

반도체소자와 그 제조방법 및 반도체장치와 그 제조방법{Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same}
본 발명은 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법에 관한 것으로서, 보다 상세하게는 밑을 보게 탑재된 플립칩형 반도체소자의 범프구조와 그 제조방법 및 그것의 실장구조와 그 제조방법에 관한 것이다.
반도체소자의 전극과 외부단자를 연결하기 위한 접속방법으로서, 금속박배선을 사용하는 본딩와이어법 및 반도체소자의 전극상에 형성된 땜납범프를 사용하는 플립칩법으로 구성된 두 가지 형태의 방법들이 있다. 그리고, 플립칩법은 근년의 고밀도 및 고핀수 경향에 따라 유리하다고 생각된다. 근년에 반도체패키지의 실장밀도를 증가시키기 위해, 외부단자로서 땜납범프가 형성된 볼그리드어레이형 반도체패키지가 고핀수경향에 부응할 수 있고 단자피치를 크게 유지할 수 있는 기술로서 많이 사용되고 있다. 또한, 많은 경우에 플립칩형이 실장기판(인터포저)에 탑재된 반도체소자로서 채용된다. 이 플립칩형접속법은 많이 발전되었다. 제어코랍스칩접속(C4)으로 불려지는 접속법에 대한 예를 먼저 설명한다.
도 35는 플립칩형 반도체소자의 종래의 구조를 보여주는 단면도이다. 도 35에 보인 바와 같이, 반도체기판(1)상에는 내부배선과 접속된 전극(2)과 이 전극(2)상에 개구를 가진 커버막(3)이 형성된다. 그리고, 전극(2)상에는, 땜납범프(20)가 층간막(4)과 접찹막(5)을 통해 형성된다. 땜납범프(20)를 형성하기 위한 방법으로서, 증착법, 전해도금법, 솔더페이스트인쇄법, 솔더볼탑재-공급법과 같은 다양한 방법들에 의해 땜납을 공급하고 플럭스를 이용하여 땜납을 리플로우처리함으로써, 반구형 범프를 형성하는 것이 일반적이다.
도 36은 플립칩형 반도체소자의 종래의 플립칩실장구조를 보여주는 단면도이다. 배선기판(12;인터포저)의 패드(14)상에, 땜납이 미리 공급된 후, 패드(14) 및 솔더레지스트막(13)이 기판상에 형성된다. 그 후, 플럭스를 도포한 후, 반도체소자가 배선기판(12)상으로 운반된다. 범프(20) 및 패드(14) 사이의 접속이 솔더리플로우처리에 의해 완성되어, 땜납필렛(11)이 형성된다. 뒤이어, 배선기판(12) 및 반도체기판(1) 사이의 간극(미도시)이 언더필수지로 충전된다.
종래, 접속배선을 사용하여 반도체칩의 전극상에, 금범프에 부가하여 금스터드범프를 형성하는 방법과 전해금도금에 의해 금범프를 형성하는 방법이 알려져 있다. 이러한 범프들은 배선기판측에 형성된 금도금, 은/주석땜납 및 인/주석/납땜납과 같은 금속막들에 접착된다.
신뢰성을 확보하기 위해, 플립칩실장이 완료된 후, 언더필수지가 반도체칩 및 배선기판 사이의 간극에 충전된다. 수지충전을 행할 때, 반도체칩 및 배선기판 사이의 간극을 크게 유지하는 것은 공극을 생성하지 않는 양호한 충전을 행하는 데 있다. 그러나, 땜납범프가 전극상에서 녹아 반구형상이 되도록 높이를 높게 형성할 필요가 있는 경우에는, 공급되어야 할 땜납량이 증가되어야 한다. 이는 미세한 피치를 가진 전극들 간에 인접하는 땜납범프와 단락시킬 가능성이 있게 한다. 따라서, 미세피치경향에 부응하여 높은 땜납범프를 전극상에 형성하기 어렵게 된다. 한편, 미세피치경향에 부응함에 따라, 충전수지의 흐름이 매우 좁기 때문에, 언더필수지의 충전의 어려움은 미세피치에 의해 가속화되고 있다.
증착법 및 솔더페이스트인쇄법에 의해 땜납범프를 형성하는 방법은, 마스크의 내구성이 마스크가 요구하는 정도보다 약하기 때문에, 많은 제조비용이 든다.
또한, 솔더볼공급법은 그것 자체의 비용이 비교적 높은 솔더볼을 필요로 하며, 솔더볼이 요구된 레이아웃대로 정렬되고 반도체칩상에 운반되게 하는 장치를 필요로 한다. 웨이퍼유닛에 패키지를 탑재하기 어렵기 때문에, 범프형성의 총비용이 높아진다. 게다가, 미세피치에 대응하는 더 작은 직경의 솔더볼의 제조는 어렵다. 또, 요구된 볼크기(직경)가 작으면 작을수록, 제조수율이 더 많이 떨어져, 고비용을 초래한다.
게다가, 메모리셀상에 배치된 전극이 있는 경우, 그리고 땜납이 범프재료로 사용된 경우, 땜납을 구성하는 납 또는 주석에 포함된 방사성원소로부터 발생된 알파선들이 소프트오류(soft error)를 일으킬 수 있다.
또한, 금을 사용하는 도금범프와 스터드범프가 있다. 그러나, 금재료들의 비용이 높다는 문제가 제기된다. 또한, 범프들의 수가 증가될수록, 금스터드범프에 각각의 형성을 수행하기 위해서는, 형성비용이 더 많이 증가된다.
게다가, 금도금을 사용한 범프의 납땜접합이 행해지는 경우, 금이 좋은 습윤성을 가지기 때문에, 땜납은 측표면에서 위쪽으로 번져서 전극과 금도금의 계면으로 유입된다. 이는, 계면강도를 낮추거나 결국에는 박리를 초래하여 신뢰성에 문제를 일으킨다.
또한, 구리를 사용하는 도금범프에 의한 납땜기술도 제안된다. 예컨대, 전기도금법에 의해 구리범프를 형성한 후, 구리범프의 상단의 반이 노출되도록 반도체기판상에 폴리이미드막을 형성하고, 담금법에 의해 구리범프상에 땜납막을 형성하는 방법이 일본특개평3-22437호에 개시되어 있다. 그러나, 이 방법으로 두꺼운 수지막이 도포된 플립칩이 배선기판상에 탑재되는 경우, 언더필수지의 충전이 어려워진다. 게다가, 구리범프와 폴리이미드막의 접착성질이 낮기 때문에, 이 구리범프에 특별한 처리를 행하지 않는다면, 땜납이 쉽게 번져 전극으로 확산된다. 따라서, 신뢰성에 대한 문제가 금범프에서와 마찬가지로 제기된다.
본 발명의 목적은 전극이 미세피치를 가지는 경우에도 칩과 기판 사이에 충분한 거리를 확보하는 데 있다.
본 발명의 다른 목적은 저비용으로 생산될 수 있는 플립칩의 범프구조를 제공하는 데 있다.
본 발명의 다른 목적은 소프트오류 또는 패드박리와 같은 신뢰성저하를 야기할 가능성이 낮은 실장구조를 제공하는 데 있다.
도 1은 본 발명의 반도체소자의 제1실시형태의 단면도,
도 2는 본 발명의 반도체소자의 제2실시형태의 단면도,
도 3은 본 발명의 반도체소자의 제3실시형태의 단면도,
도 4은 본 발명의 반도체소자의 제4실시형태의 단면도,
도 5은 본 발명의 반도체소자의 제5실시형태의 단면도,
도 6은 본 발명의 반도체소자의 제6실시형태의 단면도,
도 7은 본 발명의 반도체소자의 제7실시형태의 단면도,
도 8은 본 발명의 반도체소자의 제조방법의 제1실시형태의 단면도,
도 9는 본 발명의 반도체소자의 제조방법의 제2실시형태의 단면도,
도 10은 본 발명의 반도체소자의 제조방법의 제3실시형태의 단면도,
도 11은 본 발명의 반도체소자의 제조방법의 제4실시형태의 단면도,
도 12는 본 발명의 반도체소자의 제조방법의 제5실시형태의 단면도,
도 13은 반도체장치의 제1실시형태의 단면도,
도 14는 반도체장치의 제2실시형태의 단면도,
도 15는 반도체장치의 제3실시형태의 단면도,
도 16은 반도체장치의 제4실시형태의 단면도,
도 17은 반도체장치의 제5실시형태의 단면도,
도 18은 반도체장치의 제6실시형태의 단면도,
도 19는 본 발명의 반도체장치의 제조방법의 제1실시형태의 단면도,
도 20은 본 발명의 반도체장치의 제조방법의 제2실시형태의 단면도,
도 21은 본 발명의 반도체장치의 제조방법의 제3실시형태의 단면도,
도 22는 본 발명의 반도체장치의 제조방법의 제4실시형태의 단면도,
도 23은 본 발명의 반도체장치의 제조방법의 제5실시형태의 단면도,
도 24는 본 발명의 반도체장치의 제조방법의 제6실시형태의 단면도,
도 25는 본 발명의 반도체장치의 제조방법의 제7실시형태의 단면도,
도 26은 본 발명의 반도체장치의 제조방법의 제8실시형태의 단면도,
도 27은 본 발명의 반도체장치의 제조방법의 제9실시형태의 단면도,
도 28은 본 발명의 반도체장치의 제조방법의 제10실시형태의 단면도,
도 29는 본 발명의 반도체장치의 제조방법의 제11실시형태의 단면도,
도 30은 본 발명의 반도체장치의 제조방법의 제12실시형태의 단면도,
도 31은 본 발명의 반도체장치의 제조방법의 제13실시형태의 단면도,
도 32는 본 발명의 반도체장치의 제조방법의 제14실시형태의 단면도,
도 33은 본 발명의 반도체장치의 제조방법의 제15실시형태의 단면도,
도 34는 본 발명의 반도체장치의 제조방법의 제16실시형태의 단면도,
도 35는 반도체소자의 종래예의 단면도, 및
도 36은 반도체장치의 종래예의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1:반도체기판2:전극
3:커버코트4:중간접속막
5:접착막6:주상범프
7:번짐방지막8,8':캡막
9:땜납도금막10:금막
11:땜납필렛(fillet)12:배선기판
13:땜납레지스트막14:패드
15:플럭스16:땜납막
17:언더필수지18:활성수지
19:도금레지스트막20:땜납범프
본 발명에 따른 반도체소자는 범프로서 제공하고 중간접속막 또는 접착막을 통해 전극상에 형성된 주상돌기를 포함한다. 상기 주상돌기의 상면, 상기 주상돌기의 측면의 상부 및 상면이 습윤성이 뛰어난 캡막으로 도포된다.
또한, 본 발명에 따른 반도체소자는 범프로서 제공되고 중간접속막 또는 접착막을 통해 전극상에 형성된 주상돌기를 포함한다. 습기보호막은 주상돌기의 측표면의 전극에서 가까운 부분들 중 적어도 일부에 형성된다.
또한, 본 발명에 따른 반도체소자의 제조방법은, 그 위에 전극이 형성된 반도체기판의 전체 위에 도금전극으로서 제공하는 금속막을 형성하는 단계; 상기 금속박막상의 상기 전극부에 개구를 갖는 레지스트막을 형성하는 단계; 주상돌기를 형성하기 위해 주상형태로 고전도성금속을 적층하는 단계; 상기 레지스트막을 제거하는 단계; 상기 금속을 상기 주상돌기를 마스크로 사용하여 식각제거하는 단계; 및 상기 주상돌기의 표면상에 습기보호막을 형성하는 단계를 포함한다.
또한, 본 발명의 다른 양태에 따른 반도체소자의 제조방법은, 반도체기판상에 형성된 전극부에 개구를 가지는 레지스트막을 형성하는 단계; 상기 레지스트막상에 활성막을 형성하기 위해 무전기도금으로 활성화과정을 행하는 단계; 상기 레지스트막상의 상기 활성막을 제거하는 단계; 주상돌기를 형성하기 위해 무전해도금으로 상기 개구내에 고전도성 금속을 적층하는 단계; 상기 레지스트막을 제거하는 단계; 및 상기 주상돌기의 표면에 습기보호막을 형성하는 단계를 포함한다.
본 발명에 따른 반도체장치는 반도체소자의 전극상에 형성되어 배선기판의 패드에 납땜도전성의 주상돌기를 포함한다. 상기 주상돌기의 상기 표면의 적어도 일부에 습기보호막이 도포된다.
또한, 본 발명에 다른 양태에 따른 반도체장치는 반도체소자의 전극 위에 형성되어 배선기판의 패드에 납땜된 도전성의 주상돌기를 포함한다. 상기 도전성의 주상돌기의 땜납부분은 상기 주상돌기의 상면에 한정된다.
또한, 본 발명의 다른 양태의 반도체장치는 반도체소자의 전극 위에 형성되어 배선기판의 패드에 납땜된 도전성의 주상돌기를 포함한다. 상기 주상돌기는, 상기 주상돌기의 상면 또는 상기 주상돌기의 상면 또는 측표면의 상부 위에 형성되어 산화되기 여려울 뿐만 아니라 땜납습윤성도 뛰어난 금속막을 통해 납땜된다.
또한, 본 발명의 다른 양태에 따른 반도체장치는 반도체소자의 전극 위에 형성되어 배선기판상의 패드에 접속된 도전성의 주상돌기를 포함한다. 상기 주상돌기의 상면과 상기 배선기판의 패드의 표면은 산화하기 어려울 뿐만 아니라 땜납습윤성도 뛰어난 금속막을 통해 접합된다.
또한, 본 발명에 따른 반도체장치의 제조방법은, 반도체소자의 전극상에 형성된 주상돌기의 정상부에 플럭스활성효과를 가진 열경화성수지를 제공하는 단계; 상기 주상돌기와 소정의 땜납량이 공급된 배선기판의 패드를 정렬시키는 단계; 및 상기 배선기판의 패드에 상기 주상돌기의 정상부만 가열하여 납땜시키는 단계를 포함한다.
본 발명의 다른 양태에 따른 반도체장치의 제조방법은, 반도체소자의 전극상에 형성된 주상돌기의 정상부에 플럭스를 공급하는 단계; 상기 주상돌기와 소정의 땜납량이 공급된 배선기판의 패드를 정렬시키는 단계; 상기 배선기판의 패드에 상기 주상돌기의 정상부만을 가열하여 납땜시키는 단계; 및 상기 플럭스를 세정하여 제거하는 단계를 포함한다.
또한, 본 발명의 다른 양태에 따른 반도체장치의 제조방법은, 배선기판의 패드 위에 플럭스활성효과를 가진 열결화성수지를 공급하는 단계; 반도체소자의 전극위에 형성되어 정상부상에 땜납막을 가진 주상돌기와 상기 배선기판의 패드를 정렬시키는 단계; 및 상기 배선기판의 패드에 상기 주상돌기의 정상부만을 가열하여 납땜시키는 단계를 포함한다.
또한, 본 발명의 다른 양태에 따른 반도체장치의 제조방법은, 배선기판의 패드상에 플럭스를 공급하는 단계; 반도체소자의 전극상에 형성되고 종단부위에 땜납막을 가진 주상돌기와 상기 배선기판의 패드를 정렬시키는 단계; 상기 배선기판의 패드에 상기 주상돌기의 정상부만을 가열하여 납땜시키는 단계 및 상기 플럭스를 세정하여 제거하는 단계를 포함한다.
또한, 본 발명의 다른 양태에 따른 반도체장치의 제조방법은, 반도체소자의 전극상에 형성된 주상돌기의 종단면과 배선기판의 패드표면을 플라즈마에 의해 여기된 불활성가스로 물리적 충격을 가하여 세정하는 단계; 상기 주상돌기와 상기 배선기판을 정렬시키는 단계 및 상기 주상돌기와 상기 패드를 접합시키기 위해 상기 반도체소자 및 상기 배선기판 사이에 압력을 가하는 단계를 포함한다.
본 발명에서, 반도체소자와 배선기판의 접속시스템은, 땜납이 서로 접속되거나 금스터드범프와 배선기판의 땜납이 접속된 종래의 접속시스템과는 다르다. 그러나, 본 발명에서는, 반도체소자측의 주상범프와 배선기판의 패드가 소량의 땜납으로 접속되거나 땜납 없이 직접 접속된다. 게다가, 본 발명에서는, 접속이 땜납에 의해 이루어진 경우에도, 주상범프와 땜납의 접속은 주상범프의 상면 또는 상면의 작은 일부와 그것의 측표면만으로 한정된다. 주상범프는 전해도금법 등에 의해 납땜온도에서 녹지 않는 금속을 사용하여 형성되고, 주상범프가 리플로우에 의해 라운드되지 않기 때문에 저면크기와 비교하여 상대적으로 높은 범프가 형성될 수 있다. 게다가, 반도체칩이 배선기판상으로 운반되는 경우, 주상범프는 녹지 않고 초기형성단계에서의 형태로 유지된다. 이는 배선기판과 반도체칩 사이의 거리를 충분히 확보할 수 있게 한다. 게다가, 이는 플립칩접속 후에 행해지는 언더필수지의 충전을 쉽고 신뢰성이 높게 한다. 즉, 범프의 더 작은 직경크기를 따라서 미세피치를 가진 땜납들을 접속하게 되면, 반도체칩과 배선기판의 간극이 감소되어, 가공성과 신뢰성이 확실하게 얻어진다.
웨이퍼유닛의 배치처리는 가능하다. 그리고, 이것은 예컨대, 전해도금법이나무전해도금법을 사용하여 주상범프를 형성하는 다른 특징들로서 설명될 것이다. 이에 의해, 종래의 볼적하공급법에 비해 저비용으로 제조할 수 있게 된다. 또한, 반도체칩의 배선기판 위에 실장을 할 때, 범프의 표면상의 산화막제거를 위해 사용된 플럭스 대신 플럭스활성효과를 가진 열경화성수지를 사용하는 경우에는, 세정처리가 삭제(생략)될 수 있다. 이는 세정처리를 감소시켜 비용을 절감시키거나 세정잔유물이 없게 한다. 결과적으로, 신뢰성에 대한 개선효과가 생긴다.
게다가, 사용될 땜납량의 감소 또는 삭제가 가능하기 때문에, 기능장애의 원인들 중의 하나인 알파도즈(alpha dose)의 감소 또는 제로잉이 가능하다. 이는 신뢰성에 대한 개선을 제공한다.
또한, 본 발명에 따르면, 실장할 때, 땜납이 범프의 주상베이스에서는 위쪽으로 번지지 않는다. 중간접속막/접착막 또는 접착막/범프의 경계로 들어오는 땜납에 의한 경계박리를 방지할 수 있어, 신뢰성에 대한 개선목적이 달성될 수 있다.
게다가, 주상범프의 측면의 일부까지 땜납이 위쪽으로 번지는 접합형태를 만드는 경우에는, 범프를 형성하는 처리가 증가한다. 그러나, 주상범프와 땜납의 접촉표면영역이 넓어지는 경우, 압력이 분산되어 접합부분의 신뢰성이 증가될 수 있다.
본 발명에 따른 반도체장치 제조방법에서, 캡막 또는 땜납도금막이 주상범프의 상면, 그것의 상면의 일부 또는 측면에 형성된다. 따라서, 땜납이 주상범프의 전체를 덮을 수 있거나 땜납이 전체상단부를 덮을 수 있는 접합형태가 안정하게 만들어진다. 이로 인해, 주상범프와 접착막들 사이의 접하강도의 약화 또는 압력이집중되는 부분의 형성이 방지될 수 있어, 신뢰할 수 있는 접합부가 얻어진다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 도 1은 본 발명에 따른 반도체소자의 제1실시형태를 보여주는 단면도이다. 도 1에 보인 바와 같이, 반도체기판(1)상에는 내부회로에 접속된 전극(2)이 형성된다. 그리고, 반도체기판(1)상에는 전극(2) 위에 개구를 가진 커버막(3)이 덮여진다. 전극(2) 위에, 티타늄과 구리 등으로 각각 이루어진 접착막(4)과 접착막(5)을 개재하여 구리 등으로 구성된 주상범프(6)가 형성된다. 땜납의 접착과 위쪽으로의 습기(번짐)를 방지하는 번짐방지막(7)이 주상범프(6)의 측표면상에 형성된다. 주상범프(6)는 구리 외에, 구리합금 또는 니켈 및 니켈합금을 사용하여 형성되어도 된다.
도 2는 본 발명의 반도체소자의 제2실시형태를 보여주는 단면도이다. 도 2에서, 도 1에서 지금까지 설명을 위해 사용된 참조번호들로서 동일하게 지정된 부분들은 동일한 참조번호들로 지정되었고, 중복되는 설명을 생략하고 간단히 하였다(다른 실시형태들에서도 동일하게 생략됨). 본 실시형태의 도 1에 보인 제1실시형태와의 차이점은, 주상범프(6)를 산화로부터 보호하고 납땜시에 번지는 영역을 구분 또는 칸막이하는 금으로 된 캡막(8)이 형성된 형태에 있다.
도 3은 본 발명의 반도체소자의 제3실시형태를 보여주는 단면도이다. 본 실시형태의 도 1에 보인 제1실시형태와의 차이점은, 주상범프(6)를 산화로부터 보호하고 납땜시에 번지는 영역을 구분하는 금으로 된 캡막(8)이 주상범프(6)의 상면 또는 측면의 일부에 형성되고, 번짐방지막(7)은 캡막(8)이 그 위에 형성된 주상범프(6)의 측면부분에서 제거된 형태에 있다.
제2 및 제3실시형태에서, 캡막(8)이 습윤성이 충분히 높은 재료로 주상범프에 형성되는 경우, 번짐방지막은 생략될 수 있다. 게다가, 캡막은 금속재 캡막 대신, 납땜시에 플럭스에 의해 녹는 프리플럭스코트재로 알려진 수지재료를 사용하여 형성되어도 된다.
도 4는 본 발명의 반도체소자의 제4실시형태를 보여주는 단면도이다. 본 실시형태의 도 1에 보인 제1실시형태와의 차이점은, 도금막(9)이 주상범프(6)의 상면에 형성된 형태에 있다.
도 5는 본 발명의 반도체소자의 제5실시형태를 보여주는 단면도이다. 본 실시형태의 도 1에 보인 제1실시형태와의 차이점은, 도금막(9)이 주상범프(6)의 상면 또는 측면의 일부에 형성되고, 번짐방지막(7)은 땜납도금막(9)이 형성된 주상범프(6)의 측면부로부터 제거된 형태에 있다.
도 6은 본 발명의 반도체소자의 제6실시형태를 보여주는 단면도이다. 본 실시형태의 도 4에 보인 제4실시형태와의 차이점은, 얇은 금층(10)이 땜납도금층(9)의 상면에 형성된 형태에 있다.
도 7은 본 발명의 반도체소자의 제7실시형태를 보여주는 단면도이다. 본 실시형태의 도 5에 보인 제5실시형태와의 차이점은, 얇은 금막(10)이 땜납도금층(9)의 상면 또는 측면에 형성된 형태에 있다.
도 8a 내지 8e는 본 발명의 반도체소자의 제조방법의 제1실시형태들을 순서대로 보여주는 단면도들이다. 도 8a에 보인 바와 같이, 전극(2)과 반도체기판(1)의커버막(3)의 전면이 중간접속막(4)과 접착막(5)으로 도포된다. 중간접속막(4)은 티타늄으로 형성되는 것이 바람직하다. 그러나, 티타늄 외에 질화티타늄, 티타늄/텅스텐합금과 같은 티타늄합금들을 함유하는 단층 또는 다층들과 크롬, 크롬/구리합금으로 구성되는 단층 또는 다층들로 대체되어도 된다. 접착막(5)은 구리로 형성되는 것이 바람직하다. 그러나, 구리와 다른 것으로 형성된 주상범프(구리도금막 등)와의 접착력이 강하고 전기적 저항이 작은 금속의 범위에 있다면, 조성물질은 한정되지 않는다.
다음, 도 8b에 보인 바와 같이, 전극(2)상에 개구를 가지며, 형성되어야 할 범프의 높이보다 두꺼운 두께를 가지는 도금레지스트막(19)이 포토레지스트 등을 사용하여 형성된다. 전해도금이 도금레지스트막(19)을 마스크로 하여 행해져서 주상범프(6)가 형성된다.
다음, 도 8c에 보인 바와 같이, 도금레지스트막(19)이 애싱에 의해 제거되고, 주상범프(6)를 마스크로 하여 노출된 형상의 접착막(5)과 중간접속막(4)의 식각제거가 행해진다.
뒤어어, 도 8d에 보인 바와 같이, 열처리가 산화분위기에서 행해져서, 주상범프(6)의 표면상에 번짐방지막(7)이 얻어진다.
다음, 도 8e에 보인 바와 같이, 아르곤과 같은 불활성 가스의 플라즈마에 노출된 후, 주상범프(6)의 상면의 번짐방지막(7)만의 제거가 행해진다.
불필요한 번짐방지막이 불활성 가스의 플라즈마에 노출되어 제거되는 방법을 대신하여, 마스크로 번짐방지막이 형성될 필요가 없는 부분을 덮은 후, 산화처리가행해지고, 그 후 이 마스크가 제거되어도 된다. 번짐방지막(7)은 플라즈마CVD법과 같은 막형성기술에 의해 증착된 실리콘산화막 또는 실리콘질화막 등으로 형성되어도 된다. 또한 이 경우에도, 번짐방지막이 앞서 형성된 후, 불필요한 번짐방지막이 불활성 가스의 플라즈마에 노출되어 제거된다. 또는, 번짐방지막이 형성될 필요가 없는 부분이 마스크로 덮여진 후, 막들이 형성되고, 그 후 마스크가 제거되어도 된다. 번짐방지막(7)이 CVD법과 같은 막형성기술에 의해 형성된 경우, 주상범프(6)의 측표면에 거의 동일한 막두께를 가진 번짐방지막(8)이 중간접속막(4)과 접착막(5)의 측표면상에서 얻어진다.
도 9a 내지 9e는 본 발명의 반도체소자의 제조방법의 제2실시형태를 순서대로 보여주는 단면도들이다. 본 실시형태에서, 도 9b에 보인 공정까지는 제1실시형태와 동일하다.
그 후, 도 9c에 보인 바와 같이, 캡막(8)이 전해도금법 또는 무전해도금법에 의해 주상범프(6)의 상면에 형성된다. 도 9d에 보인 바와 같이, 도금레지스트막(19) 및 그 아래의 접착막(4)과 중간접속막(5)이 제거된다. 그 후, 번짐방지막(7)이 산화분위기에서 열처리에 의해 주상범프(6)의 측면에 형성된다.
도 10a 내지 10f는 본 발명의 반도체소자의 제조방법의 제3실시형태를 순서대로 보여주는 단면도들이다. 본 실시형태에서, 도 10b에 보인 공정까지는 제1실시형태와 동일하다. 그 후, 반식각이 도금레지스트막(19)에 행해져, 도 10c에 보인 바와 같이 주상범프(6)측의 일부가 노출된다.
뒤이어, 도 10d에 보인 바와 같이, 캡막(8)이 전해도금법 또는 무전해도금법에 의해 주상범프(6)의 상면 또는 측면에 형성된다. 도금레지스트막(19) 및 그 아래의 중간접속막(4) 및 접착막(5)이 산화분위기에서 열처리를 받음으로써 제거된 후, 도 10f에 보인 바와 같이 번짐방지막(7)이 주상범프(6)의 측면에 형성된다.
제2 및 제3실시형태를 고려하면, 번짐방지막(7)은 CVD법과 같은 막형성기술을 사용하여 형성될 수 있다. 이 경우, 마스크를 사용하여 막이 형성되지 않는 영역을 덮은 후, 막들이 형성될 수 있다. 다른 실시형태들에서도 동일하다.
제2 및 제3실시형태에서, 금을 캡막(8)의 재료로 사용하는 것이 유익하다. 그러나, 땜납습윤성이 뛰어나고 주상범프의 산화를 방지할 수 있는 어떤 재료도 사용될 수 있다. 예컨대, 금합금, 주석, 인 또는 팔라디움과 같은 것이 이용가능한 것으로 거론될 수 있다.
도 11a 내지 11e는 본 발명의 반도체소자의 제조방법의 제4실시형태를 보여주는 단면도들이다. 본 실시형태에서, 도 11b에 보인 공정까지는 제1실시형태와 동일하다. 범프의 주상구조가 형성된 후, 땜납도금층(9)이 전해도금법에 의해 주상범프(6)의 상면에 형성된다(도 11c). 다음, 도금레지스트막(19) 및 그 아래의 중간접속막(4)과 접착막(5)이 제거된다(도 11d). 그 후, 주상범프(6)의 표면에 번짐방지막(7)을 형성하기 위해 산화분위기에서 열처리가 행해진 후, 산화막의 스퍼터제거가 땜납도금막(9)에 대해 이루어진다(도 11e).
도 12a 내지 12f는 본 발명의 반도체소자의 제조방법의 제5실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 땜납도금막(9)을 형성하기 전의 반식각처리(도 12c)를 제외하고는, 도 11에 보인 제4실시형태와 동일하다.
제4 및 제5실시형태에서, 땜납도금막(9)은 주석/납공정합금을 사용하여 형성되어도 되지만, 그것에 한정되는 것이 아니라 필요하다면 납땜재료로서 사용되는 재료를 필요에 따라 채용할 수 있다. 또한, 납을 포함하지 않는 땜납도 채용되어도 된다. 게다가, 제4 및 제5실시형태에서, 땜납도금막(9)의 형성 후, 전해 또는 무전해도금이 연속적으로 행해진다. 금속막은, 도 6 및 7에 보인 바와 같이 땜납도금막(9)상에 얇게 형성되어도 된다.
범프는 무전해도금법에 의해 형성될 수 있다. 이 경우, 중간접속막과 접착막의 패터닝은, 범프형성부분에 개구를 갖는 레지스트막을 형성하도록 도 9a에 보인 상태에서 행해진다. 그 후, 아연 등에 의한 활성화처리가 행해져 필요에 따라 불필요한 활성층이 제거되고, 레지스트막이 제거되기 전에 니켈 등의 무전해도금이 범프를 형성하기 위해 행해진다. 이 범프는 중간접속막과 접착막을 형성하지 않고 전극상에 직접 형성될 수 있다.
도 13은 본 발명의 반도체장치의 제1실시형태를 보여주는 단면도이다. 본 발명에 따른 반도체소자는 패드(14)와 땜납레지스트막(13)이 기판표면상에 형성된 배선기판(12) 위로 운반된다. 이 실시형태에서, 반도체소자의 주상범프(6)는 그 상면(본 명세서에서는 주상범프의 전극(2)의 반대측을 상면으로 한다)만이 땜납필렛(11)에 의해 배선기판(12)상의 패드(14)와 접합된다.
도 14는 본 발명의 반도체장치의 제2실시형태의 단면도이다. 본 실시형태의 도 13에 보인 제1실시형태와의 차이점은, 캡막(8)이 주상범프(6)의 상면에 형성된 형태에 있다.
도 15는 본 발명의 반도체장치의 제3실시형태의 단면도이다. 본 실시형태의 도 13에 보인 제1실시형태와의 차이점은, 반도체소자의 주상범프(6)의 상면만이 아니라 측면의 일부가 땜납필렛(11)에 접합된 형태에 있다.
도 16은 본 발명의 반도체장치의 제4실시형태를 보여주는 단면도이다. 본 실시형태의 도 15에 보인 제3실시형태와의 차이점은, 캡막(8)이 반도체소자의 주상범프(6)의 상면 또는 그것의 측면의 일부에 형성된 형태에 있다.
도 17은 본 발명의 반도체장치의 제5실시형태를 보여주는 단면도이다. 본 실시형태에서, 반도체소자의 주상범프(6)는 땜납 없이 배선기판(12)상의 패드(14)에 직접 접합된다.
도 18은 본 발명의 반도체장치의 제6실시형태를 보여주는 단면도이다. 본 실시형태에서, 반도체소자의 주상범프(6)는 캡막(8)을 통해 배선기판(12)상의 패드(14)에 접합된다.
도 19a 내지 19c는 본 발명의 반도체장치의 제조방법의 제1실시형태를 공정순서대로 보여주는 단면도들이다. 본 실시형태는 도 1에 보인 반도체소자의 실장방법에 관한 것이다. 플럭스(15)가 반도체소자의 주상범프(6)의 선단부에 공급된다. 게다가, 도 19a에 보인 바와 같이, 사전에 땜납막(16)이 배선기판(12)의 패드(14)상에 형성된다. 주상범프(6)가 패드(14)상에 위치하도록 반도체소자를 정렬시킨 후, 반도체소자가 배선기판(12) 위로 운반되어, 땜납리플로우처리되어, 도 19b에 보인 바와 같이 주상범프(6)가 필렛(11)을 통해 패드에 접합된다. 그 후, 플럭스(15)의 세정 및 제거가 행해진 후, 언더필수지(17)가 충전되어, 도 19c에 보인 바와 같이 경화된다.
땜납막(16)은 납땜페이스트층이어도 되고 땜납리플로우층이이도 된다. 주석/납공정합금이 땜납막(16)으로 사용하기에 적당하지만, 그것에 한정되지 않는다. 주석/납(공정(eutectic) 제외), 주석/은, 주석/구리, 주석/아연 및 다른 첨가원소들이 그러한 재료들에 부가된 합금도 사용될 수 있다.
본 실시형태에서, 플럭스(15)는 주상범프(6)의 측면에 도포되었다. 이 대신, 플럭스(15)는 땜납막(16) 또는 패드(14)에 도포되어도 된다. 이는 다른 실시형태들에서도 마찬가지이다. 또한, 본 실시형태의 납땜과정에서, 반도체소자는 소정의 압력으로 배선기판측 표면에 눌러지는 것이 바람직하다. 이에 의해, 응력이 집중되는 수축구조를 방지할 수 있다.
도 20a 내지 20c는 본 발명의 반도체장치의 제조방법의 제2실시형태를 공정순서대로 보여주는 단면도들이다. 본 실시형태는 도 2에 보인 반도체소자의 실장방법에 관한 것이다. 도 19에 보인 제1실시형태와의 차이점은, 캡막(8)이 주상범프(6)의 상면에 형성된 형태에 있다. 부언하면, 캡막(8)이 얇은 금(또는 금합금)막 또는 플럭스내에서 녹는 수지막으로 형성된 경우, 캡막(8)은 땜납이 녹을 때 땜납 또는 플럭스내에서 녹기 때문에, 도 20b' 및 20c'에 보인 바와 같이 이 캡막(8)은 땜납리플로우공정이 종료된 후에 사라진다.
도 21a 내지 21c는 본 발명의 반도체장치의 제조방법의 제3실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 4에 보인 반도체소자의 실장방법에 관한 것이다. 플럭스(15)가, 도 21a에 보인 바와 같이, 상면에만땜납도금막(9)이 형성된 주상범프(6)의 선단부에 도포되고, 반도체소자가 정렬되어 배선기판으로 운반된 후, 도 21b에 보인 바와 같이, 땜납리플로우공정을 통해 땜납필렛(11)이 형성된다. 이후의 공정은 도 19에 보인 제1실시형태의 공정과 동일하다.
도 22a 내지 22c는 본 발명의 반도체장치의 제조방법의 제4실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 1에 보인 반도체소자의 실장방법에 관한 것이다. 도 19에 보인 제1실시형태와의 차이점은 땜납을 위해 플럭스 대신 플럭스활성효과를 갖는 열경화성수지(이후, 활성수지라 함)가 사용된 형태에 있다. 즉, 활성수지(18)가 반도체소자의 주상범프(6)의 선단부에 공급되고, 게다가 도 22a에 보인 바와 같이, 미리 땜납막(16)이 배선기판(12)의 패드(14)상에 형성된다. 정렬 후, 반도체소자는 배선기판(12)상으로 운반되고, 땜납리플로우공정에 놓인 후, 도 22b에 보인 바와 같이 주상범프(6)가 땜납필렛(11)을 통해 패드(14)에 접합되고, 도 22c에 보인 바와 같이 활성수지(18)가 남겨진 채로 언더필수지(17)가 채워져 경화된다.
이 실시형태에서, 활성수지(18)는 주상범프의 측표면에 공급된다. 그러나, 이 대신, 땜납막(16) 또는 패드(14) 위에 도포될 수도 있다. 이는 다른 실시형태들에서도 동일하다.
도 23a 내지 23c는 본 발명의 반도체장치의 제조방법의 제5실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 2에 보인 반도체소자의 실장방법에 관한 것이다. 도 20에 보인 제2실시형태와의 차이점은 활성수지(18)를 사용하여 납땜하는 데에만 있으므로, 상세한 설명은 생략한다. 부언하면, 캡막(8)이 플럭스에 녹는 얇은 금(또는 금합금)막 또는 수지막으로 된 경우, 캡막(8)은 땜납용융시에 땜납 또는 활성수지에 녹는다. 따라서, 땜납리플로우공정이 종료된 후, 도 23b' 및 23c'에 보인 바와 같이 캡막(8)은 사라진다.
도 24a 내지 24c는 본 발명의 반도체장치의 제조방법을 공정순서대로 보여주는 단면도들이다. 본 실시형태는 도 4에 보인 반도체소자의 실장방법에 관한 것이다. 본 실시형태와 도 21에 보인 제3실시형태와의 차이점은 납땜시에 플럭스 대신 활성수지(18)를 사용하는 데에만 있다. 따라서, 상세한 설명은 생략한다.
도 25a 내지 25c는 본 발명의 반도체장치의 제조방법의 제7실시형태의 단면도들이다. 본 실시형태는 도 3에 보인 반도체소자의 실장방법에 관한 것이다. 플럭스(15)가 상면 또는 측면에 형성된 캡막(8)을 가진 주상범프(6)의 선단부에 공급되고, 미리 배선기판(12)의 패드상에 땜납막(16)이 형성된다(도 25a). 정렬 후, 반도체소자는 배선기판(12)으로 운반되어 땜납리플로우공정에 놓인다. 그 후, 도 25b에 보인 바와 같이, 땜납이 캡막(8)을 따라 위쪽으로 퍼져, 땜납필렛(11)이 주상범프(6)의 측면에까지 형성된다. 그리고, 도 25c에 보인 바와 같이, 언더필수지(17)가 충전되어 경화되기 전에 플럭스(15)의 세정 및 제거가 행해진다. 부언하면, 캡막(8)이 얇은 금(또는 금합금)막 또는 플럭스에 녹는 수지막으로 된 경우, 캡막(8)은 땜납용융시에 땜납 또는 플럭스에 녹기 때문에, 도 25b' 및 25c'에 보인 바와 같이 땜납리플로우공정이 종료되면 캡막(8)은 사라진다.
도 26a 내지 26c는 본 발명의 반도체장치 제조방법의 제8실시형태를 공정순서대로 보여주는 단면도들이다. 본 실시형태는 도 5에 보인 반도체소자의 실장방법에 관한 것이다. 이 실시형태는, 땜납도금막이 주상범프(6)의 측면의 일부에 형성된 점을 제외하고는, 도 21에 보인 제3실시형태와 동일하기 때문에, 상세한 설명은 생략한다.
도 27a 내지 27c는 본 발명의 반도체장치의 제9실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 3에 보인 반도체소자의 실장방법에 관한 것이다. 이 실시형태의 도 25에 보인 제7실시형태와의 차이점은, 납땜시에 플럭스 대신 활성수지(18)를 사용한 데에만 있기 때문에, 상세한 설명은 생략한다. 부언하면, 캡막(8)이 얇은 금(또는 금합금)막 또는 플럭스에 녹는 수지막으로 된 경우, 캡막(8)은 땜납용융시에 땜납 또는 플럭스에 녹기 때문에, 도 27b' 및 27c'에 보인 바와 같이 땜납리플로우공정이 종료되면 캡막(8)은 사라진다.
도 28a 내지 28c는 본 발명의 반도체장치 제조방법의 제10실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 5에 보인 반도체소자의 실장방법에 관한 것이다. 이 실시형태의 도 5에 보인 제8실시형태와의 차이점은, 납땜시에 플럭스 대신 활성수지(18)를 사용한 데에만 있으므로, 상세한 설명은 생략한다.
제7 내지 제11실시형태에 있어서, 플럭스 또는 활성수지의 산화막제거능력 및 공급량을 고려하면, 본 실시형태의 특징적 구조인, 땜납이 주상범프측면의 일부까지 위쪽으로 번진 필렛형태를 얻기 위해서는, 적절한 조절이 필요하다.
도 29a 내지 29c는 본 발명의 반도체장치 제조방법의 제11실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태에서 사용된 반도체소자의 주상범프(6)의 상면 또는 측면의 상부가 납땜시에 플럭스에 녹는 수지재료로 이루어진 캡막(8')으로 도포된다. 주상범프(6)의 접합부는 주변 분위기에 의해 산화되지 않고 깨끗한 상태로 유지된다. 도 29a에 보인 바와 같이, 플럭스가 미리 배선기판(12)의 패드(14)상에 형성된 땜납막(16) 위에 도포된다. 주상범프(6)가 패드(14)상에 위치될 수 있도록 반도체소자를 정렬한 후, 반도체소자가 배선기판(12)상에 운반되어 땜납리플로우공정에 놓인다면, 도 29b에 보인 바와 같이 캡막(8')이 녹아 주상범프(6)의 접합부가 노출되어, 주상범프(6)가 패드(14)에 납땜된다. 그 후, 도 29c에 보인 바와 같이 언더필수지가 충전되어 경화되기 전에, 플럭스(15)의 세정 및 제거가 행해진다.
이 실시형태에서는 플럭스(15)가 땜납막(16)에 도포되었다. 그러나, 그 대신, 주상범프(6)의 측면상에 도포되어도 된다. 또한, 플럭스 대신, 플럭스기능을 갖는 활성수지가 사용되어도 된다.
제7 내지 제11실시형태에서, 플럭스와 활성수지의 산화막제거능력 및 도포량을 고려하면, 본 실시형태의 특징적 구조인 땜납이 주상범프측면의 일부까지 위쪽으로 번진 필렛형태를 얻기 위해서는, 적절한 조절이 필요하다. 즉, 본 발명의 반도체장치 제조공정에서 필요한 접합형태를 얻기 위해서는, 활성수지가 산화막을 적절하게 제거하는 능력을 가짐과 동시에 적절한 양의 플럭스가 도포되는 것이 중요하다. 산화막제거능력이 너무 강하다면, 땜납이 위쪽으로 번져 원하지 않는 주상범퍼의 밑동부분까지 번지게 되어 땜납이 주상범프를 둘러싸는 형태가 될 수 있다. 따라서, 주상범프와 접착막 또는 접착막과 중간접속막 사이로 땜납이 전진하여 접착력을 약화시켜, 결국 박리될 가능성이 생긴다. 또한, 산화막제거능력이 너무 약하면, 안정된 금속접합이 구리범프와 땜납의 계면에서 행해지지 않아, 결국 접속이 약해진다. 따라서, 적절한 산화막제거능력을 가진 플럭스와 활성수지를 선택하고 일정하게 적절한 양을 도포하는 것이 중요하다.
그러나, 본 발명의 반도체소자의 납땝시에, 플럭스 또는 활성수지가 반드시 필요한 것은 아니며, 접합경계와 땜납막표면이 충분히 깨끗하게 유지된다면, 반도체소자는 그것들을 사용하지 않고도 납땜될 수 있다.
도 30a 내지 30c는 본 발명의 반도체장치 제조방법의 제12실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태는 도 7에 보인 반도체소자의 실장방법에 관한 것이다. 이 실시형태에서, 도 30a에 보인 바와 같이, 금막(10)이 주상돌기(6)의 상부에 구비된 땜납도금막(9)의 표면에 형성됨과 동시에, 금막(10)은 패드(14)상에도 형성된다. 이러한 금막들을 형성함으로써, 땜납도금막(9) 및 패드(14)의 표면은 산화되지 않고 깨끗한 상태로 유지된다. 주상범프(6)가 패드(14)상에 위치되도록 반도체소자를 정렬시킨 후, 반도체소자가 배선기판(12) 위로 운반되어 땜납리플로우공정에 놓이면, 도 30b에 보인 바와 같이 금막(10)이 땜납에 녹아 주상범프(6)는 땜납필렛(11)을 통해 패드에 접합된 후, 도 30c에 보인 바와 같이 언더필수지(17)가 충전되어 경화된다.
이 실시형태에서, 금막들(10)은 땜납도금막(9) 및 패드(14) 모두에 형성된다. 그러나, 그것들 중의 하나만으로도 충분할 수 있다. 이 경우, 저장, 운반 및 실장의 일련의 공정들이 진공 및 환원성분위기에서 수행된다. 이에 의해, 접합부표면이 오염되지 않게 되는 것이 중요하다.
도 31a 내지 31c는 본 발명의 반도체장치 제조방법의 제13실시형태를 공정순서대로 보여주는 단면도들이다. 본 발명의 실시형태의 반도체소자의 주상범프(6)의 최상면 및 측면의 상부는 얇은 금막(10)으로 덮인다. 또한, 도 31a에 보인 바와 같이, 금막(10)은 패드(14)의 땜납막표면(16)상에 형성된다. 정렬 후, 반도체소자가 배선기판(12)으로 운반되어 땜납리플로우공정에 놓인 후, 도 31b에 보인 바와 같이 금막(10)이 땜납에 녹아 주상범프(6)가 땜납필렛(11)을 통해 패드(14)에 접합된 후, 도 31c에 보인 바와 같이 언더필수지(17)가 충전되어 경화된다.
이 실시형태는 도 7에 보인 반도체소자의 실장방법에 관한 것이다. 이 실시형태에서, 금막(10)은 주상범프(6)의 상부에 구비된 땜납도금막(9)의 표면에 형성됨과 동시에, 도 30a에 보인 바와 같이 금막(10)은 패드(14)상에도 형성된다. 이러한 금막들을 형성함으로써, 땜납도금막(9) 및 패드(14)의 표면이 산화되지 않고 깨끗하게 유지된다. 주상범프(6)가 패드(14)상에 위치하도록 반도체소자를 정렬시킨 후, 반도체소자가 배선기판(12)으로 운반되어 땜납리플로우공정에 놓이면, 도 30b에 보인 바와 같이 금막(10)이 땜납에 녹아 주상범프(6)가 패드(14)에 접합된 후, 도 30c에 보인 바와 같이 언더필수지(17)가 충전되어 경화된다.
도 32a 내지 32c는 본 발명의 반도체장치 제조방법의 제14실시형태를 공정순서대로 보여주는 단면도들이다. 반도체소자 및 배선기판의 표면은 아르곤과 같은 불활성가스의 플라즈마분위기에 노출되어, 도 32a에 보인 바와 같이 주상범프(6)와 패드(14)의 접합면이 깨끗해진다. 정렬 후, 반도체소자가 배선기판으로 운반되어압력을 받아, 도 32b에 보인 바와 같이 주상범프(6)의 선단부가 압력에 의해 패드(14)에 고정된다. 이 때, 가열 또는 초음파 수단들 중의 하나 또는 이들 모두에 의한 수단이 채용될 수 있다. 그 후, 도 32c에 보인 바와 같이 언더필수지(17)가 부어져 경화된다.
도 33a 내지 33c는 본 발명의 반도체장치 제조방법의 제15실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태에서, 금 등으로 이루어진 캡막(8)이 배선기판의 패드(14)상에 미리 형성된다. 본 실시형태의 도 32에 보인 제14실시형태와의 차이점은, 캡막(8)이 패드(14)상에 형성된 형태에만 있으므로, 상세한 설명은 생략한다.
이 실시형태에서, 캡막(8)은 배선기판의 패드측에만 형성되었지만, 반대로 캡막은 주상범프측에만 형성되어도 된다. 또한, 제11 및 제12실시형태와 같이, 캡막이 적어도 하나의 접합면에도 형성되지 않는 경우, 접합은 진공이나 비산화분위기에서 행해지는 것이 보다 바람직하다. 즉, 플라즈마에 의한 세정처리로 접합을 행할 때까지의 환경을 진공이나 비산화분위기상태로 유지하는 것이 보다 바람직하다.
도 34a 내지 34c는 본 발명의 반도체장치 제조방법의 제16실시형태를 공정순서대로 보여주는 단면도들이다. 이 실시형태에서, 반도체소자를 위해, 캡막(8)이 주상범프(6)의 상면에 형성되고, 이에 앞서 캡막(8)이 배선기판의 패드(14)상에도 마련된다. 본 실시형태의 도 32에 보인 제14실시형태와의 차이점이, 캡막(8)이 주상범프(6)나 패드(14)상에 형성된 형태에만 있으므로, 상세한 설명은 생략한다.
이하, 도면들을 참조하여 본 발명의 실시예들을 설명한다.
[제1실시예]
본 발명의 제1실시예에 따른 반도체소자의 제조방법을 도 9를 참조하여 설명한다.
먼저, 실리콘산화막의 커버막(3)이 반도체기판(1)상에 형성된 알루미늄합금으로 된 배선층상에 형성된 후, 배선층의 선단부에 형성된 전극(2)의 커버코트의 제거가 행해진다. 다음, 중간접속막(4)으로서 티타늄과 접착막(5)으로서 구리막이 스퍼터링에 의한 순서대로 전면에 형성된다. 커버코트막의 두께는 4.5㎛로, 중간접속막의 두께는 60㎛로, 그리고 접착막의 두께는 500㎛로 결정된다. 다음으로, 도금레지스트막(19)이 형성되고, 구리가 전해도금법에 의해 주상범프(6)로서 증착된다. 이 때, 주상범프의 크기는 직경이 약 140㎛, 높이가 약 90㎛로 결정된다. 뒤이어, 금도금이 행해져 약 0.1㎛ 두께의 캡막(8)이 주상범프의 상면에 형성된다. 도금레지스트막의 박리 후, 접착막 및 중간접속막 중의 불필요한 부분들이 구리범프를 마스크로 사용한 습식식각에 의해 제거된다. 그 후, 산화분위기에서 열처리된 후, 번짐방지막(7)이 주상범프의 측면에 형성되어, 구리주상범프의 형성이 완료된다. 번짐방지막(7)은 도금레지스트의 박리 후 즉시 형성되어도 된다.
다음으로, 도 20을 참조하여 주상범프를 가진 반도체소자의 배선기판으로의 실장방법에 대해 설명한다. 먼저, 플럭스(15)가 유리기판과 같은 부드럽고 평평한 판들상에서 압착되어 약 40㎛의 두께로 균일하게 도포된다. 그 후, 주상범프가 밀려서 플럭스가 선단으로 전사된다. 플럭스를 전사하는 방법은 핀 위로 플럭스를 전사하는 핀전사법이어도 된다. 이 방법은 주상범프의 선단으로 안정하게 도포할 수 있는 범위 내에서 제한이 없다. 그 후, 반도체칩이 배선기판상에 탑재된다. 주석/납공정합금땜납페이스트가 미리 패드부상에 인쇄법에 의해 배선기판에 도포된다. 그 후, 땜납리플로우공정 후, 이 페이스트는 기판표면과 평행하게 밀려져 땜납상부가 뭉개져서, 높이가 일정하게 될 수 있다. 다음, 주상범프가 배선기판의 패드상에 위치되도록 반도체소자를 정렬시킨 후, 반도체소자가 배선기판상으로 운반된다. 반도체소자가 땜납리플로우공정에 놓이고 동시에 압착되어, 주상범프(6)는 배선기판의 패드(14)에 접속된다. 반도체소자와 배선기판의 접합형태에 관해서는, 땜납습윤성이 좋은 캡막이 주상범프의 상면에만 형성된다. 그리고, 번짐방지막이 측면에 형성되기 때문에, 땜납이 측면으로 돌아가지 않고 단지 주상범프의 상면만이 패드에 접합한다. 즉, 땜납이 주상범프 사이 및 접착막 또는 접착막 및 중간접속막의 사이 부분까지 주상범프의 위쪽으로 번져 접합강도를 떨어뜨리지 않고, 또한 수축형태와 같은 응력집중부를 구성하지도 않는다. 이는 신뢰할 수 있는 구조를 제공한다. 다음으로, 플럭스(15)의 세정 및 제거 후, 언더필수지(17)가 측면으로부터 부어진다. 충전 및 경화 후, 반도체소자의 실장이 완료된다. 이 실시예에서, 땜납페이스트가 배선기판에 도포된 후 일단 용해되고 응고되기 전에 플립칩이 탑재된다. 그러나, 땜납페이스트가 용해 및 응고되지 않고, 플립칩이 운반되어 접합될 수도 있다.
[제2실시예]
도 10을 참조하여 본 발명의 제2실시예에 따른 반도체소자의 제조방법을 설명한다. 제1실시예와 비슷한 방식으로, 도 10b에 보인 바와 같이, 전극(2)상에 두께 60㎛의 중간접속막, 두께 500㎛의 접착막, 및 직경이 약 140㎛, 높이가 90㎛인 주상범프(6)가 형성된 후, 도금레지스트막(19) 위로 산소플라즈마에 의한 식각처리가 행해진다. 그 후, 주상범프의 상부가 약 15㎛ 노출되어 금으로 도금됨으로써, 두께가 약 0.1㎛인 캡막(8)이 형성된다. 뒤이어, 도금레지스트가 박리되고 접착막 및 중간접속막의 불필요한 부분들의 화학적 제거가 주상범프를 마스크로 하는 습식식각에 의해 수행된 후, 산화분위기에서 열처리에 놓인다. 그 후, 번짐방지막(7)이 주상범프의 측면에 형성된다. 다음, 도 25를 참조하여 전술한 방식으로 형성된 주상범프를 가진 반도체소자를 배선기판위로 실장하는 방법을 설명한다. 도 25a에 보인 바와 같이, 땜납막(16)이 미리 배선기판의 패드를 따라 형성되고, 플럭스(15)가 주상범프(6)의 선단부에 도포된다. 다음, 주상범프가 배선기판의 패드에 위치되도록 반도체소자를 정렬시킨 후, 반도체소자가 배선기판으로 운반된다. 그 후, 반도체소자를 땜납리플로우공정에 놓고 동시에 압착하여 주상범프(6)가 배선기판의 패드(14)에 접속된다. 반도체소자 및 배선기판의 접합형태를 위해, 땜납습윤성이 좋은 캡막이 주상범프의 상면과 측면의 일부에 형성되고, 번짐방지막이 측면에 형성됨으로써, 땜납필렛(11)이 주상범프의 상부를 둘러싸는 방식으로 형성된다. 그러면, 주상범프의 베이스까지 땜납이 위쪽으로 번지는 상황은 발생하지 않는다. 다음, 플럭스(15)의 세정 및 제거 후, 언더필수지(17)가 측면으로부터 부어진 후, 경화된다. 이로써, 반도체소자의 실장이 완료된다.
[제3실시예]
도 12를 참조하여 본 발명의 제3실시예에 따른 반도체소자의 제조방법을 설명한다. 제1실시예와 비슷하게, 커버코트를 형성 후, 중간접속막(4)으로서의 크롬/구리와, 접착막으로서의 구리를 스퍼터링함으로써, 중간접속막 및 접착막이 전면에 형성될 수 있다. 중간접속막(4)은 두께가 100㎛로 한정되고, 접착막(5)은 두께가 500㎛로 한정된다. 도금레지스트막(19)이 형성되고, 직경이 약 140㎛, 높이가 약 90㎛인 구리로 된 주상범프(6)가 전해도금에 의해 형성된 후, 건식법으로 식각처리가 행해져서, 주상범프의 상부가 도금레지스트 및 구리의 식각속도의 차이를 이용하여 노출된다. 노출된 부분의 높이는 약 15㎛로 설정된다. 다음, 주석 96.5중량%와 은 3.5중량%의 공정합금의 땜납도금층(9)이 약 15㎛의 두께로 전해도금에 의해 구리범프상에 형성된다.
이 때, 땜납도금막(9)이 주상범프의 측면상에도 형성되기 때문에, 이후의 용융접속시에 전극들간의 단락이 발생하지 않도록 막두께를 제어하는 것이 중요하다. 다음, 산화분위기에서 열처리에 놓이기 전에, 도금레지스트가 박리되고 과도한 중간접속막 및 접착막이 습식식각에 의해 제거됨으로써, 번짐방지막(7)이 주상범프(6)의 측면에 형성될 수 있다. 그 후, 땜납도금막(9)상에 형성된 산화막이 플라즈마처리를 통해 제거된다.
다음으로, 도 28을 참조하여 상술한 방식으로 배선기판상에 형성된 반도체소자의 실장방법을 설명한다. 활성수지(18)가 구리범프상의 땜납도금막(9)의 선단부에 유리기판과 같은 평평하고 부드러운 판들상에서 압착됨으로써 두께가 약 40㎛로 균일하게 도포된다. 주상범프가 이것에 대고 반대로 눌러져 열경화성수지(활성수지(18))가 선단으로 전사된다. 활성수지를 전사하는 방법은 핀전사와 같이 주상범프의 선단부로 안정하게 도포하는 것이 가능한 범위내에서 제한되지 않는다.
일반적으로, 플럭스는 범프의 표면상의 산화막의 제거에 이용된다. 실장 후에 플럭스를 세정하기 위해, 특별한 세정장치의 도입이 반도체소자 및 배선기판 사이의 좁은 간극을 세정하기 위해 필요하다. 이는 더 오랜 세정시간을 요구하기 때문에, 비용을 상승시키는 요인이라 생각된다. 게다가, 신뢰성 저하의 한 요인이 되는 세정잔유물이 남기 쉽다. 또한, 그것에 대한 미세피치의 경향에 의해 간극의 세정은 여전히 어려울 것이다. 활성수지가 이 실시예에서와 같이 사용된다면, 깨끗함을 유지함으로써 노동시간 및 공장설비투자의 감소, 수율의 증대 및 실장 신뢰성의 증대에 대해 효과적이다.
활성수지(18)의 도포 후, 반도체소자는 정렬되고 배선기판으로 운반되어, 땜납리플로우공정에 놓여, 주상범프와 배선기판의 패드가 접속된다. 간극이 한 끝에서 언더필수지로 충전되어 경화됨으로써, 반도체소자의 실장공정이 완료된다.
활성수지가 여기에 전사되어 탑재되며, 플럭스가 활성수지를 대신해서 사용되어도 된다. 또한, 금이 주상범프상에 형성된 땜납막에 얇게 도금된다면, 플럭스의 사용 없이도 접합이 이루어질 수 있을 정도로 접합은 더욱 개선된다.
이 실시예에서, 극소량의 활성수지 전사가 범프의 선단부에 행해진 후, 언더필수지로 충전된다. 언더필수지 보다 더 높은 신뢰성을 가진 활성수지가 사용된다면, 적당한 양의 활성수지가 배선기판으로 도포되고 반도체칩이 기판으로 운반되어 땜납리플로우공정과 동시에 수지경화가 행해지는 방식으로 수지주입을 행하지 않고도 수지충전이 가능할 수 있다. 또한, 실시예들(제1 내지 제3실시예)의 경우, 수지막이 산화방지를 위해 패드, 땜납막 및 땜납도금막상에 제공되어도 된다. 게다가, 범프선단으로 전사되어 접속을 위해 사용되었던 플럭스 대신, 접합시의 열의 양에 의해 경화되고 접속 후에 접속부를 강화시키는 플럭스효과를 가진 활성수지가 사용될 수도 있다.
[제4실시예]
도 2를 참조하여, 본 발명의 제4실시예에 따른 반도체소자의 제조방법에 대해 설명한다. 먼저, 산화실리콘이 반도체기판(1) 위의 전체에 증착되어, 커버막(3)이 형성된다. 티타늄을 중간접속막(4)으로서 하며 구리막을 접착막(5)으로서 하는 스퍼터링이 순서대로 행해지기 전에, 커버막의 일부가 제거되고 알루미늄합금으로 된 전극(2)의 표면이 노출된다. 따라서, 이 중간접속막 및 접착막은 전면에 형성된다. 커버코트의 두께는 4.5㎛로, 중간접속막의 두께접착막의 두께는 60㎛로 그리고 접착막의 두께는 500㎛로 설정된다. 다음, 도금레지스트막(19)이 형성되었고 주상범프(6)를 얻기 위해 구리가 전해도금에 의해 증착되었다. 주상범프의 크기는 직경이 약 140㎛로 높이가 약 90㎛로 설정된다. 뒤이어, 두께가 약 5㎛의 캡막(8)이 금도금에 의해 주상범프의 상면에 연속적으로 형성된다. 그 후, 도금레지스트가 박리되고 중간접속막 및 접착막의 불필요한 부분들이 구리범프를 마스크로 하는 습식식각에 의해 제거된다. 이 실시예에서는 번짐방지막이 형성되지 않았다.
다음, 도 34를 참조하여 구리범프를 가진 반도체소자의 배선기판위로의 실장과정을 설명한다. 이 실시예에서도, 캡막(구리도금막; 8)이 배선기판(12)의패드(14)상에 형성된다. 반도체기판으로 반도체소자를 운반하기 직전에, 아르곤플라주마세정이 반도체소자 및 배선기판에 행해진다. 그 후, 반도체소자 및 배선기판이 정렬되고, 이 반도체소자는 배선기판 위로 운반된다. 그 후, 범프당 약 5 내지 50gf(0.049~0.49N)의 하중이 인가되고, 동시에 350℃로 가열되어, 범프와 패드간의 접합이 완성될 수 있다. 여기서는 플럭스가 사용되지 않았기 때문에 세정이 필요 없다. 그 후, 즉시 언더필수지가 측면으로부터 부어지고, 충전 후 수지는 경화된다.
전술한 바와 같이, 배선기판상의 패드의 접속이 소량의 땜납을 사용하거나 땜납 없이 행해지기 때문에, 소프트오류를 일으키는 알파도즈가 감소될 수 있고 신뢰성도 증대될 수 있다. 또한, 주상범프의 땜납에 접합된 부분이 주상범프의 상면 또는 상면의 근방에서의 범프측면에 한정되기 때문에, 범프의 직경이 범프가 높은 경우에도 클 필요가 없고, 반도체기판과 배선기판 간의 거리가 많은 핀수에 대응되도록 확보될 수 있다. 따라서, 본 발명에 따르면, LSI의 고밀도화가 진행되는 경우에도, 언더필수지의 충전이 쉽게 될 수 있고 신뢰성이 높게 행해질 수 있다. 게다가, 본 발명에 따르면, 땜납이 주상범프의 베이스까지 위쪽으로 번져 주상범프와 접착막 또는 접착막과 중간접속막 사이의 접합강도를 약화시키지 않는다. 따라서, 신뢰성을 향상시킬 수 있다.
본 발명의 주상범프는 웨이퍼단계에서 전해도금법 등으로 형성되기 때문에, 솔더볼탑재법과 비교하여 저비용으로 제조될 수 있다. 또한, 플립칩탑재시에 사용된 플럭스 대신, 플럭스효과를 갖는 열경화성수지(활성수지)를 사용하는 실시예에 따르면, 세정공정의 감소 및 세정잔유물의 제거에 의한 저비용에 의해 신뢰성의 향상이 실현된다.

Claims (43)

  1. 범프로서 소용되고, 반도체기판상의 전극상에 형성되어 상기 반도체기판상에 노출된 주상돌기; 및
    상기 주상돌기의 측면의 상부 및 상면 위에 도포되는 캡막으로서, 납땜시에 땜납에 의한 번짐과 상기 주상돌기의 산화를 방지하기 위한 영역을 한정하는 캡막을 포함하는 반도체소자.
  2. 범프로서 소용되고, 반도체기판상의 전극상에 형성되는 주상돌기; 및
    적어도 상기 주상돌기의 측면의 상기 전극에 가까운 부분에 형성된 번짐방지막을 포함하는 반도체소자.
  3. 제1항에 있어서, 상기 주상돌기는 중간접속막 또는 접착막을 통해 상기 전극상에 형성되는 반도체소자.
  4. 제2항에 있어서, 상기주상돌기의 상면 또는 상기 주상돌기의 측면의 상부 및 상면은 상기 주상돌기의 산화를 방지하고 상기 주상돌기가 땜납에 의해 번지는 영역을 구분하는 캡막에 의해 도포되는 반도체소자.
  5. 제1항에 있어서, 상기 캡막은 금, 금합금, 주석, 인 또는 팔라디움으로 형성되는 반도체소자.
  6. 제1항 또는 제4항에 있어서, 상기 캡막은 납땜시에 플럭스에 녹는 수지코팅막인 반도체소자.
  7. 제2항에 있어서, 상기 주상돌기의 상면 또는 상기 주상돌기의 측면의 상부 및 상면은 땜납막으로 도포되는 반도체소자.
  8. 제7항에 있어서, 상기 땜납막은 그 안에 납이 포함되지 않은 재료로 된 반도체소자.
  9. 제7항 또는 제8항에 있어서, 상기 땜납막은 금막 또는 금합금막으로 도포되는 반도체소자.
  10. 제2항에 있어서, 상기 번짐방지막은 산화막 또는 질화막인 반도체소자.
  11. 제2항에 있어서, 상기 번짐방지막은 상기 주상돌기의 표면의 산화에 의해 형성된 막인 반도체소자.
  12. 제1항 또는 제2항에 있어서, 상기 주상돌기는 구리 또는 구리합금으로 된 반도체소자.
  13. 그 위에 전극이 형성된 반도체기판의 전체 위에 도금전극으로 소용되는 금속막을 형성하는 단계;
    상기 금속막상의 상기 전극부의 위치에 개구를 갖는 레지스트막을 형성하는 단계;
    주상돌기를 형성하기 위해, 전해도금으로 고전도성금속을 기둥형태로 증착시키는 단계;
    상기 레지스트막을 제거하는 단계;
    상기 주상돌기를 마스크로 하여 상기 금속막을 제거하기 위해 식각하는 단계; 및
    상기 주상돌기의 표면상에 번짐방지막을 형성하는 단계를 포함하는 반도체소자 제조방법.
  14. 그 위에 전극을 가진 반도체기판상의 상기 전극부의 위치에 개구를 갖는 레지스트막을 형성하는 단계;
    무전해도금으로 활성처리를 하여 활성처리층을 형성하는 단계;
    상기 레지스트막상의 상기 활성층을 제거하는 단계;
    무전해도금으로 상기 개구에 고전도성금속을 증착하여 주상돌기를 형성하는 단계;
    상기 레지스트막을 제거하는 단계; 및
    상기 주상돌기의 표면상에 번짐방지막을 형성하는 단계를 포함하는 반도체소자 제조방법.
  15. 제13항 또는 제14항에 있어서, 상기 주상돌기의 표면상에 상기 번짐방지막을 형성한 후, 실장기판에 접속된 상기 주상돌기부분 위의 상기 번짐방지막이 제거되는 반도체소자 제조방법.
  16. 제13항 또는 제14항에 있어서, 상기 주상돌기의 표면상에 번짐방지막을 형성하기 전에, 마스크가 상기 번짐방지막이 형성되지 않아야 할 상기 주상돌기의 영역에 형성되고, 상기 주상돌기의 표면상에 번짐방지막이 형성된 후, 상기 마스크가 제거되는 반도체소자 제조방법.
  17. 제13항 또는 제14항에 있어서, 상기 번짐방지막은 CVD법에 의해 증착된 실리콘산화막 또는 실리콘질화막인 반도체소자 제조방법.
  18. 제13항 또는 제14항에 있어서, 상기 주상돌기의 표면상에 상기 번짐방지막의 상기 형성은 상기 주상돌기의 표면에 산화막을 형성하기 위해 산화분위기에서 상기 주상돌기를 노출시키는 반도체소자 제조방법.
  19. 제15항에 있어서, 상기 주상돌기의 접속부에서의 상기 번짐방지막의 상기 제거는 불활성가스의 플라즈마에 상기 주상돌기를 노출시키는 것에 해당하는 반도체소자 제조방법.
  20. 제13항 또는 제14항에 있어서, 상기 주상돌기의 형성 후이면서 상기 레지스트막의 제거 전에, 캡막이 상기 주상돌기의 상면에 도포되고, 상기 캡막은 상기 주상돌기와 비교하여 산화되기 어려운 금속으로 이루어지는 반도체소자 제조방법.
  21. 제13항 또는 제14항에 있어서, 상기 주상돌기의 형성 후이면서 상기 레지스트막의 제거 전에, 상기 레지스트막 위로 반식각을 행하여 상기 주상돌기의 상기 측면의 상부를 노출시킨 후, 캡막이 상기 주상돌기와 비교하여 산화되기 어려운 금속으로 상기 주상돌기의 측면 및 상측면에 도포되는 반도체소자 제조방법.
  22. 제13항에 있어서, 상기 주상돌기의 형성 후이면서 상기 레지스트막의 제거 전에, 땜납막이 상기 주상돌기의 상면에 도포되는 반도체소자 제조방법.
  23. 제13항에 있어서, 상기 주상돌기의 형성 후이면서 상기 레지스트막의 제거 전에,
    상기 레지스트막 위로 반식각을 행하여 상기 주상돌기의 측면의 상부를 노출시키는 단계; 및
    상면 및 측면의 상부를 땜납막으로 도포하는 단계를 포함하는 반도체소자 제조방법.
  24. 반도체소자의 전극상에 형성된 도전성주상돌기;
    상기 도전성주상돌기에 납땜된 배선기판의 패드; 및
    상기 전극에 가까운 상기 주상돌기의 측면의 적어도 일부에 도포된 번짐방지막을 포함하는 반도체장치.
  25. 반도체소자의 전극상에 형성된 도전성주상돌기; 및
    상기 도전성주상돌기에 납땜된 배선기판의 패드를 포함하고,
    상기 주상돌기의 납땜된 부분은 상기 주상돌기의 상면만인 반도체장치.
  26. 반도체소자의 전극상에 형성된 도전성주상돌기; 및
    상기 도전성주상돌기가 납땜된 배선기판의 패드를 포함하고,
    상기 주상돌기는 상기 주상돌기 보다 산화되기 어렵고, 상기 주상돌기의 상기 상면 또는 상기 주상돌기의 측면의 상부 및 상면에 형성된 금속막을 통해 상기 패드에 납땜되는 반도체장치.
  27. 반도체소자의 전극상에 형성된 도전성주상돌기; 및
    상기 도전성주상돌기가 납땜된 배선기판의 패드를 포함하고,
    상기 주상돌기의 상면 및 상기 배선기판의 패드표면은 상기 주상돌기와 비교하여 산화되기 어려운 금속막을 통해 접착되는 반도체장치.
  28. 제26항 또는 제27항에 있어서, 산화되기 어려운 상기 금속막은 금 또는 금합금으로 이루어진 반도체장치.
  29. 제24항 내지 제27항 중 어느 한 항에 있어서, 수지는 상기 반도체소자 및 상기 배선기판 사이에 충전되는 반도체장치.
  30. 반도체소자의 전극상에 형성된 주상돌기의 선단부 또는 거기에 납땜된 배선기판의 패드 위 중의 하나에 플럭스활성효과를 갖는 열경화성수지를 도포하는 단계;
    상기 주상돌기 및 배선기판의 패드를 소정량의 땜납으로 정렬시키는 단계;
    상기 주상돌기의 선단부만을 가열하여 상기 배선기판의 패드에 납땜시키는 단계를 포함하는 반도체장치 제조방법.
  31. 반도체소자의 전극상에 형성된 주상돌기의 선단부 또는 거기에 납땜되어야 하는 배선기판의 패드 위 중의 하나에 플럭스를 도포하는 단계;
    상기 주상돌기 및 배선기판의 패드를 소정량의 땜납으로 정렬시키는 단계;
    상기 주상돌기의 선단부만을 가열하여 상기 배선기판의 패드에 납땜시키는단계를 포함하는 반도체장치 제조방법.
  32. 제30항 또는 제31항에 있어서, 상기 납땜처리 전에, 상기 주상돌기의 상면 또는 상기 주상돌기의 측면의 상부 및 상면 중의 하나는 습윤성이 뛰어난 금속으로 된 캡막으로 도포되는 반도체장치 제조방법.
  33. 제30항 또는 제31항에 있어서, 납땜 전에, 캡막은 상기 주상돌기의 상면 또는 상기 주상돌기의 측면의 상부 및 상면 위에 덮이고, 상기 캡막은 납땜이 행해질 때 플럭스기능을 갖는 재료에 녹는 수지재료로 된 반도체장치 제조방법.
  34. 주상돌기의 선단부 또는 거기에 납땜된 배선기판의 패드 위 중의 하나에 플럭스활성효과를 갖는 열경화성수지를 도포하는 단계;
    반도체소자상의 전극 위에 형성되고 그것의 선단부에 땜납막을 가진 주상돌기를 상기 배선기판상의 패드에 정렬시키는 단계; 및
    상기 주상돌기의 선단부만을 가열하여 상기 배선기판의 패드에 납땜시키는 단계를 포함하는 반도체장치 제조방법.
  35. 주상돌기의 선단부 또는 거기에 납땜된 배선기판의 패드 위 중의 하나에 플럭스를 도포하는 단계;
    상기 반도체소자상의 전극 위에 형성되고 그것의 선단부에 땜납막을 가진 상기 주상돌기를 상기 배선기판상의 패드에 정렬시키는 단계;
    상기 주상돌기의 선단부만을 가열하여 상기 배선기판상의 패드에 납땜시키는 단계; 및
    상기 플럭스를 제거하고 세정하는 단계를 포함하는 반도체장치 제조방법.
  36. 반도체소자상의 전극 위에 형성된 주상돌기와 배선기판의 패드를 소정량의 땜납으로 정렬시키는 단계; 및
    상기 주상돌기의 선단부만을 가열하여 상기 배선기판의 패드에 납땜시키는 단계를 포함하고,
    상기 주상돌기의 납땜부 및 상기 패드의 땜납위의 납땜부 중의 적어도 하나에 얇은 금막이 형성되는 반도체장치 제조방법.
  37. 반도체소자상의 전극 위에 형성되고 그것의 선단부에 땜납막을 가지며 배선기판상의 패드가 납땜되어야 하는 주상돌기를 정렬시키는 단계; 및
    상기 주상돌기의 선단부만을 가열하여 배선기판이 패드에 납땜시키는 단계를 포함하고,
    얇은 금속막은 상기 주상돌기상의 땜납막 및 상기 패드 중의 적어도 하나에 형성되는 반도체장치 제조방법.
  38. 제30항, 제31항 및 제34항 내지 제37항 중 어느 한 항에 있어서, 상기 납땜처리시에, 압력이 상기 반도체소자와 상기 배선기판 사이에 가해지는 반도체장치 제조방법.
  39. 반도체소자상의 전극 위에 형성된 주상돌기의 선단면 및 배선기판상의 패드표면을 플라즈마에 의해 여기된 불활성가스에 의한 물리적 충격으로 세정하는 단계;
    상기 주상돌기와 상기 배선기판의 패드를 정렬시키는 단계;
    상기 반도체소자와 상기 배선기판을 가압하면서 상기 주상돌기와 상기 패드를 접착시키는 단계를 포함하는 반도체장치 제조방법.
  40. 제39항에 있어서, 상기 접착은 가열 및/또는 초음파진동 중의 하나 또는 모두에 의해 이루어지는 반도체장치 제조방법.
  41. 제39항 또는 제40항에 있어서, 상기 주상돌기의 상면 및/또는 상기 패드의 외면 중의 하나 또는 모두에, 산화되기 어려운 금속막이 형성됨으로써, 상기 주상돌기 및 상기 패드는 산화되기 어려운 상기 금속막을 통해 접착되는 반도체장치 제조방법.
  42. 제39항에 있어서, 상기 주상돌기와 상기 패드의 상기 접착은 진공 또는 비산화분위기에서 행해지는 반도체장치 제조방법.
  43. 제30항, 제34항 내지 제37항 및 제39항 중 어느 한 항에 있어서, 상기 주상돌기를 상기 패드에 납땜하거나 상기 주상돌기를 상기 패드에 접착 후, 수지가 상기 반도체소자와 상기 배선기판 사이에 충전되는 반도체장치 제조방법.
KR1020030007943A 2002-02-07 2003-02-07 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 KR100545008B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002030334A JP3829325B2 (ja) 2002-02-07 2002-02-07 半導体素子およびその製造方法並びに半導体装置の製造方法
JPJP-P-2002-00030334 2002-02-07

Publications (2)

Publication Number Publication Date
KR20030067590A true KR20030067590A (ko) 2003-08-14
KR100545008B1 KR100545008B1 (ko) 2006-01-24

Family

ID=27654741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007943A KR100545008B1 (ko) 2002-02-07 2003-02-07 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법

Country Status (5)

Country Link
US (4) US7135770B2 (ko)
JP (1) JP3829325B2 (ko)
KR (1) KR100545008B1 (ko)
CN (2) CN100511658C (ko)
TW (1) TWI223361B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107582A (ko) * 2014-03-13 2015-09-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조 및 제조 방법

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US20050003650A1 (en) 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
JP4094574B2 (ja) * 2004-03-08 2008-06-04 シャープ株式会社 半導体装置及びその製造方法
JP2006013229A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7205486B2 (en) * 2004-07-16 2007-04-17 Cardiac Pacemakers, Inc. Thermally isolated via structure
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
KR101030238B1 (ko) 2004-12-27 2011-04-22 매그나칩 반도체 유한회사 반도체 소자의 범프 형성 방법
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
KR100705757B1 (ko) 2005-03-15 2007-04-10 한국과학기술원 극미세피치를 가지는 플립칩 및 이의 제조방법
US7969015B2 (en) 2005-06-14 2011-06-28 Cufer Asset Ltd. L.L.C. Inverse chip connector
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
JP4305430B2 (ja) * 2005-08-24 2009-07-29 ソニー株式会社 部品実装方法および部品実装体
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
US20070045833A1 (en) * 2005-08-25 2007-03-01 Ting Zhong Copper bump barrier cap to reduce electrical resistance
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
KR100772920B1 (ko) * 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
JP5437553B2 (ja) 2006-03-30 2014-03-12 日本電気株式会社 半導体素子及び半導体装置
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
US7435624B2 (en) * 2006-04-28 2008-10-14 Sandisk Corporation Method of reducing mechanical stress on a semiconductor die during fabrication
US8878346B2 (en) * 2006-04-28 2014-11-04 Sandisk Technologies Inc. Molded SiP package with reinforced solder columns
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
JP2008047732A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及びその製造方法
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
US20090057909A1 (en) * 2007-06-20 2009-03-05 Flipchip International, Llc Under bump metallization structure having a seed layer for electroless nickel deposition
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
JP5509851B2 (ja) * 2007-08-27 2014-06-04 日本電気株式会社 半導体素子及びその製造方法
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
US8304909B2 (en) * 2007-12-19 2012-11-06 Intel Corporation IC solder reflow method and materials
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
US20090246911A1 (en) * 2008-03-27 2009-10-01 Ibiden, Co., Ltd. Substrate for mounting electronic components and its method of manufacture
US8344522B2 (en) * 2008-03-31 2013-01-01 Sanyo Electric Co., Ltd. Solder structure, method for forming the solder structure, and semiconductor module including the solder structure
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
US8497578B2 (en) * 2008-05-14 2013-07-30 PAC Tech—Packaging Technologies GmbH Terminal face contact structure and method of making same
CN103050420A (zh) * 2008-06-05 2013-04-17 丘费尔资产股份有限公司 对电连接中具有高迁移率的组分的束缚
US7855137B2 (en) * 2008-08-12 2010-12-21 International Business Machines Corporation Method of making a sidewall-protected metallic pillar on a semiconductor substrate
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
TWI394253B (zh) * 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US20100300743A1 (en) * 2009-06-02 2010-12-02 Qualcomm Incorporated Modified Pillar Design for Improved Flip Chip Packaging
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8093106B2 (en) 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
KR20110036450A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
CN102054810B (zh) * 2009-10-30 2015-04-29 日月光半导体制造股份有限公司 具有金属柱结构的芯片
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US8637392B2 (en) * 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
TWI416641B (zh) * 2010-02-22 2013-11-21 Chipmos Technologies Inc 製造一半導體結構之方法
CN102194707B (zh) * 2010-03-01 2013-03-27 南茂科技股份有限公司 制造半导体结构的方法
US8304919B2 (en) * 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
CN102376665A (zh) * 2010-08-25 2012-03-14 瑞鼎科技股份有限公司 半导体结构及其制造方法
US8823166B2 (en) 2010-08-30 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar bumps and process for making same
JP5433543B2 (ja) * 2010-09-27 2014-03-05 ローム株式会社 半導体装置
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
JP5559023B2 (ja) 2010-12-15 2014-07-23 日本特殊陶業株式会社 配線基板及びその製造方法
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN102593068B (zh) * 2011-01-11 2015-08-19 颀邦科技股份有限公司 斜锥状凸块结构
JP5861133B2 (ja) * 2011-01-17 2016-02-16 株式会社アドバンストシステムズジャパン 常温低周波ボンディング装置
US8399265B2 (en) * 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
JP5853213B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 発光素子搭載基板の製造方法
CN102822955A (zh) * 2011-03-28 2012-12-12 松下电器产业株式会社 半导体元件的安装方法
JP5853214B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
CN102800599B (zh) * 2011-05-25 2015-03-25 颀邦科技股份有限公司 凸块工艺及其结构
US8664760B2 (en) * 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
WO2012176392A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 半導体装置及びその製造方法
CN102867758B (zh) * 2011-07-08 2015-12-02 颀邦科技股份有限公司 凸块制造工艺及其结构
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
FR2980952A1 (fr) * 2011-10-03 2013-04-05 St Microelectronics Grenoble 2 Procede d'assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
KR101932665B1 (ko) 2011-10-10 2018-12-27 삼성전자 주식회사 반도체 패키지
JP5967551B2 (ja) * 2011-11-24 2016-08-10 パナソニックＩｐマネジメント株式会社 フリップチップボンディング装置
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) * 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US8970034B2 (en) * 2012-05-09 2015-03-03 Micron Technology, Inc. Semiconductor assemblies and structures
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) * 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
CN102915981B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体器件及其封装方法
TWI483351B (zh) * 2013-01-15 2015-05-01 矽品精密工業股份有限公司 半導體裝置及其製法
KR20140100144A (ko) 2013-02-05 2014-08-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8896118B2 (en) * 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
JP6186780B2 (ja) * 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
CN103367304B (zh) * 2013-07-19 2016-12-28 日月光半导体制造股份有限公司 封装基板、覆晶式封装及其制造方法
JP6282454B2 (ja) * 2013-12-10 2018-02-21 新光電気工業株式会社 半導体パッケージの製造方法
JP2015173215A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びその製造方法
JP6373716B2 (ja) * 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法
US9177928B1 (en) * 2014-04-24 2015-11-03 Globalfoundries Contact and solder ball interconnect
JP2015213103A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその実装構造
WO2015174133A1 (ja) * 2014-05-16 2015-11-19 富士フイルム株式会社 タッチパネル及びその製造方法
WO2015198839A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
WO2016016916A1 (ja) * 2014-07-29 2016-02-04 パナソニックＩｐマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
JP6578900B2 (ja) 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
EP3037810B1 (fr) * 2014-12-23 2017-10-25 EM Microelectronic-Marin SA Capteur d'humidite ameliore
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
EP3113219B1 (de) * 2015-06-30 2020-03-11 SEMIKRON Elektronik GmbH & Co. KG Halbleiterbauelement und verfahren zu dessen herstellung
CN106486444B (zh) * 2015-08-31 2019-10-01 中芯长电半导体（江阴）有限公司 凸块结构、封装组件及其形成方法
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US9875979B2 (en) 2015-11-16 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive external connector structure and method of forming
KR102624624B1 (ko) * 2016-06-15 2024-01-12 삼성디스플레이 주식회사 집적 회로 및 그 제조 방법
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
KR102534735B1 (ko) 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
CN109559995A (zh) * 2017-09-27 2019-04-02 东莞新科技术研究开发有限公司 金属焊点表面的刻蚀方法
KR20190036776A (ko) * 2017-09-28 2019-04-05 삼성전자주식회사 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법
DE102017128457A1 (de) 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
JP7430481B2 (ja) * 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN110610870A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
CN108847396B (zh) * 2018-06-14 2021-04-27 通富微电子股份有限公司 倒装方法
CN110610916B (zh) * 2018-06-14 2021-12-24 通富微电子股份有限公司 封装结构
CN110610914A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 封装结构
CN110610915B (zh) * 2018-06-14 2022-01-25 通富微电子股份有限公司 倒装方法
CN109119346B (zh) * 2018-08-16 2021-07-23 嘉盛半导体(苏州)有限公司 晶圆级芯片的封装方法及结构
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380438A (en) 1976-12-25 1978-07-15 Sumitomo Electric Ind Ltd Manufacture of laminated bus bars
JPS6267826A (ja) 1985-09-20 1987-03-27 Fujitsu Ltd 半導体装置の製造方法
JP2781560B2 (ja) 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
JPH02253626A (ja) 1989-03-27 1990-10-12 Shimadzu Corp 半導体チップの実装方法
JP2785338B2 (ja) 1989-06-19 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP3189799B2 (ja) 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP3078646B2 (ja) 1992-05-29 2000-08-21 株式会社東芝 インジウムバンプの製造方法
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH08102467A (ja) 1994-09-30 1996-04-16 Tanaka Kikinzoku Kogyo Kk 導電用バンプ、導電用バンプ構造及びそれらの製造方法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JP3217624B2 (ja) 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000208547A (ja) 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2000228417A (ja) 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2000299339A (ja) 1999-04-14 2000-10-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2000315706A (ja) 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2000323510A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3223283B2 (ja) * 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
JP2001156097A (ja) 1999-11-30 2001-06-08 Hitachi Ltd 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
JP2001284382A (ja) 2000-03-28 2001-10-12 Nec Corp はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP2001298342A (ja) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 弾性表面波デバイスとその製造方法
JP2001319940A (ja) 2000-05-09 2001-11-16 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2001338947A (ja) 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6596618B1 (en) * 2000-12-08 2003-07-22 Altera Corporation Increased solder-bump height for improved flip-chip bonding and reliability
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
KR100426897B1 (ko) * 2001-08-21 2004-04-30 주식회사 네패스 솔더 터미널 및 그 제조방법
US6567588B2 (en) * 2001-08-28 2003-05-20 Photronics, Inc. Method for fabricating chirped fiber bragg gratings
US6541366B1 (en) * 2002-01-08 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a solder bump adhesion bond to a UBM contact layer
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107582A (ko) * 2014-03-13 2015-09-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조 및 제조 방법
US9735123B2 (en) 2014-03-13 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and manufacturing method

Also Published As

Publication number Publication date
CN1437256A (zh) 2003-08-20
TWI223361B (en) 2004-11-01
US7749888B2 (en) 2010-07-06
KR100545008B1 (ko) 2006-01-24
US7268438B2 (en) 2007-09-11
US7135770B2 (en) 2006-11-14
TW200303058A (en) 2003-08-16
CN100511658C (zh) 2009-07-08
US7449406B2 (en) 2008-11-11
US20090035893A1 (en) 2009-02-05
CN1873939A (zh) 2006-12-06
US20030151140A1 (en) 2003-08-14
JP2003234367A (ja) 2003-08-22
US20070020912A1 (en) 2007-01-25
JP3829325B2 (ja) 2006-10-04
US20060065978A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
TWI549204B (zh) Manufacturing method of semiconductor device
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
JP2006279062A (ja) 半導体素子および半導体装置
US6204558B1 (en) Two ball bump
TW200525666A (en) Bump-on-lead flip chip interconnection
JP3450236B2 (ja) 半導体装置及びその製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US20090218689A1 (en) Flip chip semiconductor assembly with variable volume solder bumps
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4115306B2 (ja) 半導体装置の製造方法
JP3836349B2 (ja) 半導体装置およびその製造方法
JP5541157B2 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JP4440494B2 (ja) 半導体装置の製造方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP3204142B2 (ja) 半導体装置製造方法およびリードフレーム
JP4364074B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 15