JP5433543B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5433543B2
JP5433543B2 JP2010215667A JP2010215667A JP5433543B2 JP 5433543 B2 JP5433543 B2 JP 5433543B2 JP 2010215667 A JP2010215667 A JP 2010215667A JP 2010215667 A JP2010215667 A JP 2010215667A JP 5433543 B2 JP5433543 B2 JP 5433543B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
connection
melting point
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010215667A
Other languages
English (en)
Other versions
JP2010283404A (ja
Inventor
一真 谷田
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010215667A priority Critical patent/JP5433543B2/ja
Publication of JP2010283404A publication Critical patent/JP2010283404A/ja
Application granted granted Critical
Publication of JP5433543B2 publication Critical patent/JP5433543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、配線基板に半導体チップをフリップチップ接続してなる半導体装置に関する。
半導体装置の小型化および高密度実装のために、半導体チップの機能素子が形成された機能面を固体装置に対向させて、半導体チップを固体装置に接続するフリップチップ接続構造が注目されている。
図6は、フリップチップ接続構造を有する半導体装置の図解的な断面図である。この半導体装置51は、配線基板52と、機能素子54が形成された機能面53aを、配線基板52の接合面52aに対向させて接続された半導体チップ53とを備えている。
配線基板52の接合面52aには、複数の接続電極55が形成されている。また、配線基板52の接合面52aには、その接合面52aと半導体チップ53の機能面53aとの間隔より小さい厚みを有するソルダレジスト膜56が形成されている。ソルダレジスト膜56には、接続電極55を個々に露出させるための複数の開口56aが形成されている。
半導体チップ53の機能面53aには、機能素子54と電気的に接続された複数の電極パッド57が形成されている。電極パッド57は、機能面53aを覆う表面保護膜59に形成された開口59aから露出している。また、各電極パッド57の上には、突起電極58が、表面保護膜59の表面から突出して形成されている。
配線基板52の接合面52aに形成された接続電極55と、半導体チップ53の機能面53aに形成された突起電極58とは、電極パッド57、接続電極55および突起電極58より固相線温度(融点)が低い低融点金属からなる接合材60を介して接続されている。この接合材60は、半導体チップ53の突起電極58上に配置される半田ボールが、その半導体チップ53と配線基板52との接合時に溶融して形成される。
そして、配線基板52と半導体チップ53との間に存在する空隙は、アンダーフィル層63で埋められている。
図7は、従来の半導体装置51の製造方法を説明するための図解的な断面図である。
まず、配線基板52が、接合面52aを上方に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール62により、半導体チップ53が、機能面53aと反対側の面である裏面53bを吸着されて、保持される。半導体チップ53は、機能面53aを下方に向けられて、配線基板52の接合面52aに対向される。半導体チップ53の機能面53aには、接続電極55上に半田ボール61が形成されている。
続いて、半導体チップ53の突起電極58が配線基板52の接続電極55に当接するように位置を合わされた後、ボンディングツール62が下降され、半導体チップ53が配線基板52に接合される。この際、ボンディングツール62により、半導体チップ53が加熱され、この熱により、半田ボール61が溶融される。その後、ボンディングツール62による加熱が停止され、半田ボール61は接続電極55と突起電極58とを電気的に接続する接合材60となる。
さらに、未硬化(液状)のアンダーフィル材が、配線基板52と半導体チップ53との隙間に充填された後、硬化させるための処理が行われ、配線基板52と半導体チップ53との隙間にアンダーフィル層63が形成される。これにより、図6に示す半導体装置51が得られる。
Chua Khoon Lam、他1名、"Assembly and Reliability Performance of Flip Chip with No-flow Underfills"、2003 Electronics Packaging Technology Conference、p.336-341
ところが、配線基板52の接続電極55や半導体チップ53の半田ボール61は、高さばらつきを有するため、接続電極55と突起電極58とを確実に接合するためには、接合時に、半導体チップ53に大きな荷重をかけなければならない。このため、溶融した半田ボール61が、接合面52a(機能面53a)に沿う方向に拡がる。その結果、接合面52aの面内方向に隣接する接続電極55同士(機能面53aの面内方向に隣接する突起電極58同士)が、接合材60により電気的に短絡されて、ショート不良が生ずるという不具合があった。
また、アンダーフィル層63の形成は、半導体チップ53を配線基板52に接合する前に、未硬化のアンダーフィル材を接合面52a上に塗布し、半導体チップ53を配線基板52に接続した後に硬化することにより行われることがある。この場合、接続電極55に半田ボール61を接触させるために、半導体チップ53は、ボンディングツール62により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で配線基板52に押しつけられる。
この状態で、半導体チップ53がボンディングツール62により加熱され、半田ボール61の融液が生ずると、この融液は、容易に接合面52aの面内方向に拡がるから、この融液が固化して形成される接合材60により、この面内方向に隣接する接続電極55や突起電極58が電気的に短絡されて、ショート不良が生じやすい。
そこで、この発明の目的は、半導体チップとの電気的接続のための接続電極間での短絡を防止することができる配線基板を用いた半導体装置を提供することである。
配線基板は、半導体チップ(3)がその表面を対向させて接合される配線基板(2,15)であって、半導体チップが接合される接合面(2a,15a)に形成され、当該半導体チップとの接続のための接続電極(14)と、上記接合面に形成され、上記接続電極を露出させるための開口(6a)を有する絶縁膜(6)と、上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属材料からなる低融点金属部(16)とを含んでもよい。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、半導体チップとの接合面において、その最表面の絶縁膜に接続電極を露出させるための開口が形成され、その開口内に低融点金属部が配置されている。そのため、半導体チップとの接続の際、この配線基板を低融点金属部の固相線温度以上の温度に加熱して、低融点金属部の融液を生じさせることができる。この融液が固化して形成される接合材を介して、配線基板の接続電極と半導体チップとの電気的接続を達成できる。
このとき、低融点金属部の融液が生じても、この融液を開口内にとどめることができ、開口から溢れることを防止することができる。そのため、接合面15aの面内方向に隣接する接続電極が、その溶融した低融点金属部によって短絡されることを防止できる。
この配線基板に半導体チップを接合する際、上記配線基板は上記接合面を上方に向けて保持されることが好ましい。この場合、接合の際、低融点金属部がその固相線温度以上の温度に加熱されて融液を生じたとしても、この融液は、重力の作用により下方に流れようとするから、絶縁膜の開口内に収容される。
絶縁膜は、たとえば、ソルダレジストであってもよい。
上記開口内の容積(VO)は、上記接続電極の体積(VP)と上記低融点金属部の体積(VL)との和よりも大きくてもよい。
この構成によれば、開口内において、接続電極により占められる空間の残余の空間の容積は、低融点金属部の体積より大きい。低融点金属部の体積と、この低融点金属部が溶融および固化して得られる接合材の体積とは等しいので、開口は、この接合材の全量を収容し得る容積を有している。このため、低融点金属部やその融液は、接合時に開口内に収容され、接合面の面内方向に隣接する接続電極や突起電極へ移動しない。したがって、この配線基板は、半導体チップとの接合時に、ショート不良が生じることを防止できる。
ここで、低融点金属部の体積は、固相の状態における体積だけでなく、液相の状態における体積を含むものとする。
低融点金属部は、たとえば、めっきにより接続電極上に形成することができる。この場合、めっき時間やめっき電流を制御してめっき厚を制御することにより、低融点金属部の体積を所定の体積にすることができる。
また、低融点金属部は、接続電極上に半田ペースト(クリーム半田)を塗布した後、配線基板を加熱して半田ペースト中の有機物(フラックス、溶媒等)を飛散させるとともに、半田ペースト中の半田粉末を溶融および固化させることにより形成されてもよい。この場合、半田ペーストの塗布量を制御することにより、低融点金属部の体積を所定の体積にすることができる。すなわち、この場合における低融点金属部の体積とは、半田ペーストの体積ではなく、半田ペーストを構成する半田粉末が溶融および固化されて得られる半田材の体積を意味する。
請求項1記載の発明は、接合面(2a)を有する配線基板(2)と、機能素子(4)が形成された機能面(3a)を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップ(3)とを含む半導体装置(1,21)であって、上記半導体チップの上記機能面に形成された表面保護膜(12)と、上記半導体チップ上に形成され、上記表面保護膜から露出した電極パッド(11)と、上記電極パッド上に、上記表面保護膜から突出して形成された突起電極(13)と、上記配線基板の上記接合面に形成された接続電極(14)と、上記配線基板上に形成され、上記接続電極を露出させる開口(6a)を有し、上記接続電極から延びる配線(17)の電気的短絡を防止するソルダレジスト膜(6)と、上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部(16)とを含み、上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記接続電極との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在しており、上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置(1,21)である。
この発明により、上記配線基板と同様の効果を奏することができる。
求項記載の発明は、上記電極パッドは、アルミニウムからなることを特徴とする請求項1に記載の半導体装置である。
請求項記載の発明は、上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項1または2に記載の半導体装置である。
請求項記載の発明は、上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、上記接続電極は、複数の接続電極を含み、上記電極パッドは、複数の電極パッドを含み、各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、上記接続電極は、銅パッドの表面をニッケル/金めっき層で被覆した構成を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項10記載の発明は、平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置である。
請求項11記載の発明は、平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項1〜10のいずれか一項に記載の半導体装置である。
請求項12記載の発明は、上記配線基板に、2つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項1〜12のいずれか一項に記載の半導体装置である。
請求項14記載の発明は、上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置である。
請求項15記載の発明は、上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項14記載の半導体装置である。
請求項16記載の発明は、上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項1〜15のいずれか一項に記載の半導体装置である。
請求項17記載の発明は、上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項1〜16のいずれか一項に記載の半導体装置である。
求項18記載の発明は、上記半導体チップと上記配線基板との間に設けられたアンダーフィル層(7)をさらに含むことを特徴とする請求項1〜17のいずれか一項に記載の半導体装置である。
請求項19記載の発明は、上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項1〜18のいずれか一項に記載の半導体装置である。
本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図1に示す半導体装置の接続部材周辺を拡大して示す図解的な断面図である。 図1に示す半導体装置の製造方法を説明するための図解的な平面図である。 図1に示す半導体装置の製造方法を説明するための図解的な断面図である。 本発明の第1の実施形態に係る半導体装置の変形例を示す図解的な断面図である。 フリップチップ接続構造を有する半導体装置の構造を示す図解的な断面図である。 図6に示す半導体装置の製造方法を説明するための図解的な断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態に係る半導体装置の図解的な断面図である。この半導体装置1は、配線基板2と、機能素子4が形成された機能面3aを配線基板2の表面(以下、「接合面」という。)2aに、対向させて接続された半導体チップ3とを含んでいる。
配線基板2の接合面2aには、複数の接続電極14(図2ないし図4参照)が形成されており、配線基板2と半導体チップ3とは、接続電極14をそれぞれ含む複数の接続部材5によって、所定間隔を保つように接合され、かつ電気的に接続されている。
配線基板2の接合面2aには、その接合面2aと半導体チップ3との間隔より小さい厚みを有するソルダレジスト膜6が形成されている。このソルダレジスト膜6により、配線基板2の接合面2aに形成されている配線間での電気的短絡が防止されている。このソルダレジスト膜6には、接続電極14を個々に露出させる複数の開口6aが形成されている。また、接続電極14は、その上面がソルダレジスト膜6の表面に対して配線基板2側に位置するように設けられている。接続部材5は、開口6a内において接続電極14と接続される。
配線基板2と半導体チップ3との隙間(配線基板2と半導体チップ3との間であって、接合面2aを垂直に見下ろす平面視において、半導体チップ3と重なる領域)には、アンダーフィル層7が配置されている。アンダーフィル層7によって、配線基板2と半導体チップ3との隙間が封止されるとともに、機能面3aや接続部材5が保護されている。
配線基板2の端部には、図示しない配線により接続部材5と電気的に接続された端面電極8が形成されている。端面電極8は、配線基板2の接合面2aから端面を経て、接合面2aの反対側の外部接続面2bに至るように形成されている。この半導体装置1は、端面電極8において、他の配線基板(実装基板)との電気的接続を達成することができる。
図2は、半導体装置1の接続部材5周辺を拡大して示す図解的な断面図である。
半導体チップ3の機能面3aには、機能素子4に電気的に接続され、アルミニウム(Al)からなる複数の電極パッド11が形成されている。電極パッド11は、機能面3aを覆う表面保護膜12に形成された開口12aから露出している。表面保護膜12は、たとえば、窒化シリコン(パッシベーション膜)やポリイミドからなる。また、各電極パッド11の上には、突起電極13が、表面保護膜12から突出して形成されている。突起電極13は、たとえば、無電解ニッケル(Ni)めっきおよび無電解金(Au)めっきにより形成されていてもよく、電解銅(Cu)めっきや電解金めっきにより形成されていてもよい。
接合面2a上に形成された各接続電極14は、半導体チップ3の機能面3aに形成された複数の電極パッド11(突起電極13)のそれぞれに対応する位置に形成されている。接続電極14は、たとえば、銅パッド14Aの表面をニッケル/金めっき層14Bで被覆した構成を有している。
複数の突起電極13と、対応する各接続電極14とは、それぞれ接合材10により機械的に接合されており、かつ、電気的に接続されている。また、接合材10が突起電極13および接続電極14のそれぞれの側面の少なくとも一部を覆っている。この接合状態において、突起電極13の上面と接続電極14の上面との間に介在する接合材10が突起電極13の上面に接する部分からなる突起電極13と接続電極との接続界面は、ソルダレジスト膜6の表面に対して配線基板2側に位置している。接合材10は、電極パッド11、突起電極13および接続電極14より固相線温度が低い低融点金属、たとえば、スズ(Sn)、インジウム(In)やそれらの合金からなる。
接続電極14、突起電極13および接合材10により、接続部材5が構成されている。
図3は、半導体装置1の製造方法を説明するための図解的な平面図であり、図4は、その切断線IV−IVによる図解的な断面図である。図3では、半導体チップ3の図示を省略している。
半導体装置1は、たとえば、配線基板2の接合面2aに対して、半導体チップ3を、その機能面3aを対向させて接合した後、配線基板2と半導体チップ3との間隙に液状のアンダーフィル材を注入し、そのアンダーフィル材を硬化させてアンダーフィル層7を形成することによって得られる。
具体的には、まず、機能面3aに電極パッド11、表面保護膜12および突起電極13が形成された半導体チップ3が用意される。図4を参照して、この半導体チップ3の機能面3a側には、従来の半導体装置51の製造方法における半田ボール61(図7参照)に対応する部材は設けられておらず、突起電極13は、その表面が露出されて表面保護膜12から突出している。
そして、複数の配線基板2が作り込まれた基板15が用意される。基板15の接合面15a(配線基板2の接合面2a)には、各接続電極14を覆うように低融点金属膜16が形成されている。
低融点金属膜16は、半導体装置1の接合材10とほぼ同じ組成の金属材料からなる。すなわち、低融点金属膜16の固相線温度は、電極パッド11、突起電極13ならびに接続電極14(銅パッド14Aおよびニッケル/金めっき層14B)の固相線温度より低い。
低融点金属膜16は、たとえば、めっきにより接続電極14上に形成することができる。また、低融点金属膜16は、接続電極14上に半田ペースト(クリーム半田)を塗布した後、基板15を加熱して当該半田ペースト中の有機物(フラックス、溶媒等)を飛散させるとともに、当該半田ペースト中の半田粉末を溶融および固化させることにより形成することもできる。
接続電極14および開口6aは、たとえば、接合面15aを垂直に見下ろす平面視において、ほぼ正方形の形状を有しており、接続電極14は、開口6aのほぼ中部に配置されている(図3参照)。接続電極14および開口6aは、接合面15aを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。接続電極14からは、端面電極8(図1参照)に接続された配線17が延びている。配線17は、接続電極14との接続部付近を除き、ソルダレジスト膜6に覆われている。
接合面15aを垂直に見下ろす平面視において、低融点金属膜16は、たとえば、ほぼ正方形の形状を有しており、開口6aの形成領域内に存在している。低融点金属膜16は、接合面15aを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。
各開口6aは、その容積VOが、その開口6a内に配置される接続電極14の体積VPと低融点金属膜16の体積VLとの和より大きいように形成されている(下記数式(1)参照)。
O>VL+VP (1)
なお、融液(液相)を含む状態における低融点金属膜16の体積が、固相の状態における低融点金属膜16の体積より大きい場合は、上記数式(1)における低融点金属膜16の体積VLは、液相を含む状態における低融点金属膜16の体積である。
低融点金属膜16が、めっきにより形成される場合、めっき電流(電解めっきの場合)やめっき時間によりめっき厚を制御することにより、低融点金属膜16の体積VLを所定の体積にすることができる。
また、低融点金属膜16が、半田ペーストを用いて形成される場合、半田ペーストの塗布量を制御することにより、低融点金属膜16の体積VLを所定の体積にすることができる。この場合における低融点金属膜16の体積VLとは、半田ペーストの体積ではなく、有機物が除去され半田ペーストを構成する半田粉末が溶融および固化されて得られる低融点金属膜16についての体積を意味する。
開口6aの形状が柱体(この実施形態の場合は角柱)とみなせる場合は、開口6aの容積VOは、ソルダレジスト膜6を垂直に見下ろす平面視における開口6aの面積と、ソルダレジスト膜6の厚さとの積に等しい。
続いて、基板15が、接合面15aを上に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール19により、半導体チップ3が、その機能面3aと反対側の面である裏面3bを吸着されて、保持される。半導体チップ3は、機能面3aが下方に向けられて、基板15の接合面15aに対向される。この状態が、図4に示されている。
続いて、半導体チップ3の突起電極13と基板15の低融点金属膜16とが位置合わせされた後、ボンディングツール19が下降され、突起電極13が低融点金属膜16に接触される。ここで、基板15の接続電極14に形成された低融点金属膜16や半導体チップ3の突起電極13が、大きな高さばらつきを有している場合がある。このような場合は、低融点金属膜16と突起電極13とを確実に接続するために、ボンディングツール19により、半導体チップ3に大きな荷重がかけられる。
そして、この状態で、ボンディングツール19により、半導体チップ3が加熱され、その熱により低融点金属膜16がその固相線温度以上(好ましくは、液相線温度以上)の温度に加熱され、溶融される。その後、ボンディングツール19による加熱が停止され、突起電極13と接続電極14とは、低融点金属膜16の融液が固化してなる接合材10により、電気的に接続されるとともに機械的に接合される。これにより、半導体チップ3は、突起電極13が接合材10を介して接続電極14に接続され、かつ接合材10が突起電極13および接続電極14のそれぞれの側面の少なくとも一部を覆うことによって、配線基板2と電気的に接続される。
ここで、接続電極14の体積VPと低融点金属膜16の体積VLとの和が、開口6aの容積VOより小さいことにより、低融点金属膜16やその融液は、開口6a内において、接続電極14の残余の空間に収容される。また、低融点金属膜16は、突起電極13ではなく、開口6a内に配置された接続電極14上に形成されている。このため、低融点金属膜16やその融液は、開口6a外に広がって接合面15aの面内方向に移動しない。その結果、半導体チップ3に大きな荷重がかけられたとしても、この面内方向に隣接する突起電極13や接続電極14が、接合材10により電気的に短絡されて、ショート不良が生じることを防止することができる。
次に、基板15と半導体チップ3との隙間に、アンダーフィル層7(図1および図2参照)が充填される。アンダーフィル層7は、たとえば、未硬化(液状)のアンダーフィル材が、ディスペンサから吐出され、基板15と半導体チップ3との隙間に、毛細管現象により充填された後、硬化(たとえば、熱硬化)されて形成される。
未硬化のアンダーフィル材は、半導体チップ3を接続する前の基板15の接合面15a側に塗布されてもよい。この場合、ボンディングツール19により、半導体チップ3が基板15に押しつけられることにより、低融点金属膜16と突起電極13とは、未硬化のアンダーフィル材を突き抜けて接触させられる。そして、基板15に対する半導体チップ3の接合が完了した後、未硬化のアンダーフィル材を硬化させることにより、アンダーフィル層7が得られる。
この場合、半導体チップ3を基板15に接合する際、突起電極13を低融点金属膜16に接触させるために、半導体チップ3は、ボンディングツール19により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で基板15に押しつけられる。この状態で、半導体チップ3がボンディングツール19により加熱され、低融点金属膜16が溶融されても、低融点金属膜16の融液は、開口6a内において、接続電極14の残余の空間に収容されるから、接合面15aの面内方向に隣接する接続電極14や突起電極13が、接合材10により短絡されることが防止される。
その後、基板15が配線基板2の個片に切断され、配線基板2の端部に端面電極8が形成されて、図1に示す半導体装置1が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、配線基板2,22には、2つ以上の半導体チップ3がフリップチップ接続されていてもよい。
この発明の半導体装置のパッケージ形態は、図1に示す半導体装置1のように端面電極8を外部接続部材とするものに限られず、他の形態であってもよい。図5は、第1の実施形態に係る半導体装置の変形例を示す図解的な断面図である。図2において、図1に示す各部に対応する部分には、図2と同じ参照符号を付している。
この半導体装置21は、外部接続部材として、半導体装置1の端面電極8の代わりに金属ボール23を備えている。金属ボール23は、配線基板22の内部および/または表面で再配線されて、接続部材5に電気的に接続されている。この半導体装置21は、金属ボール23を介して、他の配線基板に接合できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
1,21 半導体装置
2 配線基板
2a,15a 接合面
3 半導体チップ
3a 機能面
4 機能素子
6 ソルダレジスト膜
6a ソルダレジスト膜の開口
10 接合材
11 電極パッド
12 表面保護膜
13 突起電極
14 接続電極
15 基板
16 低融点金属膜
L 低融点金属膜の体積
O ソルダレジスト膜の開口の容積
P 電極パッドの体積

Claims (19)

  1. 接合面を有する配線基板と、機能素子が形成された機能面を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップとを含む半導体装置であって、
    上記半導体チップの上記機能面に形成された表面保護膜と、
    上記半導体チップ上に形成され、上記表面保護膜から露出した電極パッドと、
    上記電極パッド上に、上記表面保護膜から突出して形成された突起電極と、
    上記配線基板の上記接合面に形成された接続電極と、
    上記配線基板上に形成され、上記接続電極を露出させる開口を有し、上記接続電極から延びる配線の電気的短絡を防止するソルダレジスト膜と、
    上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部とを含み、
    上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、
    上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記接続電極との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、
    平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在しており、
    上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置。
  2. 上記電極パッドは、アルミニウムからなることを特徴とする請求項1に記載の半導体装置。
  3. 上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項1または2に記載の半導体装置。
  4. 上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  5. 上記接続電極は、複数の接続電極を含み、
    上記電極パッドは、複数の電極パッドを含み、
    各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  6. 上記接続電極は、銅パッドの表面をニッケル/金めっき層で被覆した構成を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  7. 上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  8. 上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  9. 上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  10. 平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  11. 平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項1〜10のいずれか一項に記載の半導体装置。
  12. 上記配線基板に、2つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置。
  13. 上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項1〜12のいずれか一項に記載の半導体装置。
  14. 上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置。
  15. 上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項14記載の半導体装置。
  16. 上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項1〜15のいずれか一項に記載の半導体装置。
  17. 上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項1〜16のいずれか一項に記載の半導体装置。
  18. 上記半導体チップと上記配線基板との間に設けられたアンダーフィル層をさらに含むことを特徴とする請求項1〜17のいずれか一項に記載の半導体装置。
  19. 上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項1〜18のいずれか一項に記載の半導体装置。
JP2010215667A 2010-09-27 2010-09-27 半導体装置 Active JP5433543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010215667A JP5433543B2 (ja) 2010-09-27 2010-09-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010215667A JP5433543B2 (ja) 2010-09-27 2010-09-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004284681A Division JP2006100552A (ja) 2004-09-29 2004-09-29 配線基板および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013097015A Division JP5709326B2 (ja) 2013-05-02 2013-05-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010283404A JP2010283404A (ja) 2010-12-16
JP5433543B2 true JP5433543B2 (ja) 2014-03-05

Family

ID=43539799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010215667A Active JP5433543B2 (ja) 2010-09-27 2010-09-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5433543B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101708093B1 (ko) 2011-03-22 2017-02-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR20130033863A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 반도체칩 패키지 및 그 제조방법
KR101734881B1 (ko) 2015-08-20 2017-05-16 한국생산기술연구원 반도체칩 접합방법 및 이를 이용하여 접합된 반도체칩
JP6251828B2 (ja) * 2017-01-30 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147572B2 (ja) * 1972-07-26 1976-12-15
JPS60143690A (ja) * 1983-12-29 1985-07-29 松下電器産業株式会社 回路基板
JPH01196148A (ja) * 1988-02-01 1989-08-07 Matsushita Electron Corp 半導体装置
JP2700259B2 (ja) * 1988-10-06 1998-01-19 イビデン株式会社 プリント配線板における凹所を有する半田層の形成方法
JPH04101496A (ja) * 1990-08-20 1992-04-02 Nec Corp 印刷配線板
JPH057072A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd プリント配線板
JPH0982759A (ja) * 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法
JP3500032B2 (ja) * 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JPH11233691A (ja) * 1998-02-18 1999-08-27 Sharp Corp 半導体装置
JP2000315706A (ja) * 1999-04-28 2000-11-14 Shinko Electric Ind Co Ltd 回路基板の製造方法並びに回路基板
JP2001176921A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Works Ltd バンプ付き配線回路基板及びその製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP3883948B2 (ja) * 2002-10-16 2007-02-21 大日本印刷株式会社 多層配線基板およびフリップチップ方式の半導体パッケージ
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2004200197A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP4477966B2 (ja) * 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010283404A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
KR101140518B1 (ko) 배선 기판 및 반도체 장치
TW200525666A (en) Bump-on-lead flip chip interconnection
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JPWO2005093817A1 (ja) 半導体装置及びその製造方法
TW201227893A (en) Lead-free structures in a semiconductor device
JP6282454B2 (ja) 半導体パッケージの製造方法
TW200841408A (en) Wiring board, mounting structure for electronic components, and semiconductor device
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2015119077A (ja) 半導体装置およびその製造方法
JP2007059600A (ja) 部品実装方法および部品実装体
JP5433543B2 (ja) 半導体装置
JPWO2015198839A1 (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP4051570B2 (ja) 半導体装置の製造方法
JP2013055272A (ja) 半導体装置
JP5709326B2 (ja) 半導体装置
JP6591234B2 (ja) 半導体装置
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013031864A (ja) はんだボールおよびはんだボールを用いた半導体装置
TWI375307B (en) Flip chip package structure and method for manufacturing the same
JP2007294560A (ja) 半導体装置およびその製造方法
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP4561969B2 (ja) 半導体装置
JP2008244277A (ja) 半導体装置及びその製造方法
JP5799565B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130513

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5433543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250