JPH11233691A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11233691A JPH11233691A JP3563798A JP3563798A JPH11233691A JP H11233691 A JPH11233691 A JP H11233691A JP 3563798 A JP3563798 A JP 3563798A JP 3563798 A JP3563798 A JP 3563798A JP H11233691 A JPH11233691 A JP H11233691A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- semiconductor device
- semiconductor
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂止め枠に対し、さらに樹脂止め枠の形成
時の装置精度も含め、断面電極を樹脂止め枠より絶縁基
板外周側に形成する必要があり、絶縁基板のサイズが大
きくなり、小型化・高密度化が困難になる。 【解決手段】 半導体素子２を導電性ペースト３を介し
て絶縁基板１に搭載し、その後、金属線４等により、半
導体素子２の電極と絶縁基板１に形成された外部電極と
なる断面電極９に繋がる導電路５とを電気的に接続す
る。その後、エポキシ樹脂等の半導体封止樹脂７によ
り、半導体素子２を封止する。封止樹脂７の硬化に至る
までに樹脂の粘性が低く絶縁基板１の外周方向へ流れ出
すが、絶縁基板１の半導体素子搭載面のみにシート状レ
ジスト６を用いて、断面電極が形成されている貫通孔１
２の絶縁基板表面における開口部を覆っているので、断
面電極９側面に封止樹脂７が流れ込まず、硬化が完了と
なる。
時の装置精度も含め、断面電極を樹脂止め枠より絶縁基
板外周側に形成する必要があり、絶縁基板のサイズが大
きくなり、小型化・高密度化が困難になる。 【解決手段】 半導体素子２を導電性ペースト３を介し
て絶縁基板１に搭載し、その後、金属線４等により、半
導体素子２の電極と絶縁基板１に形成された外部電極と
なる断面電極９に繋がる導電路５とを電気的に接続す
る。その後、エポキシ樹脂等の半導体封止樹脂７によ
り、半導体素子２を封止する。封止樹脂７の硬化に至る
までに樹脂の粘性が低く絶縁基板１の外周方向へ流れ出
すが、絶縁基板１の半導体素子搭載面のみにシート状レ
ジスト６を用いて、断面電極が形成されている貫通孔１
２の絶縁基板表面における開口部を覆っているので、断
面電極９側面に封止樹脂７が流れ込まず、硬化が完了と
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
絶縁基板に半導体素子を搭載した後、樹脂で封止した半
導体装置に関するものである。
絶縁基板に半導体素子を搭載した後、樹脂で封止した半
導体装置に関するものである。
【０００２】
【従来の技術】図６（ａ）は従来の、一の絶縁基板上に
複数の半導体素子が搭載されている状態の平面図、同
（ｂ）は図６（ａ）の一部拡大図であり、図７は図６の
一部断面図であり、図８（ａ）は図６の絶縁基板を切断
し、一の絶縁基板上に一の半導体素子が搭載されている
状態の平面図、同（ｂ）は図８（ａ）の一部拡大図、図
９は図８の従来の半導体装置の構造断面図である。
複数の半導体素子が搭載されている状態の平面図、同
（ｂ）は図６（ａ）の一部拡大図であり、図７は図６の
一部断面図であり、図８（ａ）は図６の絶縁基板を切断
し、一の絶縁基板上に一の半導体素子が搭載されている
状態の平面図、同（ｂ）は図８（ａ）の一部拡大図、図
９は図８の従来の半導体装置の構造断面図である。
【０００３】尚、図６乃至図９において、２１は絶縁基
板、２２は半導体素子、２３は導電性ペースト、２４は
金線、２５は導電路、２６はソルダーレジスト、２７は
半導体素子封止用樹脂、２８は樹脂止め枠、２９は絶縁
基板２１に搭載される半導体素子と電気的に接続される
電極、３０は切断ライン、３１は溝部、３２は貫通孔を
示す。
板、２２は半導体素子、２３は導電性ペースト、２４は
金線、２５は導電路、２６はソルダーレジスト、２７は
半導体素子封止用樹脂、２８は樹脂止め枠、２９は絶縁
基板２１に搭載される半導体素子と電気的に接続される
電極、３０は切断ライン、３１は溝部、３２は貫通孔を
示す。
【０００４】以下、従来の樹脂封止型の半導体装置の製
造方法の一例を図６乃至図９を用いて説明する。
造方法の一例を図６乃至図９を用いて説明する。
【０００５】従来、図６（ａ）、（ｂ）に示すように絶
縁基板２１の外周となるべき位置（切断ライン３０）に
円形の貫通孔３２が形成され、この貫通孔３２の内壁面
及びそれに続く絶縁基板２１の表裏面に、メッキ等によ
って、絶縁基板２１に搭載される半導体素子と電気的に
接続される電極（以下、「断面電極」という。）２９が
形成されている。
縁基板２１の外周となるべき位置（切断ライン３０）に
円形の貫通孔３２が形成され、この貫通孔３２の内壁面
及びそれに続く絶縁基板２１の表裏面に、メッキ等によ
って、絶縁基板２１に搭載される半導体素子と電気的に
接続される電極（以下、「断面電極」という。）２９が
形成されている。
【０００６】そして、絶縁基板２１と半導体素子２２と
を電気的に接続した後、絶縁基板２１に搭載される半導
体素子２２を半導体素子封止樹脂２７によって封止する
が、半導体素子封止樹脂２７が硬化する前に、断面電極
２９側面に流れ込まないように、図７に示すように、樹
脂止め枠２８を断面電極２９の貫通孔３２よりも半導体
素子２２側へ形成していた。
を電気的に接続した後、絶縁基板２１に搭載される半導
体素子２２を半導体素子封止樹脂２７によって封止する
が、半導体素子封止樹脂２７が硬化する前に、断面電極
２９側面に流れ込まないように、図７に示すように、樹
脂止め枠２８を断面電極２９の貫通孔３２よりも半導体
素子２２側へ形成していた。
【０００７】そして、樹脂封止後、切断ライン３０に沿
って、金型やダイシングの回転刃等で貫通孔３２の中心
から切り落とすことによって、図８に示すような絶縁基
板２１が形成される。この際、断面電極２９は絶縁基板
２１の各辺に半円形の溝部３１に形成されて配列されて
いる。
って、金型やダイシングの回転刃等で貫通孔３２の中心
から切り落とすことによって、図８に示すような絶縁基
板２１が形成される。この際、断面電極２９は絶縁基板
２１の各辺に半円形の溝部３１に形成されて配列されて
いる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
半導体装置には以下のような問題点があった。
半導体装置には以下のような問題点があった。
【０００９】すなわち、上述の構成を有する半導体装置
では、半導体素子２２を封止する半導体封止樹脂２７が
硬化するまでに、断面電極２９側へ流れ出ないように、
樹脂止め枠２８を絶縁基板２１の半導体素子搭載面のみ
で、且つ、断面電極２９にかからぬように、絶縁基板２
１外周より少し内側へ形成する必要がある。
では、半導体素子２２を封止する半導体封止樹脂２７が
硬化するまでに、断面電極２９側へ流れ出ないように、
樹脂止め枠２８を絶縁基板２１の半導体素子搭載面のみ
で、且つ、断面電極２９にかからぬように、絶縁基板２
１外周より少し内側へ形成する必要がある。
【００１０】仮に、断面電極２９側壁に半導体素子封止
樹脂２７が付着した場合、半導体装置と半導体装置を実
装するマザーボードとの接合の際に、半導体封止樹脂付
着部にはハンダが濡れないため、十分なミニスカスが形
成されずに、ハンダ接合不良が発生する。
樹脂２７が付着した場合、半導体装置と半導体装置を実
装するマザーボードとの接合の際に、半導体封止樹脂付
着部にはハンダが濡れないため、十分なミニスカスが形
成されずに、ハンダ接合不良が発生する。
【００１１】したがって、樹脂止め枠２８に対し、さら
に樹脂止め枠２８の形成時の装置精度も含め、断面電極
２９を樹脂止め枠２８より絶縁基板２１外周側に形成す
る必要があり、絶縁基板２１のサイズが大きくなり、小
型化・高密度化が困難になる。
に樹脂止め枠２８の形成時の装置精度も含め、断面電極
２９を樹脂止め枠２８より絶縁基板２１外周側に形成す
る必要があり、絶縁基板２１のサイズが大きくなり、小
型化・高密度化が困難になる。
【００１２】本発明は、樹脂が断面電極側面へ流れ込ま
ないように、半導体素子搭載面の断面電極の溝部端表面
のみを埋め、且つ、小型・高密度パッケージの半導体装
置を提供することを目的とする。
ないように、半導体素子搭載面の断面電極の溝部端表面
のみを埋め、且つ、小型・高密度パッケージの半導体装
置を提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置は、絶縁基板の側面に、半導体素子搭載面
から該半導体素子搭載面と反対の裏面にかけて一体とな
った溝部が複数形成されており、上記絶縁基板の表面及
び裏面を含む該溝部表面に導体膜が形成されおり、該導
電体膜から成る電極と上記半導体素子とが電気的に接続
され、樹脂封止された半導体装置において、上記半導体
素子搭載面の上記溝部端を覆うように、上記半導体素子
搭載面上にシート状絶縁膜が形成されていることを特徴
とするものである。
の半導体装置は、絶縁基板の側面に、半導体素子搭載面
から該半導体素子搭載面と反対の裏面にかけて一体とな
った溝部が複数形成されており、上記絶縁基板の表面及
び裏面を含む該溝部表面に導体膜が形成されおり、該導
電体膜から成る電極と上記半導体素子とが電気的に接続
され、樹脂封止された半導体装置において、上記半導体
素子搭載面の上記溝部端を覆うように、上記半導体素子
搭載面上にシート状絶縁膜が形成されていることを特徴
とするものである。
【００１４】また、請求項２に記載の本発明の半導体装
置は、上記シート状絶縁膜上に上記封止樹脂の流れを止
めるための樹脂止め枠を設けること特徴とする、請求項
１に記載の半導体装置である。
置は、上記シート状絶縁膜上に上記封止樹脂の流れを止
めるための樹脂止め枠を設けること特徴とする、請求項
１に記載の半導体装置である。
【００１５】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００１６】図１は本発明の一実施の形態の半導体装置
の構造断面図、図２（ａ）は本発明の一実施の形態にお
ける一の絶縁基板上に複数の半導体素子が搭載されてい
る状態の平面図、同（ｂ）は図２（ａ）の一部拡大図で
あり、図３は切断前の本発明の一実施の形態の半導体装
置の構造断面図、図４は本発明の他の実施の形態の半導
体装置の構造断面図、図５は切断前の本発明の他の実施
の形態の半導体装置の構造断面図である。尚、図におい
て、１は絶縁基板、２は半導体素子、３は導電性ペース
ト、４は金線、５は導電路、６はレジスト、７は半導体
素子封止用樹脂、８は樹脂止め枠、９は断面電極、１０
は切断ライン、１１は溝部、１２は貫通孔を示す。
の構造断面図、図２（ａ）は本発明の一実施の形態にお
ける一の絶縁基板上に複数の半導体素子が搭載されてい
る状態の平面図、同（ｂ）は図２（ａ）の一部拡大図で
あり、図３は切断前の本発明の一実施の形態の半導体装
置の構造断面図、図４は本発明の他の実施の形態の半導
体装置の構造断面図、図５は切断前の本発明の他の実施
の形態の半導体装置の構造断面図である。尚、図におい
て、１は絶縁基板、２は半導体素子、３は導電性ペース
ト、４は金線、５は導電路、６はレジスト、７は半導体
素子封止用樹脂、８は樹脂止め枠、９は断面電極、１０
は切断ライン、１１は溝部、１２は貫通孔を示す。
【００１７】図２（ａ）、（ｂ）に示すように、一の絶
縁基板上に、複数の半導体素子２が搭載されており、図
１に示すように、半導体素子２を導電性ペースト３を介
して絶縁基板１に搭載し、その後、金属線４等により、
半導体素子２の電極と絶縁基板１に形成された外部電極
となる断面電極９に繋がる導電路５とを電気的に接続す
る。
縁基板上に、複数の半導体素子２が搭載されており、図
１に示すように、半導体素子２を導電性ペースト３を介
して絶縁基板１に搭載し、その後、金属線４等により、
半導体素子２の電極と絶縁基板１に形成された外部電極
となる断面電極９に繋がる導電路５とを電気的に接続す
る。
【００１８】その後、エポキシ樹脂等の半導体封止樹脂
７により、半導体素子２を封止する。封止樹脂７の硬化
に至るまでに樹脂の粘性が低く絶縁基板１の外周方向へ
流れ出るが、絶縁基板１の半導体素子搭載面のみにシー
ト状レジスト６を用いて、断面電極が形成されている貫
通孔１２の絶縁基板表面における開口部を覆っているの
で、断面電極９側面に封止樹脂７が流れ込まず、硬化が
完了となる（図３）。
７により、半導体素子２を封止する。封止樹脂７の硬化
に至るまでに樹脂の粘性が低く絶縁基板１の外周方向へ
流れ出るが、絶縁基板１の半導体素子搭載面のみにシー
ト状レジスト６を用いて、断面電極が形成されている貫
通孔１２の絶縁基板表面における開口部を覆っているの
で、断面電極９側面に封止樹脂７が流れ込まず、硬化が
完了となる（図３）。
【００１９】ここで、レジスト６として、固体のシート
状レジストを使用することが望ましい。具体的には、エ
ポキシ系ドライフィルムレジスト等の材料が用いられ
る。液状又はインクタイプのレジストでは、封止樹脂の
付着と同様に、断面電極側面にレジストが流れ込み、半
導体装置と半導体装置を実装するマザーボードとの接合
の際に、レジスト付着部にはハンダが濡れないため、十
分なミニスカスが形成されずにハンダ接合不良が発生す
る。
状レジストを使用することが望ましい。具体的には、エ
ポキシ系ドライフィルムレジスト等の材料が用いられ
る。液状又はインクタイプのレジストでは、封止樹脂の
付着と同様に、断面電極側面にレジストが流れ込み、半
導体装置と半導体装置を実装するマザーボードとの接合
の際に、レジスト付着部にはハンダが濡れないため、十
分なミニスカスが形成されずにハンダ接合不良が発生す
る。
【００２０】その後、図２（ａ）、（ｂ）に示すよう
に、金型やダイシングの刃等で貫通孔１２の中心を結ぶ
切断ライン１０に沿って各個片の半導体装置へと分割す
ることにより、断面電極に封止樹脂が流れ込まない半導
体装置が形成できる（図１）。
に、金型やダイシングの刃等で貫通孔１２の中心を結ぶ
切断ライン１０に沿って各個片の半導体装置へと分割す
ることにより、断面電極に封止樹脂が流れ込まない半導
体装置が形成できる（図１）。
【００２１】この際、貫通孔１２を切断することによ
り、絶縁基板１の側壁には絶縁基板１の表裏面にかけて
一の溝部１１が形成され、この溝部１１及び絶縁基板表
裏面上に形成された導電膜から、断面電極９が構成され
ることになる。
り、絶縁基板１の側壁には絶縁基板１の表裏面にかけて
一の溝部１１が形成され、この溝部１１及び絶縁基板表
裏面上に形成された導電膜から、断面電極９が構成され
ることになる。
【００２２】また、半導体素子搭載面の溝部１１端を覆
うように、レジスト６が設けられおり、また、このレジ
スト６上に封止樹脂が存在する。
うように、レジスト６が設けられおり、また、このレジ
スト６上に封止樹脂が存在する。
【００２３】また、他の実施の形態として、半導体素
子、絶縁基板、半導体素子封止用樹脂の各材料間の線膨
張係数差による半導体装置の反りの防止するために、レ
ジスト６上に半導体素子封止用の樹脂止め枠８を形成す
る。この樹脂止め枠８には、ノズルで描画したシリコー
ン樹脂や外形加工されたガラスエポキシ樹脂基板等を用
いる。これにより、半導体素子封止用樹脂を各半導体素
子を搭載した絶縁基板毎に分割できるため、線膨張係数
差による反りが低減される。
子、絶縁基板、半導体素子封止用樹脂の各材料間の線膨
張係数差による半導体装置の反りの防止するために、レ
ジスト６上に半導体素子封止用の樹脂止め枠８を形成す
る。この樹脂止め枠８には、ノズルで描画したシリコー
ン樹脂や外形加工されたガラスエポキシ樹脂基板等を用
いる。これにより、半導体素子封止用樹脂を各半導体素
子を搭載した絶縁基板毎に分割できるため、線膨張係数
差による反りが低減される。
【００２４】更に、断面電極上のレジスト６上に樹脂止
め枠８を形成するため、従来に比べて樹脂封止領域が拡
大でき、同一半導体装置サイズであっても、より大きな
半導体素子の搭載が可能となる。
め枠８を形成するため、従来に比べて樹脂封止領域が拡
大でき、同一半導体装置サイズであっても、より大きな
半導体素子の搭載が可能となる。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明を
用い、絶縁基板の、断面電極の溝部の半導体素子搭載面
端をレジストで覆うため、樹脂止め枠を設けない場合で
も、断面電極側壁に樹脂が流れ込むことを防止すること
ができる。
用い、絶縁基板の、断面電極の溝部の半導体素子搭載面
端をレジストで覆うため、樹脂止め枠を設けない場合で
も、断面電極側壁に樹脂が流れ込むことを防止すること
ができる。
【００２６】また、レジスト上に樹脂止め枠を設けるこ
とにより、半導体素子封止樹脂を、各半導体装置毎に分
離することができるため、半導体装置の絶縁基板の反り
を低減することができる。また、樹脂止め枠をレジスト
上に設けることにより、従来に比べ、同じ半導体装置サ
イズであっても、より大きな半導体素子の搭載が可能と
なる。
とにより、半導体素子封止樹脂を、各半導体装置毎に分
離することができるため、半導体装置の絶縁基板の反り
を低減することができる。また、樹脂止め枠をレジスト
上に設けることにより、従来に比べ、同じ半導体装置サ
イズであっても、より大きな半導体素子の搭載が可能と
なる。
【図１】本発明の一実施の形態の半導体装置の構造断面
図である。
図である。
【図２】（ａ）は本発明の一実施の形態における一の絶
縁基板上に複数の半導体素子が搭載されている状態の平
面図であり、（ｂ）は同（ａ）の一部拡大図である。
縁基板上に複数の半導体素子が搭載されている状態の平
面図であり、（ｂ）は同（ａ）の一部拡大図である。
【図３】切断前の本発明の一実施の形態の半導体装置の
構造断面図である。
構造断面図である。
【図４】本発明の他の実施の形態の半導体装置の構造断
面図である。
面図である。
【図５】切断前の本発明の他の実施の形態の半導体装置
の構造断面図である。
の構造断面図である。
【図６】（ａ）は従来の、一の絶縁基板上に複数の半導
体素子が搭載されている状態の平面図、（ｂ）は同
（ａ）の一部拡大図である。
体素子が搭載されている状態の平面図、（ｂ）は同
（ａ）の一部拡大図である。
【図７】図６の一部断面図である。
【図８】（ａ）は図６の絶縁基板を切断し、一の絶縁基
板上に一の半導体素子が搭載されている状態の平面図、
（ｂ）は同（ａ）の一部拡大図である。
板上に一の半導体素子が搭載されている状態の平面図、
（ｂ）は同（ａ）の一部拡大図である。
【図９】図８の従来の半導体装置の断面図である。
１ 絶縁基板 ２ 半導体素子 ３ 導電性ペースト ４ 金線 ５ 導電路 ６ レジスト ７ 半導体素子封止用樹脂 ８ 樹脂止め枠 ９ 断面電極 １０ 切断ライン １１ 溝部 １２ 貫通孔
Claims (2)
- 【請求項１】 絶縁基板の側面に、半導体素子搭載面か
ら該半導体素子搭載面と反対の裏面にかけて一体となっ
た溝部が複数形成されており、上記絶縁基板の表面及び
裏面を含む該溝部表面に導体膜が形成されおり、該導電
体膜から成る電極と上記半導体素子とが電気的に接続さ
れ、樹脂封止された半導体装置において、 上記半導体素子搭載面の上記溝部端を覆うように、上記
半導体素子搭載面上にシート状絶縁膜が形成されている
ことを特徴とする半導体装置。 - 【請求項２】 上記シート状絶縁膜上に上記封止樹脂の
流れを止めるための樹脂止め枠を設けること特徴とす
る、請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3563798A JPH11233691A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3563798A JPH11233691A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233691A true JPH11233691A (ja) | 1999-08-27 |
Family
ID=12447404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3563798A Pending JPH11233691A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| JP5258566B2 (ja) * | 2006-08-07 | 2013-08-07 | 京セラ株式会社 | 弾性表面波装置の製造方法 |
-
1998
- 1998-02-18 JP JP3563798A patent/JPH11233691A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5258566B2 (ja) * | 2006-08-07 | 2013-08-07 | 京セラ株式会社 | 弾性表面波装置の製造方法 |
| US9021669B2 (en) | 2006-08-07 | 2015-05-05 | Kyocera Corporation | Method for manufacturing surface acoustic wave apparatus |
| US9882540B2 (en) | 2006-08-07 | 2018-01-30 | Kyocera Corporation | Method for manufacturing surface acoustic wave apparatus |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638771B2 (ja) | 半導体装置 | |
| US5843808A (en) | Structure and method for automated assembly of a tab grid array package | |
| JP4571320B2 (ja) | 半導体チップパッケージ | |
| JPH09260550A (ja) | 半導体装置 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000082827A (ja) | 半導体装置およびその製造方法 | |
| JPH11233691A (ja) | 半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP4547140B2 (ja) | 電子部品の封止方法および電子部品の樹脂封止構造 | |
| TWI727488B (zh) | 扇出型封裝結構及其製作方法 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JP4840305B2 (ja) | 半導体装置の製造方法 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JP4071121B2 (ja) | 半導体装置 | |
| JP2000164934A (ja) | 面実装型ｌｅｄ装置およびその製造方法 | |
| JP2002237551A (ja) | 半導体装置 | |
| JPH02277259A (ja) | 半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JP2001015561A (ja) | 放熱板兼補強板付きｔａｂテープ及び半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH04320052A (ja) | 半導体装置 | |
| JP2000200862A (ja) | 半導体装置およびその製造方法 | |
| JP2692442B2 (ja) | テープオートメイテッドボンディング方式大規模集積回路 |