JPH02277259A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02277259A
JPH02277259A JP1097640A JP9764089A JPH02277259A JP H02277259 A JPH02277259 A JP H02277259A JP 1097640 A JP1097640 A JP 1097640A JP 9764089 A JP9764089 A JP 9764089A JP H02277259 A JPH02277259 A JP H02277259A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat sink
leads
semiconductor
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1097640A
Other languages
English (en)
Inventor
Tetsuya Ueda
哲也 上田
Haruo Shimamoto
晴夫 島本
Yasuhiro Teraoka
寺岡 康宏
Hideya Ogoura
御秡如 英也
Hiroshi Seki
関 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1097640A priority Critical patent/JPH02277259A/ja
Publication of JPH02277259A publication Critical patent/JPH02277259A/ja
Priority to US07/810,354 priority patent/US5157478A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に係り、特にTAB(tape
 automated bonding)法により半導
体チップが搭載されると共に放熱性が改善された半導体
装置に関する。
〔従来の技術〕
第11A図及び第11B図はそれぞれ半導体チップが搭
載されたテープキャリアの平面図及び断面図である。テ
ープキャリアは、フィルム状に形成されたテープ基材(
1)を有している。テープ基材(1)は、ガラス繊維入
りエポキシ、ポリエチレン、ポリイミド等の絶縁材料か
ら形成され、その両側縁部に沿って複数のパーフォレー
ション孔(5)が等間隔に配置されると共に幅方向中央
部には半導体チップ(2)を収容するための矩形状のセ
ンタデバイス孔(3)が形成されている。また、センタ
デバイス孔(3)の周辺部には、複数のアウターリード
孔(4)が形成されている。このテープ基材(1)上に
は銅からなる複数のり−ド(7)が固着されている。こ
れらのリード(7)は、センタデバイス孔(3)とアウ
ターリード孔(4)との間のサポート部(6)により支
持され、その先端部はインナーリード(7a)としてセ
ンタデバイス孔(3)に張り出し、中央部は外部回路の
電極に接続されるアウターリード(7b)としてアウタ
ーリード孔(4)の上に位1している。さらに、各リー
ド(7)の後端部にはテストパッド(7C)が形成され
ている。尚、サポート部(6)は隣接するアウターリー
ド孔(4)間に位置するブリッジ部(6a)によりテー
プ基材(1)に連結されている。そして、第11B図に
示すように、センタデバイス孔(3)内において各リー
ド(7)のインナーリード(7a)に半導体チ・ンブ(
2)のバンプ電極(21)が接続されている。
このようにテープキャリアに搭載された半導体チップ(
2)は例えば第12A図及び第12B図に示すパッケー
ジに封止される。半導体チップ(2)は、導電性キャッ
プ〈8)内に収容され、半導体チップ(2)の下面と導
電性キャップ(8)とがハンダあるいは導電性接着剤(
9)により接合される。導電性キャップ(8)の周縁部
にはフランジ(8a)が形成されており、このフランジ
(8a)上にテープキャリアのサポート部(6)が支持
される。そして、導電性キャップ(8)内及びテープキ
ャリアの上部にエポキシ等の樹脂が供給され、これによ
り半導体チップ(2)を封止するパッケージ本体く10
)が形成された後、各リード(7)がアウターリード(
7b)とテストパッド(7C)との間で切断されると共
にテープ基材(1)のブリッジ部(6a)が切断され、
半導体装置が形成される。
ここで、導電性キャップ(8)は半導体チップ(2)の
裏面電位が必要な場合にそのリードになると共に動作中
の半導体チップ(2)で発生した熱を外部に放出するた
めの放熱手段としても作用する。
ところで、近年、半導体装置の高密度化及び高速度化に
伴い半導体チップ(2)の発熱量はますます増加する傾
向にある。そこで、半導体装置の放熱性を高めるために
、第13A図及び第13B図に示すように導電性キャッ
プ(8)の裏面にハンダ(12)あるいは熱伝導性接着
剤で放熱フィン(11)を接合したものが用いられるよ
うになった。
〔発明が解決しようとする課題〕
しかしながら、第13A図及び第13B図に示した半導
体装置では、半導体チップ(2)の下面から外部までの
間に、導電性接着剤(9)、導電性キャンプ(8)、ハ
ンダ(12)及び放熱フィン(11)の4種類の層が介
在するためにこれらの層の接触部分に生じる接触熱抵抗
によって放熱性は劣化していた。
また、パッケージ本体(10)を形成するために半導体
チップ(2)の上部に供給される樹脂は、パッケージの
強度及び信頼性から考えてそれほど薄くすることはでき
ず、このため半導体チップ(2)の表面からの放熱性は
極めて低いものであった。
このように、TAB法により製造される従来の半導体装
置は十分な放熱性を有していなかった。
この発明はこのような問題点を解消するためになされた
もので、TAB法で製造されながらも優れた放熱性を有
する半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
第1の発明に係る半導体装置は、その上面に複数の電極
が形成された半導体チップと、それぞれ一端部が前記半
導体チップの対応する電極に接続された複数のリードと
、その下面が前記半導体チップの上面に対向するように
配置された放熱板と、前記放熱板の上面及び前記複数の
リードの他端部が外部に露出するように前記半導体チッ
プを封止するパッケージ本体とを備えたものである。
また、第2の発明に係る半導体装置は、開口部を有する
絶縁性フィルムと、前記絶縁性フィルムの開口部内に位
置すると共にその上面に複数の電極が形成された半導体
チップと、前記絶縁性フィルムの上面に支持されると共
にそれぞれ一端部が前記半導体チップの対応する電極に
接続された複数のリードと、前記半導体チップの下面に
接合されると共にその周縁部が前記絶縁性フィルムの下
面に接合された導電性キャップと、その下面が前記半導
体チップの上面に対向するように配置された放熱板と、
前記放熱板の上面及び前記複数のリードの他端部が外部
に露出するように前記半導体チップを封止するパッケー
ジ本体とを備えたものである。
〔作用〕
第1の発明においては、半導体チップで発生した熱がま
ず半導体チップの上面から放熱板に伝わり、この放熱板
の上面を介して外部に放出される。
また、第2の発明においては、さらに、半導体チップで
発生した熱が半導体チップの下面から導電性キャップを
介して外部に放出されると共に必要に応じてこの導電性
キャップが半導体チップの下面に電位を供給するリード
となる。
〔実施例〕
以下、この発明の実施例を添付図面に基づいて説明する
第1A図及び第1B図はそれぞれ本発明の第1実施例に
係る半導体装置の斜視図及び断面図である。この半導体
装置は絶縁性フィルムからなるテープ基材(1)を有し
ている。テープ基材(1)の中央部には矩形状の開口部
であるセンタデバイス孔(3)が形成され、このセンタ
デバイス孔(3)の中に半導体チップ(2)が位置して
いる。また、テープ基材(1)の上面には銅からなる複
数のリード(7)が固着されている。各リード(7)の
先端部はインナーリード(7a)としてセンタデバイス
孔(3)に張り出し、後端部はアウターリード(7b)
としてテープ基材(1)の外方に延出している。半導体
チップ(2)の上面(2a)には複数のバンブ電極(2
1)が形成されており、各バンブ電極(21)が対応す
るリード(7)のインナーリード(7a)に接続されて
いる。
これら半導体チップ(2)、テープ基材(1)及びリー
ド(7)はエポキシ等の樹脂からなるパッケージ本体(
10)により封止されている。ただし、半導体チップ(
2)の下面(2b)及びリード(7)のアウターリード
(7b)は外部に露出している。さらに、半導体チップ
(2)の上面(2a)よりわずかに大きな面頂を有する
矩形状の放熱板(13)が半導体チップ(2)上部のパ
ッケージ本体(10)に埋設されている。この放熱板(
13)は、例えば銅等の熱伝導性の優れた金属から形成
され、その下面(13b)はリード(7)に接触しない
程度に半導体チップ(2)の上面(2a)に近接し、放
熱板(13)の上面(13a)は外部に露出している。
この半導体装置は次のようにして製造することができる
。まず、第11A図及び第11B図に示したようなテー
プキャリアに半導体チップ(2)を搭載した後、第1C
図に示すようにテープキャリアを下金型(14)上に載
置する。このとき、半導体チップ(2)が下金型(14
)のキャビティハーフ(15)内に収容されるように位
置決めする。一方、上金型(16)のキャビティハーフ
(17)内には放熱板(13)を保持させる。この放熱
板(13)は、上金型(16)にキャビティハーフ(1
7)に開口する吸引口(図示せず)を設け、この吸引口
を介して真空吸引する等の方法により保持することがで
きる。
次に、上金型(16)と下金型(14)との型締めを行
った後、上金型(16)に形成されているゲー1−(1
8)を通して一対のキャビティハーフ(15)及び(1
7)により形成されたキャビティ(19)内に熔融状態
の樹脂が注入される。樹脂の硬化後、この成型品を上金
型(16)及び下金型(14)から取り出し、各リード
(7)をアウターリード(7b)とテストパッド(7C
)との間で切断すると共にテープ基材(1)のブリッジ
部(6a)を切断することにより、半導体装置が製造さ
れる。
尚、第1D図に示すように、下金型(24)のキャビテ
ィハーフ(25)内に放熱板(13)を載置すると共に
この下金型(24)上に半導体チップ(2)のバンブ電
!(21)が形成された面(2a)が下方を向くように
テープキャリアを載置し、この状態で上金型(26)と
下金型く24)との型締めを行って樹脂注入を行うこと
もできる。このようにすれば、放熱板(13)を保持す
る手段が不要となる。
このようにして製造された半導体装置では、動作中に半
導体チップ(2)で発生した熱は、一方においては半導
体チップ(2)の上面(2a)から放熱板(13)に伝
わり、さらに放熱板(13)の上面(13a)から外部
に放出される。また、他方においては熱が半導体子ンプ
(2)の下面(2b)から直接外部に放出される。従っ
て、放熱性が大きく改善される。
この第1実施例においては放熱板(13)が例えば銅か
ら形成されているが、この銅の熱膨張係数は半導体チッ
プ(2)の主材料であるシリコン等の熱膨張係数とは大
きく異なっている。また、上述したように、熔融状態の
樹脂を注入してパッケージ本体(10)を形成するため
に、このとき放熱板(13)及び半導体チップ(2)は
高温状態にあり、常温状態に冷却されるまでに大きな温
度降下にさらされる。このなめ、常温状態において第2
A図のように反りのない半導体装置を製造するために、
樹脂封止時からの温度降下に対して放熱板(13)と半
導体チップ(2)の各収縮量が等しくなるように、第1
B図における放熱板(13)の厚さLl及び半導体チッ
プ(2)の厚さt2を決定することが望ましい。これら
放熱板(13)及び半導体チップ(2)の収縮量が異な
ると、第2B図あるいは第2C図に示すように常温状態
で半導体装置に反りが生ずる恐れがある。また、第1B
図において、テープ基材(1)の上下にそれぞれ位置す
る樹脂の厚さt3及びt、が互いに異なるとここにも反
りを生じる恐れがある。
この発明の第2実施例を第3A図及び第3B図に示す、
この実施例では、パッケージ本体(10)を構成する樹
脂が放熱板(13)の上面(13a)の周縁部上にまで
位置している。これにより、テープ基材(1)の上下に
それぞれ位置する樹脂の厚さt5及びt6が互いに等し
く設定されている。従って、このテープ基材(1)の上
下において反りを生じない半導体装置が得られる。また
この場合、放熱板(13)の周辺部の樹脂厚を増しただ
けであって、放熱板(13)と半導体チップ(2)との
間の樹脂は厚くしないので、第1実施例と比べて放熱性
に変化はない。
この発明の第3実施例を第4A図及び第4B図に示す。
この実施例では、放熱板(23)が線′a5張係数3.
4×10−’[K−’]の窒化アルミニウム八1Nから
形成されている。この窒化アルミニウムの線F3張係数
は、半導体チップ(2)の主材料であるシリコンの線膨
張係数3.5×10−6[K−’]に極めて近いもので
ある。従って、放熱板(23)の厚さt7を半導体チッ
プ(2)の厚さt2にほぼ等しく設定すれば、これら両
者の熱変形量は同程度となる。また、この場合、テープ
基材(1)の上下の樹脂厚t、及びt、もほぼ等しくな
る。このため、反りの生じにくい半導体装置が得られる
。尚、放熱板(23)の材質は窒化アルミニウムに限る
ものではなく、半導体チップ(2)を構成するシリコン
に線膨張係数が近いものであればよい、特に、放熱板(
23)を半導体チップ(2)と同様にシリコンから形成
すれば、これら両者の線膨張係数の差がなくなるので、
より効果的である。
この発明の第4実施例を第5A図及び第5B図に示す、
この実施例では、放熱板(13)と半導木チップ(2)
とが可視性を有するシリコーン樹脂(22)で接着され
ている。このように放熱板(13)を半導体チップ(2
)に接着した状態で、金型を用いて半導体チップ(2)
の樹脂封止を行えば、金型内への樹脂注入時に放熱板(
13)と半導(本チップ(2)との位置がずれたり、放
熱板(13)とリード(7)とが電気的に短絡すること
が防止される。
また、シリコーン樹脂(22)は可撓性を有しているの
で、金型を型締めした際に放熱板(13)及び半導体チ
ップ(2)等の微小な寸法精度のばらつきがシリコーン
樹脂(22)に吸収され、高品質の製品が得られる。
さらに、シリコン カーバイド等の熱伝導率の優れた微
細フィラーを分散させたシリコーン樹脂(22)を用い
れば、半導体チップ(2)で発生した熱がこのシリコー
ン樹脂(22)を介して放熱板(13)に伝導するので
、放熱性が一段と向上する。
尚、シリコーン樹脂の代わりに熱伝導率の優れた可視性
接着剤を用いれば、微細フィラーを分散させなくても放
熱性を向上させることができる。また、第5B図では半
導体チップ(2)のバンプti(21)の付近にシリコ
ーン樹脂(22)を供給して放熱板(13)との接着を
行っているが、半導体チップ(2)の上面(2a)の中
央部にシリコーン樹脂(22)を供給してもよい。
また、この第4実施例では、半導体チップ(2)の下面
(2b)にハンダあるいは導電性接着剤(9)を介して
導電性キャップ(8)が接合されている。
導電性キャップ(8)は、その周縁部にフランジ(8a
)を有しており、このフランジ(8a)がテープ基材(
1)の下面に接合されている。この導電性キャップ(8
)は、例えば0.11厚の鉄・ニッケル合金製シートを
絞り加工した後、銀メツキすることにより形成され、半
導体チップ(2)の下面(2b)及びテープ基材(1)
の下面に接合された状態で金型内に搬入され、樹脂の注
入が行われる。
このため、樹脂注入時にその注入圧により半導体チップ
(2)が位置ずれを起こすこともなく、信頼性の高い半
導体装置が得られる。また、導電性キャップ(8)は、
半導体チップ(2)の下面(2b)に電位を与える必要
がある場合には、そのリードの役目をなす、さらに、導
電性キャップ(8)で半導体チップ(2)の下面(2b
)を覆うため、半導体チップ(2)とパッケージ本体(
10)との境界部からの水分の侵入が防止され、信頼性
の向上がなされる。
また、動作中に半導体チップ(2)内で発生した熱は半
導体チップ(2)の下面(2b)から導電性キャップ(
8)を介して外部に放出される。
この発明の第5実施例を第6A図及び第6B図に示す、
この実施例は、導電性キャップ(8)の下面側にもパッ
ケージ本体(10)を形成する樹脂が供給された型の半
導体装置に放熱板(13)の装着を適用した例である。
この場合にも、放熱板(13)を設けたことにより、半
導体チップ(2)の上面(2a)からの放熱性が改善さ
れる。
この発明の第6実施例を第7A図及び第7B図に示す。
この実施例では、放熱板(33)の側面(,33c )
に沿って溝(33d)が形成されている。
このような?!(33d)を設けることにより、放熱板
(33)とパッケージ本体(10)との接着性が向上す
るので、信頼性の高い半導体装置が得られる。
また、溝の代わりに、第8A図及び第8B図に示す第7
実施例のように、放熱板(43)の周縁部にこれを上下
に貫通する貫通孔(43e)を形成することもできる。
この場合、上述した第2実施例と同様にパッケージ本体
(10)を構成する樹脂を放熱板(43)の上面(43
a>の周縁部上にまで供給し、放熱板(43)の貫通孔
(43e)内に樹脂を充填する。これにより、放熱板(
43)とパッケージ本体(10)との接着性は極めて高
くなる。
この他、放熱板とパッケージ本体(10)との接着性を
高める方法として、第9A図及び第9B図に示す第8実
施例のように放熱板(53)の側面(53c)に沿って
フランジ(53f)を形成したり、第10A図及び第1
0B図に示す第9実施例のように放熱板(63)の側面
(63c)に沿ってフランジ(63f)を形成すると共
にこのフランジ(63f)に適宜貫通孔(63e )を
設ける方法がある。さらに、図示しないが、放熱板に凹
凸を設けたり、デインプル(くぼみ)を形成しても同様
の効果が得られる。
〔発明の効果〕
以上説明したように、第1の発明に係る半導体装置は、
その上面に複数の電極が形成された半導体チップと、そ
れぞれ一端部が前記半導体チップの対応する電極に接続
された複数のリードと、その下面が前記半導体チップの
上面に対向するように配置された放熱板と、前記放熱板
の上面及び前記複数のリードの他端部が外部に露出する
ように前記半導体チップを封止するパッケージ本体とを
備えているので、TAB法で製造されながらも優れた放
熱性を示す。
また、第2の発明に係る半導体装置は、開口部を有する
絶縁性フィルムと、前記絶縁性フィルムの開口部内に位
置すると共にその上面に複数の電極が形成された半導体
チップと、前記絶縁性フィルムの上面に支持されると共
にそれぞれ一端部が前記半導体チップの対応する電極に
接続された複数のリードと、前記半導体チップの下面に
接合されると共にその周縁部が前記絶縁性フィルムの下
面に接合された導電性キャップと、その下面が前記半導
体チップの上面に対向するように配置された放熱板と、
前記放熱板の上面及び前記複数のリードの曲端部が外部
に露出するように前記半導体チップを封止するパッケー
ジ本体とを備えているので、放熱性に優れると共に信頼
性の向上がなされる。
【図面の簡単な説明】
第1A図及び第1B図はそれぞれ本発明の第1実施例に
係る半導体装置の斜視図及び断面図、第1C図及び第1
D図はそれぞれ第1実施例の装置の樹脂封止工程を示す
断面図、第2A図ないし第2C図はそれぞれ第1実施例
に生じる反りを説明するための一部破断正面図、第3A
図及び第3B図はそれぞれ第2実施例を示す斜視図及び
断面図、第4A図及び第4B図はそれぞれ第3実施例を
示す斜視図及び断面図、第5A図及び第5B図はそれぞ
れ第4実施例を示す斜視図及び断面図、第6A図及び第
6B図はそれぞれ第5実施例を示す斜視図及び断面図、
第7A図及び第7B図はそれぞれ第6実施例を示す斜視
図及び断面図、第8A図及び第8B図はそれぞれ第7実
施例を示す斜視図及び断面図、第9A図及び第9B図は
それぞれ第8実施例を示す斜視図及び断面図、第10A
図及び第10B図はそれぞれ第9実施例を示す斜視図及
び断面図、第11A図及び第11B図はそれぞれ半導体
チップが搭載されたテープキャリアの平面図及び断面図
、第12A図及び第12B図はそれぞれ従来例に係る半
導体装置を示す斜視図及び断面図、第13AI2I及び
第1.3 B図はそれぞれ他の従来例を示す斜視図及び
断面図である。 図において、(1)はテープ基材、(2)は半導体チッ
プ、(7)はリード、(8)は導電性キャップ、(10
)はパッケージ本体、(13)は放熱板、(21)はバ
ンプ電極である。 なお、各図中同一符号は同一または相当部分を示す。 昂1A図

Claims (2)

    【特許請求の範囲】
  1. (1)その上面に複数の電極が形成された半導体チップ
    と、 それぞれ一端部が前記半導体チップの対応する電極に接
    続された複数のリードと、 その下面が前記半導体チップの上面に対向するように配
    置された放熱板と、 前記放熱板の上面及び前記複数のリードの他端部が外部
    に露出するように前記半導体チップを封止するパッケー
    ジ本体と を備えた半導体装置。
  2. (2)開口部を有する絶縁性フィルムと、 前記絶縁性フィルムの開口部内に位置すると共にその上
    面に複数の電極が形成された半導体チップと、 前記絶縁性フィルムの上面に支持されると共にそれぞれ
    一端部が前記半導体チップの対応する電極に接続された
    複数のリードと、 前記半導体チップの下面に接合されると共にその周縁部
    が前記絶縁性フィルムの下面に接合された導電性キャッ
    プと、 その下面が前記半導体チップの上面に対向するように配
    置された放熱板と、 前記放熱板の上面及び前記複数のリードの他端部が外部
    に露出するように前記半導体チップを封止するパッケー
    ジ本体と を備えた半導体装置。
JP1097640A 1989-04-19 1989-04-19 半導体装置 Pending JPH02277259A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1097640A JPH02277259A (ja) 1989-04-19 1989-04-19 半導体装置
US07/810,354 US5157478A (en) 1989-04-19 1991-12-18 Tape automated bonding packaged semiconductor device incorporating a heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1097640A JPH02277259A (ja) 1989-04-19 1989-04-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8116509A Division JP2598251B2 (ja) 1996-05-10 1996-05-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH02277259A true JPH02277259A (ja) 1990-11-13

Family

ID=14197731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097640A Pending JPH02277259A (ja) 1989-04-19 1989-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH02277259A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365107A (en) * 1992-06-04 1994-11-15 Shinko Electric Industries, Co., Ltd. Semiconductor device having tab tape
EP0690499A3 (en) * 1994-06-30 1997-05-28 Digital Equipment Corp Molded plastic packaging for semiconductor chip without support
US5776800A (en) * 1994-06-30 1998-07-07 Hamburgen; William Riis Paddleless molded plastic semiconductor chip package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552112B2 (ja) * 1976-01-14 1980-01-18
JPS599553B2 (ja) * 1973-07-06 1984-03-03 バイエル アクチエンゲゼルシヤフト 新規ハロゲントリアゾ−ル誘導体の製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599553B2 (ja) * 1973-07-06 1984-03-03 バイエル アクチエンゲゼルシヤフト 新規ハロゲントリアゾ−ル誘導体の製法
JPS552112B2 (ja) * 1976-01-14 1980-01-18

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365107A (en) * 1992-06-04 1994-11-15 Shinko Electric Industries, Co., Ltd. Semiconductor device having tab tape
EP0690499A3 (en) * 1994-06-30 1997-05-28 Digital Equipment Corp Molded plastic packaging for semiconductor chip without support
US5776800A (en) * 1994-06-30 1998-07-07 Hamburgen; William Riis Paddleless molded plastic semiconductor chip package

Similar Documents

Publication Publication Date Title
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US5448106A (en) Thin semiconductor integrated circuit device assembly
JP4571320B2 (ja) 半導体チップパッケージ
JPH08293524A (ja) 半導体装置およびその製造方法
JPH0831988A (ja) テープキャリアパッケージの封止構造
US5218215A (en) Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path
JPH04306865A (ja) 半導体装置及びその製造方法
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH02277259A (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001035977A (ja) 半導体装置用容器
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPH04242966A (ja) 樹脂封止形半導体装置
JP2598251B2 (ja) 半導体装置
JPH04155853A (ja) 半導体集積回路装置
JPH05267503A (ja) 半導体装置
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
JPH11260963A (ja) 半導体装置及びその製造方法
JPH05275570A (ja) 半導体装置
JPH02189959A (ja) 半導体装置
JPH04124860A (ja) 半導体パッケージ
JPH11233691A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ
JPS60110145A (ja) 樹脂封止型半導体装置