JP2692442B2 - テープオートメイテッドボンディング方式大規模集積回路 - Google Patents
テープオートメイテッドボンディング方式大規模集積回路Info
- Publication number
- JP2692442B2 JP2692442B2 JP3234269A JP23426991A JP2692442B2 JP 2692442 B2 JP2692442 B2 JP 2692442B2 JP 3234269 A JP3234269 A JP 3234269A JP 23426991 A JP23426991 A JP 23426991A JP 2692442 B2 JP2692442 B2 JP 2692442B2
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lsi
- lead
- tape
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＡＢテープにＬＳＩ
チップを装着してＴＡＢ−ＬＳＩを製造するために使用
するＴＡＢテープと、そのＴＡＢテープを使用したＴＡ
Ｂ−ＬＳＩに関する。
チップを装着してＴＡＢ−ＬＳＩを製造するために使用
するＴＡＢテープと、そのＴＡＢテープを使用したＴＡ
Ｂ−ＬＳＩに関する。
【０００２】
【従来の技術】図５は従来のＴＡＢ−ＬＳＩの一例を示
す図で、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図であ
る。
す図で、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図であ
る。
【０００３】テープオートメイテッドボンディング（Ｔ
ＡＢ）方式で大規模集積回路（ＬＳＩ）チップを接続し
てＴＡＢ−ＬＳＩを組立てるために使用する従来のＴＡ
Ｂテープは、図５に示すように、リード３２を支持しか
つそれらのずれを防止するためのサスペンド部３３をリ
ード３２の中間部分に設けており、ＴＡＢ−ＬＳＩを組
立てるときは、このＴＡＢテープ３１にＬＳＩチップ３
４を装着してリード３２とＬＳＩチップ３４の接続端子
３６とのインナーリードボンディンク（ＩＬＢ）を行っ
た後、サスペンド部３３の内側の部分を封止材３５によ
ってポッティングを行って封止している。
ＡＢ）方式で大規模集積回路（ＬＳＩ）チップを接続し
てＴＡＢ−ＬＳＩを組立てるために使用する従来のＴＡ
Ｂテープは、図５に示すように、リード３２を支持しか
つそれらのずれを防止するためのサスペンド部３３をリ
ード３２の中間部分に設けており、ＴＡＢ−ＬＳＩを組
立てるときは、このＴＡＢテープ３１にＬＳＩチップ３
４を装着してリード３２とＬＳＩチップ３４の接続端子
３６とのインナーリードボンディンク（ＩＬＢ）を行っ
た後、サスペンド部３３の内側の部分を封止材３５によ
ってポッティングを行って封止している。
【０００４】
【発明が解決しようとする課題】上述のような従来のＴ
ＡＢ−ＬＳＩは、ＴＡＢテープとＬＳＩチップとのＩＬ
Ｂを行った後封止材によって封止するとき、封止材がサ
スペンド部の内側の部分全体に広がるため、ＴＡＢ−Ｌ
ＳＩの面積が大きくなり、また、封止材がＴＡＢテープ
の上面よりも上に盛り上がるため、ＴＡＢ−ＬＳＩの厚
さが厚くなるという欠点があり、従って、ＴＡＢ−ＬＳ
Ｉの小型化や薄型化が困難であるという欠点を有してい
る。またサスペンド部がリードの中間部分に設けてある
ため、ＩＬＢを行うリードの先端部分の位置精度が不十
分であるという問題点も有している。
ＡＢ−ＬＳＩは、ＴＡＢテープとＬＳＩチップとのＩＬ
Ｂを行った後封止材によって封止するとき、封止材がサ
スペンド部の内側の部分全体に広がるため、ＴＡＢ−Ｌ
ＳＩの面積が大きくなり、また、封止材がＴＡＢテープ
の上面よりも上に盛り上がるため、ＴＡＢ−ＬＳＩの厚
さが厚くなるという欠点があり、従って、ＴＡＢ−ＬＳ
Ｉの小型化や薄型化が困難であるという欠点を有してい
る。またサスペンド部がリードの中間部分に設けてある
ため、ＩＬＢを行うリードの先端部分の位置精度が不十
分であるという問題点も有している。
【０００５】
【課題を解決するための手段】本発明のＴＡＢ−ＬＳＩ
は、複数のリードの先端部をサスペンド部によって保持
したＴＡＢテープにＬＳＩチップを装着して前記ＴＡＢ
テープの前記リードと前記ＬＳＩチップの接続端子とを
インナーリードボンディングした後、前記ＬＳＩチップ
の回路面を電気絶縁材で封止し、前記電気絶縁材の供給
量を、封止後の最高点が前記ＴＡＢテープの上面よりも
高くならないように制限したものである。
は、複数のリードの先端部をサスペンド部によって保持
したＴＡＢテープにＬＳＩチップを装着して前記ＴＡＢ
テープの前記リードと前記ＬＳＩチップの接続端子とを
インナーリードボンディングした後、前記ＬＳＩチップ
の回路面を電気絶縁材で封止し、前記電気絶縁材の供給
量を、封止後の最高点が前記ＴＡＢテープの上面よりも
高くならないように制限したものである。
【０００６】
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明のＴＡＢ−ＬＳＩの第一の実
施例を示す図で、（ａ）は平面図、（ｂ）はＡ−Ａ線断
面図である。
施例を示す図で、（ａ）は平面図、（ｂ）はＡ−Ａ線断
面図である。
【０００９】本発明の第一の実施例のＴＡＢ−ＬＳＩ
は、図１に示すように、ＴＡＢテープ１を使用する。Ｔ
ＡＢテープ１は、スパッタリング技術やホトリソグラフ
ィ技術やめっき技術を用いてリード２を形成するが、そ
のとき、リード２の先端部を保持するためのサスペンド
部３も同時に形成する。
は、図１に示すように、ＴＡＢテープ１を使用する。Ｔ
ＡＢテープ１は、スパッタリング技術やホトリソグラフ
ィ技術やめっき技術を用いてリード２を形成するが、そ
のとき、リード２の先端部を保持するためのサスペンド
部３も同時に形成する。
【００１０】このように構成したＴＡＢテープ１にＬＳ
Ｉチップ４を装着し、ＴＡＢテープ１のリード２とＬＳ
Ｉチップ４の接続端子６とのＩＬＢを行う。ＩＬＢは、
熱圧着方式または超音波方式のいずれかの方式を採用す
る。
Ｉチップ４を装着し、ＴＡＢテープ１のリード２とＬＳ
Ｉチップ４の接続端子６とのＩＬＢを行う。ＩＬＢは、
熱圧着方式または超音波方式のいずれかの方式を採用す
る。
【００１１】ＩＬＢを行った後、熱伝導性がよくしかも
熱膨張率がＬＳＩチップ４の材料（例えばシリコン）の
熱膨張率に近い特性を有する電気絶縁材の封止材５を斜
め上方（矢印Ｃ方向）からＬＳＩチップ４の回路面に流
し込んでポッティングを行う。このとき、封止材５がサ
スペンド部３よりも上にはみ出ないように、その流入量
を制限する。封止材５は、光硬化型または紫外線硬化型
または熱硬化型または自然硬化型を選択し、その特性に
対応した方法で硬化させる。
熱膨張率がＬＳＩチップ４の材料（例えばシリコン）の
熱膨張率に近い特性を有する電気絶縁材の封止材５を斜
め上方（矢印Ｃ方向）からＬＳＩチップ４の回路面に流
し込んでポッティングを行う。このとき、封止材５がサ
スペンド部３よりも上にはみ出ないように、その流入量
を制限する。封止材５は、光硬化型または紫外線硬化型
または熱硬化型または自然硬化型を選択し、その特性に
対応した方法で硬化させる。
【００１２】図２は本発明のＴＡＢ−ＬＳＩの第二の実
施例を示す断面図である。
施例を示す断面図である。
【００１３】本実施例は、サスペンド部１３の構成を図
１のＴＡＢテープと逆にしたものであり、リード１２が
上側に、サスペンド部１３が下側になっており、ＴＡＢ
テープ１１のリード１２とＬＳＩチップ１４の接続端子
１６とのＩＬＢは、サスペンド部１３の外側で行ってい
る。その他の構成および作用は図１の実施例と同じであ
る。
１のＴＡＢテープと逆にしたものであり、リード１２が
上側に、サスペンド部１３が下側になっており、ＴＡＢ
テープ１１のリード１２とＬＳＩチップ１４の接続端子
１６とのＩＬＢは、サスペンド部１３の外側で行ってい
る。その他の構成および作用は図１の実施例と同じであ
る。
【００１４】図３は本発明のＴＡＢ−ＬＳＩの第三の実
施例に使用するＴＡＢテープを示す平面図で、（ａ）は
パンチ穴を設ける前の状態を示す図、（ｂ）はパンチ穴
を設けた後の状態を示す図、図４は図３のＴＡＢテープ
を使用した本発明のＴＡＢ−ＬＳＩの第三の実施例を示
す断面図である。
施例に使用するＴＡＢテープを示す平面図で、（ａ）は
パンチ穴を設ける前の状態を示す図、（ｂ）はパンチ穴
を設けた後の状態を示す図、図４は図３のＴＡＢテープ
を使用した本発明のＴＡＢ−ＬＳＩの第三の実施例を示
す断面図である。
【００１５】図３のＴＡＢテープ２１は、テープ素材の
カプトンテープまたはポリエステルテープにリードの素
材である金属箔（例えば銅箔）を接着し、ホトリソグラ
フィ技術およびめっき技術を用いてリード２２を形成し
たものである。金属箔を接着した後リード２２を形成し
てめっきを行っているため、（ａ）に示すように、リー
ド２２ａとリード２２ｂとは接続された状態となってい
る。このため、（ｂ）に示すように、サスペンド部２３
の中央に存在する導通部分にパンチ穴２７を開けて導通
部分を切断した後、図４に示すように、ＬＳＩチップ２
４の接続端子２６とＴＡＢテープ２１のリード２２との
ＩＬＢを行い、封止材２５で封止する。このとき、パン
チ穴２７も封止材２５で封止する。
カプトンテープまたはポリエステルテープにリードの素
材である金属箔（例えば銅箔）を接着し、ホトリソグラ
フィ技術およびめっき技術を用いてリード２２を形成し
たものである。金属箔を接着した後リード２２を形成し
てめっきを行っているため、（ａ）に示すように、リー
ド２２ａとリード２２ｂとは接続された状態となってい
る。このため、（ｂ）に示すように、サスペンド部２３
の中央に存在する導通部分にパンチ穴２７を開けて導通
部分を切断した後、図４に示すように、ＬＳＩチップ２
４の接続端子２６とＴＡＢテープ２１のリード２２との
ＩＬＢを行い、封止材２５で封止する。このとき、パン
チ穴２７も封止材２５で封止する。
【００１６】
【発明の効果】以上説明したように、本発明は、リード
の先端部をサスペンド部によって保持したＴＡＢテープ
を用い、ＬＳＩチップの接続端子とＴＡＢテープのリー
ドとのインナーリードボンディンクを行った後、封止材
の最高点がＴＡＢテープの上面よりも高くならないよう
にＬＳＩチップの回路面を電気絶縁材の封止材で封止す
ることにより、ＴＡＢ−ＬＳＩの面積を小さくし、ま
た、その厚さを薄くすることができるという効果があ
る。また、サスペンド部がリードの先端部に設けてある
ため、ＩＬＢを行うときにリードの先端部分の位置の精
度が高くなり、ＩＬＢ不良が減少するという効果もあ
る。
の先端部をサスペンド部によって保持したＴＡＢテープ
を用い、ＬＳＩチップの接続端子とＴＡＢテープのリー
ドとのインナーリードボンディンクを行った後、封止材
の最高点がＴＡＢテープの上面よりも高くならないよう
にＬＳＩチップの回路面を電気絶縁材の封止材で封止す
ることにより、ＴＡＢ−ＬＳＩの面積を小さくし、ま
た、その厚さを薄くすることができるという効果があ
る。また、サスペンド部がリードの先端部に設けてある
ため、ＩＬＢを行うときにリードの先端部分の位置の精
度が高くなり、ＩＬＢ不良が減少するという効果もあ
る。
【図１】本発明のＴＡＢ−ＬＳＩの第一の実施例を示す
図で、（ａ）は平面図、（ｂ）はＡ−Ａ線断面図であ
る。
図で、（ａ）は平面図、（ｂ）はＡ−Ａ線断面図であ
る。
【図２】本発明のＴＡＢ−ＬＳＩの第二の実施例を示す
断面図である。
断面図である。
【図３】本発明のＴＡＢ−ＬＳＩの第三の実施例に使用
するＴＡＢテープを示す平面図で、（ａ）はパンチ穴を
設ける前の状態を示す図、（ｂ）はパンチ穴を設けた後
の状態を示す図である。
するＴＡＢテープを示す平面図で、（ａ）はパンチ穴を
設ける前の状態を示す図、（ｂ）はパンチ穴を設けた後
の状態を示す図である。
【図４】図３のＴＡＢテープを使用した本発明のＴＡＢ
−ＬＳＩの第三の実施例を示す断面図である。
−ＬＳＩの第三の実施例を示す断面図である。
【図５】従来のＴＡＢ−ＬＳＩの一例を示す図で、
（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図である。
（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図である。
１ ＴＡＢテープ ２ リード ３ サスペンド部 ４ ＬＳＩチップ ５ 封止材 ６ 接続端子 １１ ＴＡＢテープ １２ リード １３ サスペンド部 １４ ＬＳＩチップ １６ 接続端子 ２１ ＴＡＢテープ ２２ リード ２２ａ リード ２２ｂ リード ２３ サスペンド部 ２４ ＬＳＩチップ ２５ 封止材 ２６ 接続端子 ２７ パンチ穴 ３１ ＴＡＢテープ ３２ リード ３３ サスペンド部 ３４ ＬＳＩチップ ３５ 封止材 ３６ 接続端子
Claims (1)
- 【請求項１】 複数のリードの先端部をサスペンド部に
よって保持したＴＡＢテープにＬＳＩチップを装着して
前記ＴＡＢテープの前記リードと前記ＬＳＩチップの接
続端子とをインナーリードボンディングした後、前記Ｌ
ＳＩチップの回路面を電気絶縁材で封止し、前記電気絶
縁材の供給量を、封止後の最高点が前記ＴＡＢテープの
上面よりも高くならないように制限したことを特徴とす
るテープオートメイテッドボンディング方式大規模集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234269A JP2692442B2 (ja) | 1991-09-13 | 1991-09-13 | テープオートメイテッドボンディング方式大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234269A JP2692442B2 (ja) | 1991-09-13 | 1991-09-13 | テープオートメイテッドボンディング方式大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574868A JPH0574868A (ja) | 1993-03-26 |
| JP2692442B2 true JP2692442B2 (ja) | 1997-12-17 |
Family
ID=16968324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234269A Expired - Fee Related JP2692442B2 (ja) | 1991-09-13 | 1991-09-13 | テープオートメイテッドボンディング方式大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692442B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137353A (ja) * | 1984-12-10 | 1986-06-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
| JPS63122131A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | 半導体装置用キヤリアテ−プ |
-
1991
- 1991-09-13 JP JP3234269A patent/JP2692442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574868A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399902A (en) | Semiconductor chip packaging structure including a ground plane | |
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| US4691225A (en) | Semiconductor device and a method of producing the same | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| US3629668A (en) | Semiconductor device package having improved compatibility properties | |
| JPH1174420A (ja) | 表面実装型チップ部品及びその製造方法 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JP2692442B2 (ja) | テープオートメイテッドボンディング方式大規模集積回路 | |
| JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JP3296339B2 (ja) | リードフレーム及び半導体装置 | |
| JPH0677284A (ja) | 半導体装置 | |
| JP3568458B2 (ja) | 半導体装置 | |
| JPH1126643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |