JP2007059600A - 部品実装方法および部品実装体 - Google Patents

部品実装方法および部品実装体 Download PDF

Info

Publication number
JP2007059600A
JP2007059600A JP2005242691A JP2005242691A JP2007059600A JP 2007059600 A JP2007059600 A JP 2007059600A JP 2005242691 A JP2005242691 A JP 2005242691A JP 2005242691 A JP2005242691 A JP 2005242691A JP 2007059600 A JP2007059600 A JP 2007059600A
Authority
JP
Japan
Prior art keywords
wiring board
solder
component mounting
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005242691A
Other languages
English (en)
Other versions
JP4305430B2 (ja
Inventor
Keiichi Mogami
圭一 最上
Hiroshi Asami
浅見　　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005242691A priority Critical patent/JP4305430B2/ja
Priority to US11/499,358 priority patent/US20070057022A1/en
Priority to CNB2006101214817A priority patent/CN100437959C/zh
Publication of JP2007059600A publication Critical patent/JP2007059600A/ja
Application granted granted Critical
Publication of JP4305430B2 publication Critical patent/JP4305430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 低荷重での部品実装を可能とし、鉛フリー化が図られ、フラックスの洗浄除去が不要な部品実装方法および部品実装体を提供する。
【解決手段】 接合面に接合パッド１８を有する半導体チップ１１を配線基板２１上に実装する部品実装方法であって、接合パッド１８を覆うはんだ層１２と、当該はんだ層１２の上に設けられたフラックス機能を有する樹脂層１９とを備えた半導体チップ１１を準備する工程と、上記接合パッド１８に接合される銅核２６が実装面に形成された配線基板２１を準備する工程と、半導体チップ１１を配線基板２１上にマウントし、銅核２６をフラックス樹脂膜１９に貫通させてはんだ層１２をリフローする工程とを有する。
【選択図】 図６

Description

本発明は、接合面に電極端子を有する表面実装型の電子部品を配線基板上に実装する部品実装方法およびその部品実装体に関する。
従来より、半導体チップ（例えばＬＳＩ）を配線基板に実装するに際しては、図１０および図１１に示すように、半導体チップに金（Ａｕ）のスタッドバンプを形成する方法が知られている（例えば下記特許文献１参照）。
半導体チップ１０１の電極パッド１０４には金スタッドバンプ１０５が設けられている（図１０Ａ）。また、配線基板２０１には金スタッドバンプ１０５と接合されるランド２０４が形成されている（図１０Ｂ）。半導体チップ１０１を配線基板２０１へ実装する際には、配線基板２０１のランド２０４にはんだ２０５を塗布した後（図１０Ｃ）、はんだ２０５にフラックス２０６を塗布する（図１０Ｄ）。続いて、半導体チップ１０１を配線基板２０１に位置合わせの上載置した後、はんだ２０５をリフローさせて金スタッドバンプ１０５をランド２０４に接合する（図１１Ｅ）。このとき、フラックス残渣２０６ｒがはんだ２０５の表面に残るので、フラックス残渣２０６ｒを洗浄除去する（図１１Ｆ）。最後に、半導体チップ１０１と配線基板２０１との間にアンダーフィル樹脂３０１を充填する（図１１Ｇ）。
以上の方法においては、金スタッドバンプ１０５が半導体チップ１０１と配線基板２０１との間における所定のギャップを確保することに寄与している。
一方、図１２および図１３に示すように、半導体チップに高温はんだバンプを形成する方法が知られている（例えば下記特許文献２参照）。
半導体チップ１０１の電極パッド１０４には高温はんだバンプ１０８が設けられている（図１２Ａ）。また、配線基板２０１には高温はんだバンプ１０８と接合されるランド２０４が形成されている（図１０Ｂ）。半導体チップ１０１を配線基板２０１へ実装する際には、配線基板２０１のランド２０４にクリームはんだ２０８を塗布する（図１２Ｃ）。続いて、半導体チップ１０１を配線基板２０１に位置合わせの上載置した後、クリームはんだ２０８をリフローさせて高温はんだバンプ１０８をランド２０４に接合する（図１３Ｄ）。このとき、フラックス残渣２０９ｒがはんだ２０８の表面に残るので、フラックス残渣２０９ｒを洗浄除去する（図１３Ｅ）。最後に、半導体チップ１０１と配線基板２０１との間にアンダーフィル樹脂３０１を充填する（図１１Ｇ）。
この方法においては、はんだ２０８のリフロー時に溶融しない高温はんだバンプ１０８が半導体チップ１０１と配線基板２０１との間における所定のギャップを確保することに寄与している。
特開平１０−２７５８１０号公報 特開平１０−２８４６３５号公報
しかしながら、上述のように半導体チップ１０１の電極パッド１０４に金スタッドバンプ１０５を形成する方法においては、金スタッドバンプ１０５の形成時における加圧によって電極パッド１０４の直下の絶縁膜を損傷させるおそれがあるという問題がある。
また、半導体チップ１０１の電極パッド１０４に高温はんだバンプ１０８を形成する方法においては、高温はんだバンプ１０８の形成に鉛成分の多い高温はんだを使用しているので、近年の環境上の問題から望まれている無鉛化に適応し得ないという問題がある。
また、これらの各方法においては、部品実装後にフラックス残渣２０６ｒ，２０９ｒを洗浄除去する必要があるが、近年における半導体チップの大型化、バンプピッチの微細化等により、フラックス残渣の完全な洗浄除去が困難になってきている。フラックス残渣の除去が不十分な場合、アンダーフィル樹脂との密着が図れなかったり、はんだ接合部の劣化を引き起こす等して、長期にわたる信頼性が低下する。
本発明は上述の問題に鑑みてなされ、低荷重での部品実装を可能とし、鉛フリー化が図れ、フラックスの洗浄除去が不要な部品実装方法および部品実装体を提供することを課題とする。
以上の課題を解決するに当たり、本発明の部品実装方法は、接合面に電極端子を有する表面実装型の電子部品を配線基板上に実装する部品実装方法であって、上記電極端子を覆うはんだ層と、当該はんだ層の上に設けられたフラックス機能を有する樹脂層とを備えた電子部品を準備する工程と、上記電極端子に接合される凸型導体が実装面に形成された配線基板を準備する工程と、上記電子部品を上記配線基板上にマウントし、上記凸型導体を上記樹脂層に貫通させて上記はんだ層をリフローする工程とを有する。
上記凸型導体は、はんだのリフロー時に溶融しない金属や樹脂材料で構成される。好適には、銅やニッケル等を核とし、その表面にニッケル／金めっき膜等のはんだ濡れ性に富む金属膜が形成される。この凸型電極は、部品実装時、接合面上のフラックス機能を有する樹脂層に接触する。当該樹脂層は、はんだリフロー時に軟化し、電子部品の自重および必要な場合は適度な荷重を加えることで、凸型導体の頂部が上記樹脂層を貫通しはんだ層に到達する。リフロー後、はんだ層は、電極端子と凸型導体とを接合するはんだ接合部を構成する。上記樹脂層は電極端子および当該はんだ接合部の周囲を取り囲むようにして硬化し補強樹脂層として機能する。
はんだ層は、錫系、錫−銀系、錫−銀−銅系等の無鉛はんだ、あるいはインジウム等の材料で構成することができ、これにより、鉛フリーの部品実装構造が実現される。また、上記樹脂層はフラックス機能を有するので、リフロー後のフラックス洗浄除去が不要となる。更に、部品の実装を部品の自重あるいは従来よりも小さな荷重を加えるのみで行うことが可能となるので、電子部品の損傷が防止される。
リフロー後は、電子部品と配線基板との間にアンダーフィル樹脂層を形成することで、はんだ接合部の機械的強度が高まり、機械的および熱的ストレスに対して耐性を向上させることができる。好適には、アンダーフィル樹脂層は、上記フラックス機能を有する樹脂層と比較して、弾性率が低く、熱膨張率が大きい材料を選択する。これにより、外的ストレスに対する電極端子周辺の保護が図れる。
このとき、はんだ層は、リフロー時に凸型導体の周囲にまで濡れ広がるはんだ量で形成されるのが好ましい。電極端子へのはんだ層の形成は、塗布法、印刷法、堆積法等、公知の手法が採用可能である。
また、フラックス機能を有する樹脂層は、はんだ層のリフロー時に軟化して、凸型導体の少なくとも頂部を取り囲む高さ位置まで垂れ下がるように、量、粘度が調整されるとよい。なお、この樹脂層は、タック性（粘着性）があると部品−基板間の仮止め効果が得られる点で好適であるが、これに限られない。
配線基板は、基板表面の配線層に絶縁膜を形成する工程と、この絶縁膜にビアを形成する工程と、絶縁膜の上に導体層を形成する工程と、この導体層をエッチングしてビアの上に凸型導体層を形成する工程とを経て製造することができる。
凸型導体の形状は特に限定されず、円柱形状、台形状、錐体形状その他の幾何学的形状が適用可能である。凸型導体の頂部の幅寸法（または直径）は、電極端子の幅寸法の３０％以上８０％以下とするのが好ましい。８０％を超えると、電極端子との位置合わせ自由度が低下するからであり、３０％未満では、凸型導体の先鋭度が高くなって電極端子へのダメージが無視できなくなるからである。
ここで、「電子部品」には、半導体チップ等の能動素子（部品）のほか、チップコンデンサ等の受動素子（部品）等が含まれる。また、「配線基板」には、マザーボード基板やインターポーザ基板、シリコン配線基板、半導体集積回路等が含まれる。
以上述べたように、本発明によれば、低荷重での部品実装が可能となるので、部品接合面への負荷が低減される。また、鉛フリー化が図れるとともに、フラックスの洗浄除去が不要となり接合部の信頼性を確保することができる。
以下、本発明の実施の形態について図面を参照して説明する。以下の実施の形態では、電子部品として半導体チップを例に挙げて説明する。図１および図２は、半導体チップの準備工程を説明する図であり、特に電極端子の処理加工例を示している。
図１Ａに示すように、半導体チップ１１の接合面（表面）には、アルミニウム（Ａｌ）製の電極パッド１４が形成されている。電極パッド１４の周縁部にはパッシベーション膜１３が重なって形成されている。電極パッド１４の露出部分（有効部分）１４ｅの面は、電極パッド１４の周縁部で重なっているパッシベーション膜１３の面より低いレベルにある。この例においては、電極パッド１４は例えば２００μｍピッチで配置されている。なお、図１および図２における寸法は実際の寸法と比例関係には示されていない。以降の図においても同様である。
この半導体チップ１１の電極パッド１４上に、導電性膜１５が形成される（図１Ｂ）。導電性膜１５は、電極パッド１４の露出部分１４ｅと、電極パッド１４の周縁部で重なっているパッシベーション膜１３とに銀（Ａｇ）または銅（Ｃｕ）の超微粒子が分散されているペーストを印刷法、転写法、噴霧法その他の方法によって塗布し加熱硬化させて形成される。また、導電性膜１５は銅めっき膜で形成してもよい。この導電性膜１５の形成により、電極パッド１４の露出部分１４ｅよりも広い面積の端子領域が形成される。
なお、電極パッド１４ｅと導電性膜１５との密着を図るために、電極パッド１４ｅにあらかじめスパッタリング法等の真空薄膜形成技術を用いてチタン薄膜および銅薄膜を形成したり、電極パッド１４ｅにあらかじめプライマーとして酸化金属である二酸化マンガン（ＭｎＯ2）の焼結膜を形成させておいてもよい。ＭｎＯ2の焼結膜は、ＭｎＯ2の微粉末を有機溶媒に分散させたペースト状の分散液を適用し、有機溶媒を蒸発させると共に酸化金属の微粉末を焼結させることによって形成される。
続いて、導電性膜１５上に吸着型パラジウム（Ｐｄ）触媒を塗布し、その上に無電解ニッケル（Ｎｉ）めっき膜１６および無電解金（Ａｕ）めっき膜１７が形成されることで（図１Ｃ、図２Ｄ）、電極パッド１４上に接合パッド１８が形成される（図２Ｄ）。
このとき、Ａｌ製の電極パッドはパラジウム触媒によって溶損しやすく、無電解Ｎｉめっき、無電解Ａｕめっきを施す場合には、あらかじめＡｌを亜鉛（Ｚｎ）で置換しておくことを要するが、本実施形態においては、銀または銅の超微粒子を分散させたペーストによる導電性膜が存在するので、Ｚｎ置換を行わずともＡｌの電極パッドが溶損することはない。
以上のようにして形成された接合パッド１８は、本発明に係る「電極端子」に対応する。接合パッド１８の表面レベルは、電極パッド１４の周縁部で重なっているパッシベーション膜１３の面よりも突出している。また、接合パッド１８の上端の面積は電極パッド１４の露出部分１４ｅの面積よりも拡大され、配線基板との接合が容易な形状とされる。
次に、接合パッド１８に、はんだ層１２を形成する（図２Ｅ）。はんだ層１２の形成には、めっき法、印刷法、塗布法、堆積法等の種々の手法が適用可能である。はんだ層１２は、個々の接合パッド１８に各々独立して形成されている。はんだ層１２は、錫（Ｓｎ）系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系の無鉛錫系はんだのほか、インジウム等のろう接材料が適用可能である。
続いて、はんだ層１２の上に、フラックス機能を有する熱硬化性樹脂からなるフラックス樹脂膜１９が塗布形成される（図２Ｆ）。フラックス樹脂膜１９は、半導体チップ１１の接合面（表面）全域に塗布形成される。
このフラックス樹脂膜１９は、半硬化状態において粘性を有するペースト体で、リフロー時初期に軟化して、はんだ層１２の酸化物を除去する。リフロー後、フラックス樹脂膜１９は硬化し、接合パッド１８の周囲に残存し、はんだ接合部を補強する樹脂層として機能する。
フラックス樹脂膜１９としては、例えば、液状のビスフェノール系エポキシ樹脂に硬化剤の作用とフラックスの作用とを有するジヒドロキシ安息香酸とフェノールフタリン、および硬化促進剤を添加したものがある（例えば特開２００３−１０５０５４号公報）。
次に、図３および図４を参照して配線基板の準備工程（作製工程）を説明する。
まず、図３Ａに示すように、ガラスエポキシ等の基材表面に積層された銅箔を所定形状にパターニングすることで、配線２２とランド接合２４とが形成された配線基板２１を用意する。
この配線基板２１の表面に配線２２および接合ランド２４を被覆する外層絶縁樹脂膜２３を形成する（図３Ｂ）。接合ランド２４の配置間隔は、２００μｍである。外層絶縁樹脂膜２３は、本発明の「絶縁膜」に対応し、本実施の形態ではエポキシ樹脂の塗布体で形成されており、厚さは例えば３５μｍとされる。
次に、外層絶縁樹脂膜２３にレーザー加工を施して、接合ランド２４に到達する深さの接続孔（ビア）２０を形成する（図３Ｃ）。接続孔２３の底面の径は約５０μｍである。なお、接続孔２０の形成には上述のレーザー加工に限らず、フォトリソグラフィー技術を用いたエッチング加工を採用してもよい。
その後、図４Ｄに示すように、接続孔２０を埋めるように外層絶縁樹脂膜２３の上にＣｕめっき膜２５を形成する。このＣｕめっき膜２５は厚さが例えば５０μｍであり、無電解Ｃｕめっきと電解Ｃｕめっきを併用して形成される。
続いて、Ｃｕめっき膜２５の上に、接合ランド２４の上方領域を塞ぐ円形マスク（図示略）を設置して、当該円形マスクの直下を除く領域のＣｕめっき膜をウェットエッチングにより除去する。エッチング液には、例えば、塩化第２鉄水溶液または塩化第２銅水溶液が用いられる。このとき、円形マスクの直下方位置ではサイドエッチングが進行して、エッチング完了時は図４Ｅに示すように、円錐台形状の銅核２６が形成される。
銅核２６は接続孔２０を介して接合ランド２０に接続され、銅核２６の底部周囲は外層絶縁樹脂膜２３上に支持される。銅核２６の表面には、Ｎｉ／Ａｕめっき膜２６ｐが形成される（図４Ｅ）。このようにして配線基板２１上に形成された銅核２６は、本発明に係る「凸型導体」に対応する。
以上のようにして作製された半導体チップ１１および配線基板２１は、図５および図６に示すようにして互いに接合される。
まず、図５Ａに示すように、配線基板２１上の銅核２６に対し、半導体チップ１１の接合パッド１８を位置合わせする。そして、図５Ｂに示すように、配線基板２１上に半導体チップ１１をマウントする。
半導体チップ１１は、フラックス樹脂膜１９を介して銅核２６上に支持される。フラックス樹脂膜１９はタック性（粘着性）を有するので、配線基板２１に対する半導体チップ１１の仮止め効果が得られる。なお、配線基板２１に対する半導体チップ１１のマウントには、公知のマウント装置を用いることができる。
図５Ｂに示した状態のまま、半導体チップ１１が加熱されることで、はんだ層１２のリフローが行われる。リフロー時、半導体チップ１１の加熱処理でフラックス樹脂膜１９が軟化する。これにより、半導体チップ１１はその自重で沈み込み、銅核２６の頂部がはんだ層１２に到達する。また、フラックス樹脂膜１９のもつフラックス機能で、はんだ層１２の表面の酸化膜が除去される。
半導体チップ１２の更なる加熱により、はんだ層１２が溶融し、接合パッド１８および銅核２６の周囲に濡れ広がり、最終的に、銅核２６の底部周囲に到達して、はんだ接合部３０を形成する。同時に、フラックス樹脂膜１９が銅核２６に向かって垂れ下がり、最終的に、銅核２６の頂部の周囲を取り囲むようにして硬化する（図６Ｃ）。
本実施の形態においては、リフロー時におけるフラックス樹脂膜１９の軟化作用で、銅核２６がフラックス樹脂１９内に埋没しはんだ層１２へ到達する。従って、配線基板２１に対して半導体チップ１１を低荷重で実装することができるようになり、半導体チップ１１の自重のみでの実装も可能となる。本発明者らの実験によれば、バンプ数約２０００の１ｃｍ角半導体チップで、１バンプ当たり０．５ｇ以下での低荷重を実現できたことが確認されている。
半導体チップ１１の低荷重実装を実現するため、銅核２６の頂部は先鋭であるほど好ましいが、あまりに先鋭過ぎると接合パッド１８に与えるダメージが大きくなるとともに、銅核２６の先端が変形して半導体チップ１１と配線基板２１との間のギャップ調整が困難となる。また、銅核２６の頂部の径が大きすぎると、フラックス樹脂膜（層）１９への貫通機能が低下すると同時に接合パッド１８に対する位置合わせ自由度が狭まる。このような理由から、銅核２６の頂部の幅寸法（直径）は、接合パッド１８の幅寸法の３０％以上８０％以下とするのが好ましい。
接合パッド１８と銅核２６との間を接合するはんだ接合部３０の十分な機械的強度を確保するため、はんだ層１２を形成するはんだ量は、リフロー時に銅核２６の周囲、より好ましくは銅核２６の底部にまで達するはんだ量とするのが好ましい。
また、フラックス樹脂膜１９は、硬化後ははんだ接合部３０を補強する樹脂層として機能させることが可能となるため、リフロー時における軟化で銅核２６の少なくとも頂部を取り囲む高さ位置まで垂れ下がる量あるいは粘性等を有するように半導体チップ１１上に設けられるのが好ましい。
更に、フラックス樹脂膜１９を用いることで、半導体チップ１１を実装した後のはんだ接合部３０のフラックス残渣の洗浄除去作業が不要となり、作業工数の低減を図ることができるとともに、フラックス残渣の洗浄不十分を原因とする接合信頼性の低下を回避できるので、半導体チップ１１の大型化、多ピン（バンプ）化、バンプピッチの微細化にも十分に対応可能となる。
続いて、図６Ｄに示すように、互いにはんだ付けされた半導体チップ１１と配線基板２１との間の隙間に、アンダーフィル樹脂を充填、加熱硬化させることでアンダーフィル樹脂層３１を形成する工程が行われる。アンダーフィル樹脂層３１は、はんだ接合部３０を取り囲み、はんだ接合部３０の機械的強度を高め、機械的および熱的ストレスに対して耐性を向上させる。ここで、フラックス樹脂膜１９は本発明に係る「第１の樹脂層」に対応し、アンダーフィル樹脂層３１は本発明に係る「第２の樹脂層」に対応する。
本実施の形態において、アンダーフィル樹脂層３１は、フラックス樹脂膜１９と比較して、弾性率が低く、熱膨張率が大きい材料が選択されている。これにより、半導体チップ１１と配線基板２１との間の熱膨張率差に起因して発生するはんだ接合部３０の熱的ストレスおよび機械的ストレスを緩和できる。また、接合パッド１８周辺を強固に保護して半導体チップ１１の損傷を回避でき、例えば低誘電率層を層間絶縁膜に用いて形成された電極パッド１４の十分な保護を図ることができる。
また、上述のストレス緩和作用を更に高めるため、外層絶縁樹脂膜２３の弾性率をアンダーフィル樹脂層３１の弾性率以下とするとともに、外層絶縁樹脂膜２３の熱膨張係数をアンダーフィル樹脂層３１の熱膨張係数以上とすることが好ましい。フラックス樹脂膜１９、アンダーフィル樹脂層３１および外層絶縁樹脂膜２３の弾性率として、本実施の形態では、それぞれ５ＧＰａ，２．５ＧＰａおよび１．２ＧＰａとした。
一方、銅核２６ははんだ層１２のリフロー時に溶融しないため、半導体チップ１１と配線基板２１との間のギャップは、銅核２６の高さで調整することができる。例えば図７に示した例において、半導体チップ１１からのフラックス樹脂膜１９の垂れ下がりの下端は外層絶縁樹脂膜２３の表面から３０μｍの高さ位置にある。また、外層絶縁樹脂膜２３の表面から銅核２６の頂部までの高さは５０μｍであり、半導体チップ１１のパッシベーション膜１３の表面から銅核２６の頂部までの距離は２０μｍである。このとき、半導体チップ１１と配線基板２１とのギャップとして７０μｍが確保されていることになる。このギャップの確保には銅核２６が寄与している。従来はこのギャップを確保するために、鉛が主成分である高温はんだバンプが使用されており、これが原因ではんだの無鉛化が困難とされていたが、本実施の形態のように銅核２６を形成することで、高温はんだが不要となり、環境問題にも対処可能となる。
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施の形態では、電子部品として半導体チップ１１を例に挙げて説明したが、これに限らない。例えば図８Ａに示すように、チップ抵抗やチップコンデンサ等の受動部品にも本発明は適用可能である。図８Ａの例は、部品５１の接合面にはんだ層１２７とフラックス樹脂膜５９を形成し、配線基板１２１上には外層絶縁樹脂膜１２３を介して接合ランド１２４に接続され、はんだ層１２７と接合される銅核１２６を形成した例を示している。
また、本発明の部品実装方法によれば、部品の実装面積の低減をも図ることができる。図８Ｂは従来の部品実装方法で部品５１を配線基板２２１上の接合ランド２２４へ接合した例を示しており、部品５１として１００５（縦×横：１０ｍｍ×５ｍｍ）部品を用いた場合、従来法でははんだ接合部２２５間の最大距離が１．５ｍｍであったのに対し、本発明の部品実装方法においては、ランド間ピッチを０．７ｍｍ、ランド間の最大離間距離を０．９ｍｍにまで低減できるようになる。
一方、半導体チップを樹脂でモールドしたパッケージ部品に対しても、本発明の部品実装方法が適用可能である。図９Ａに示した例は、電子部品としてＬＧＡ（Land Grid Array）形態の半導体パッケージ部品５２に適用した例を示しており、部品５２の接合面にははんだ層４７とフラックス樹脂膜１９が形成され、配線基板４１には接合ランド４４と接続され、はんだ層４７と接合される銅核４６が形成されている。
図９Ｂは従来方法で実装した部品実装構造を示しており、配線基板２４１上の接合ランド２４４上にはんだ接合部２４５を介して部品５２が接合された例を示している。ここで配線４２，２４２の形成幅を７０μｍとしたとき、従来工法ではランド幅３００μｍ、ランドピッチ０．５ｍｍ、ランド間の隙間２００μｍであったのが、本発明の部品実装方法では、ランド幅１００μｍ、ランドピッチ０．３ｍｍにまで低減することができる。
本発明の実施の形態において適用される半導体チップ１１の処理例を示す工程断面図である。 本発明の実施の形態において適用される半導体チップ１１の処理例を示す工程断面図である。 本発明の実施の形態おいて適用される配線基板２１の処理例を示す工程断面図である。 本発明の実施の形態おいて適用される配線基板２１の処理例を示す工程断面図である。 本発明の実施の形態による部品実装方法を説明する工程断面図である。 本発明の実施の形態による部品実装方法を説明する工程断面図である。 本発明に係る部品実装体の接合部の構成を示す断面図である。 本発明の実施の形態の変形例を従来構造と比較して説明する断面図である。 本発明の実施の形態の変形例を従来構造と比較して説明する断面図である。 従来の部品実装方法を説明する工程断面図である。 従来の部品実装方法を説明する工程断面図である。 従来の他の部品実装方法を説明する工程断面図である。 従来の他の部品実装方法を説明する工程断面図である。
符号の説明
１１…半導体チップ（電子部品）、１２…はんだ層、１３…パッシベーション膜、１４…電極パッド、１５…導電性膜、１６…無電解Ｎｉめっき膜、１７…無電解Ａｕめっき膜、１８…接合パッド（電極端子）、１９…フラックス樹脂膜、２０…接続孔（ビア）、２１…配線基板、２２…配線、２３…外層絶縁樹脂膜、２４…接合ランド、２５…Ｃｕめっき膜、２６…銅核（凸型導体）、３０…はんだ接合部、３１…アンダーフィル樹脂層

Claims (7)

  1. 接合面に電極端子を有する表面実装型の電子部品を配線基板上に実装する部品実装方法であって、
    前記電極端子を覆うはんだ層と、前記はんだ層の上に設けられたフラックス機能を有する樹脂層とを備えた電子部品を準備する工程と、
    前記電極端子に接合される凸型導体が実装面に形成された配線基板を準備する工程と、
    前記電子部品を前記配線基板上にマウントし、前記凸型導体を前記樹脂層に貫通させて前記はんだ層をリフローする工程とを有する
    ことを特徴とする部品実装方法。
  2. 前記電極端子と前記凸型導体とを接合した後、前記電子部品と前記配線基板との間にアンダーフィル樹脂層を形成する工程を有する
    ことを特徴とする請求項１に記載の部品実装方法。
  3. 前記凸型導体の頂部の幅寸法を前記電極端子の幅寸法の３０％以上８０％以下とする
    ことを特徴とする請求項１に記載の部品実装方法。
  4. 前記配線基板を準備する工程は、
    基板表面の配線層に絶縁膜を形成する工程と、
    前記絶縁膜にビアを形成する工程と、
    前記絶縁膜の上に導体層を形成する工程と、
    前記導体層をエッチングして前記ビアの上に凸型導体を形成する工程とを有する
    ことを特徴とする請求項１に記載の部品実装方法。
  5. 前記はんだ層は、リフロー時に前記凸型導体の周囲にまで濡れ広がるはんだ量で形成されている
    ことを特徴とする請求項１に記載の部品実装方法。
  6. 前記樹脂層は、前記はんだ層のリフロー時に軟化して、前記凸型導体の少なくとも頂部を取り囲む高さ位置まで垂れ下がる
    ことを特徴とする請求項１に記載の部品実装方法。
  7. 接合面に電極端子を有する電子部品と、
    前記電極端子にはんだ接合される凸型導体が実装面に形成された配線基板と、
    前記電極端子の周囲に形成された第１の樹脂層と、
    前記電子部品と前記配線基板との間に充填された第２の樹脂層とを備えた
    ことを特徴とする部品実装体。

JP2005242691A 2005-08-24 2005-08-24 部品実装方法および部品実装体 Expired - Fee Related JP4305430B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005242691A JP4305430B2 (ja) 2005-08-24 2005-08-24 部品実装方法および部品実装体
US11/499,358 US20070057022A1 (en) 2005-08-24 2006-08-04 Component mounting method and component-mounted body
CNB2006101214817A CN100437959C (zh) 2005-08-24 2006-08-24 元件安装方法及安装了元件的主体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242691A JP4305430B2 (ja) 2005-08-24 2005-08-24 部品実装方法および部品実装体

Publications (2)

Publication Number Publication Date
JP2007059600A true JP2007059600A (ja) 2007-03-08
JP4305430B2 JP4305430B2 (ja) 2009-07-29

Family

ID=37778748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242691A Expired - Fee Related JP4305430B2 (ja) 2005-08-24 2005-08-24 部品実装方法および部品実装体

Country Status (3)

Country Link
US (1) US20070057022A1 (ja)
JP (1) JP4305430B2 (ja)
CN (1) CN100437959C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
US10660216B1 (en) 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9355986B2 (en) * 2012-02-14 2016-05-31 Mitsubishi Materials Corporation Solder joint structure, power module, power module substrate with heat sink and method of manufacturing the same, and paste for forming solder base layer
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
EP3730671A4 (en) * 2017-12-19 2021-08-18 JX Nippon Mining & Metals Corporation SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING THEREOF
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP2962351B2 (ja) * 1997-03-31 1999-10-12 日本電気株式会社 半導体チップへの接合構造及びそれを用いた半導体装置
JPH10284635A (ja) * 1997-04-07 1998-10-23 Hitachi Ltd 半導体装置
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
JP2000124576A (ja) * 1999-10-25 2000-04-28 Hokuriku Electric Ind Co Ltd 回路基板
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
JP2002009423A (ja) * 2000-06-20 2002-01-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法および実装体
JP2003105054A (ja) * 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4200273B2 (ja) * 2002-07-12 2008-12-24 パナソニック株式会社 実装基板の製造方法
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
US10660216B1 (en) 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet

Also Published As

Publication number Publication date
CN100437959C (zh) 2008-11-26
JP4305430B2 (ja) 2009-07-29
US20070057022A1 (en) 2007-03-15
CN1921080A (zh) 2007-02-28

Similar Documents

Publication Publication Date Title
JP4305430B2 (ja) 部品実装方法および部品実装体
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US7921551B2 (en) Electronic component mounting method
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
KR101140518B1 (ko) 배선 기판 및 반도체 장치
JP5085932B2 (ja) 実装体及びその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
US20150162292A1 (en) Semiconductor package and method of manufacturing semiconductor package
JP2006303442A (ja) プリップチップ方法
JP5569676B2 (ja) 電子部品の実装方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP3868766B2 (ja) 半導体装置
JP2009200067A (ja) 半導体チップおよび半導体装置
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP2013055272A (ja) 半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2004281556A (ja) 半導体装置の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP4129837B2 (ja) 実装構造体の製造方法
US7494924B2 (en) Method for forming reinforced interconnects on a substrate
JP4525148B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees