JP2001176921A - バンプ付き配線回路基板及びその製造方法 - Google Patents
バンプ付き配線回路基板及びその製造方法Info
- Publication number
- JP2001176921A JP2001176921A JP36038799A JP36038799A JP2001176921A JP 2001176921 A JP2001176921 A JP 2001176921A JP 36038799 A JP36038799 A JP 36038799A JP 36038799 A JP36038799 A JP 36038799A JP 2001176921 A JP2001176921 A JP 2001176921A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- circuit board
- bumps
- semiconductor chip
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップと配線回路基板の隙間の幅を任意
に設定でき、またそのバラツキを小くできる、バンプ付
き配線回路基板及びその製造方法を提供する。 【解決手段】半導体チップを実装する為のバンプ２を形
成しているバンプ付き配線回路基板１において、前記バ
ンプ２が融点の異なる複数のバンプ材料を積層して成
り、且つ最表層のバンプ材料３が溶融する温度で、最表
層より下層のバンプ材料４の内少なくとも１つ以上のバ
ンプ材料は固体であることを特徴とするバンプ付き配線
回路基板。
に設定でき、またそのバラツキを小くできる、バンプ付
き配線回路基板及びその製造方法を提供する。 【解決手段】半導体チップを実装する為のバンプ２を形
成しているバンプ付き配線回路基板１において、前記バ
ンプ２が融点の異なる複数のバンプ材料を積層して成
り、且つ最表層のバンプ材料３が溶融する温度で、最表
層より下層のバンプ材料４の内少なくとも１つ以上のバ
ンプ材料は固体であることを特徴とするバンプ付き配線
回路基板。
Description
【０００１】
【発明の属する技術分野】本発明は、電子材料分野にお
いて使用される、半導体チップを実装する為のバンプを
形成しているバンプ付き配線回路基板及びその製造方法
に関する。
いて使用される、半導体チップを実装する為のバンプを
形成しているバンプ付き配線回路基板及びその製造方法
に関する。
【０００２】
【従来の技術】近年、電子機器の小型化が加速する中、
電子部品等の更なる高密度実装の要求が高まってきてお
り、半導体チップの実装方式としてフリップチップ実装
方式で配線回路基板に半導体チップを実装することが行
われている。このフリップチップ実装方式は、半導体チ
ップの配線回路基板との接続面側に半導体チップ側の電
極端子を形成しておき、フェイスダウンで半導体チップ
を配線回路基板に取り付ける実装方式であり、半導体チ
ップや配線回路基板の電極端子部に形成されたバンプ
（突起電極）により電気的接続を行う実装方式である。
電子部品等の更なる高密度実装の要求が高まってきてお
り、半導体チップの実装方式としてフリップチップ実装
方式で配線回路基板に半導体チップを実装することが行
われている。このフリップチップ実装方式は、半導体チ
ップの配線回路基板との接続面側に半導体チップ側の電
極端子を形成しておき、フェイスダウンで半導体チップ
を配線回路基板に取り付ける実装方式であり、半導体チ
ップや配線回路基板の電極端子部に形成されたバンプ
（突起電極）により電気的接続を行う実装方式である。
【０００３】現在このようなフリップチップ実装方式で
は様々な形態が実用化されている。例えば図５及び図６
に示すように、配線回路基板１の絶縁基板７上にある導
体回路６の電極端子となる部分に、半導体チップを実装
し電気接続させる為のバンプ２が半田材料を用いて形成
されている配線回路基板１を用いて、この配線回路基板
１のバンプ２と半導体チップの電極端子となる部分に形
成されている半田材料からなるバンプとをフェイスダウ
ンで接合する方法がある。なお、図５及び図６におい
て、５はソルダーレジストを示している。この場合、配
線回路基板１と半導体チップとを所定位置に位置合わせ
した状態で加熱処理を施して、半田材料からなるそれぞ
れのバンプを溶融して、半導体チップと配線回路基板１
のそれぞれの電極端子を接合する。さらに、半導体チッ
プと配線回路基板間の電気絶縁性を高める目的で、半導
体チップと配線回路基板の接合部の隙間にアンダーフィ
ルと呼ばれる絶縁性樹脂を流し込み完成となる方法を採
用することがある。
は様々な形態が実用化されている。例えば図５及び図６
に示すように、配線回路基板１の絶縁基板７上にある導
体回路６の電極端子となる部分に、半導体チップを実装
し電気接続させる為のバンプ２が半田材料を用いて形成
されている配線回路基板１を用いて、この配線回路基板
１のバンプ２と半導体チップの電極端子となる部分に形
成されている半田材料からなるバンプとをフェイスダウ
ンで接合する方法がある。なお、図５及び図６におい
て、５はソルダーレジストを示している。この場合、配
線回路基板１と半導体チップとを所定位置に位置合わせ
した状態で加熱処理を施して、半田材料からなるそれぞ
れのバンプを溶融して、半導体チップと配線回路基板１
のそれぞれの電極端子を接合する。さらに、半導体チッ
プと配線回路基板間の電気絶縁性を高める目的で、半導
体チップと配線回路基板の接合部の隙間にアンダーフィ
ルと呼ばれる絶縁性樹脂を流し込み完成となる方法を採
用することがある。
【０００４】また、半導体チップがＧａＡｓ（ガリウム
砒素）等の化合物半導体の場合には半導体の材料強度の
問題から、半導体チップ側へのバンプ形成が困難な場合
があり、半導体チップを実装する配線回路基板側のみに
バンプを形成する場合もある。
砒素）等の化合物半導体の場合には半導体の材料強度の
問題から、半導体チップ側へのバンプ形成が困難な場合
があり、半導体チップを実装する配線回路基板側のみに
バンプを形成する場合もある。
【０００５】
【発明が解決しようとする課題】しかし、上記のように
配線回路基板に形成している半田材料からなるバンプを
用いてフリップチップ実装方式で、半導体チップを配線
回路基板に実装する場合、溶融接合した後の半導体チッ
プと配線回路基板の隙間の幅についてのバラツキが大き
い為、アンダーフィル注入量を一定管理することが困難
である課題があった。更には、アンダーフィルを注入す
る為の十分な隙間が確保出来ない場合も発生していた。
配線回路基板に形成している半田材料からなるバンプを
用いてフリップチップ実装方式で、半導体チップを配線
回路基板に実装する場合、溶融接合した後の半導体チッ
プと配線回路基板の隙間の幅についてのバラツキが大き
い為、アンダーフィル注入量を一定管理することが困難
である課題があった。更には、アンダーフィルを注入す
る為の十分な隙間が確保出来ない場合も発生していた。
【０００６】本発明は、上記問題点を改善するために成
されたもので、その目的とする所は、バンプ付き配線回
路基板のバンプを用いて、半導体チップと配線回路基板
とを接合した場合の、半導体チップと配線回路基板の隙
間の幅を任意に設定でき、またそのバラツキを小くでき
る、バンプ付き配線回路基板及びその製造方法を提供す
ることである。そして、接合後の半導体チップと配線回
路基板の隙間の幅を任意に設定できることが実現できれ
ば、アンダーフィルを注入する為の十分な隙間の幅を確
保することが可能となり、またアンダーフィルの注入量
を一定管理することができるようになる。
されたもので、その目的とする所は、バンプ付き配線回
路基板のバンプを用いて、半導体チップと配線回路基板
とを接合した場合の、半導体チップと配線回路基板の隙
間の幅を任意に設定でき、またそのバラツキを小くでき
る、バンプ付き配線回路基板及びその製造方法を提供す
ることである。そして、接合後の半導体チップと配線回
路基板の隙間の幅を任意に設定できることが実現できれ
ば、アンダーフィルを注入する為の十分な隙間の幅を確
保することが可能となり、またアンダーフィルの注入量
を一定管理することができるようになる。
【０００７】
【課題を解決するための手段】請求項１に係る発明のバ
ンプ付き配線回路基板は、半導体チップを実装する為の
バンプを形成しているバンプ付き配線回路基板におい
て、前記バンプが融点の異なる複数のバンプ材料を積層
して成り、且つ最表層のバンプ材料が溶融する温度で、
最表層より下層のバンプ材料の内少なくとも１つ以上の
バンプ材料は固体であることを特徴とするバンプ付き配
線回路基板である。
ンプ付き配線回路基板は、半導体チップを実装する為の
バンプを形成しているバンプ付き配線回路基板におい
て、前記バンプが融点の異なる複数のバンプ材料を積層
して成り、且つ最表層のバンプ材料が溶融する温度で、
最表層より下層のバンプ材料の内少なくとも１つ以上の
バンプ材料は固体であることを特徴とするバンプ付き配
線回路基板である。
【０００８】この請求項１に係る発明のバンプ付き配線
回路基板では、最表層のバンプ材料が溶融する温度で、
最表層より下層のバンプ材料の内少なくとも１つ以上の
バンプ材料は固体であるので、溶融接合した後の半導体
チップと配線回路基板の隙間の幅を任意に設定すること
が可能となる。
回路基板では、最表層のバンプ材料が溶融する温度で、
最表層より下層のバンプ材料の内少なくとも１つ以上の
バンプ材料は固体であるので、溶融接合した後の半導体
チップと配線回路基板の隙間の幅を任意に設定すること
が可能となる。
【０００９】請求項２に係る発明の製造方法は、半導体
チップを実装する為のバンプを形成しているバンプ付き
配線回路基板を製造する際に、融点の異なる複数のバン
プ材料を積層して前記バンプを形成し、且つ最表層のバ
ンプ材料が溶融する温度で、最表層より下層のバンプ材
料の内少なくとも１つ以上のバンプ材料は固体であるバ
ンプ材料を積層して形成することを特徴とするバンプ付
き配線回路基板の製造方法である。
チップを実装する為のバンプを形成しているバンプ付き
配線回路基板を製造する際に、融点の異なる複数のバン
プ材料を積層して前記バンプを形成し、且つ最表層のバ
ンプ材料が溶融する温度で、最表層より下層のバンプ材
料の内少なくとも１つ以上のバンプ材料は固体であるバ
ンプ材料を積層して形成することを特徴とするバンプ付
き配線回路基板の製造方法である。
【００１０】この請求項２に係る発明のバンプ付き配線
回路基板の製造方法では、最表層のバンプ材料が溶融す
る温度で、最表層より下層のバンプ材料の内少なくとも
１つ以上のバンプ材料は固体であるように、バンプ材料
を積層するので、溶融接合した後の半導体チップと配線
回路基板の隙間の幅を任意に設定することが可能なバン
プ付き配線回路を製造できる。
回路基板の製造方法では、最表層のバンプ材料が溶融す
る温度で、最表層より下層のバンプ材料の内少なくとも
１つ以上のバンプ材料は固体であるように、バンプ材料
を積層するので、溶融接合した後の半導体チップと配線
回路基板の隙間の幅を任意に設定することが可能なバン
プ付き配線回路を製造できる。
【００１１】請求項３に係る発明の製造方法は、前記バ
ンプを形成する方法が、めっき法で融点の異なる複数の
バンプ材料を積層して形成することを特徴とする請求項
２記載のバンプ付き配線回路基板の製造方法である。
ンプを形成する方法が、めっき法で融点の異なる複数の
バンプ材料を積層して形成することを特徴とする請求項
２記載のバンプ付き配線回路基板の製造方法である。
【００１２】この請求項３に係る発明のバンプ付き配線
回路基板の製造方法では、めっき法で融点の異なる複数
のバンプ材料を積層してバンプを形成するので、容易に
微細な形状のバンプを形成できる。
回路基板の製造方法では、めっき法で融点の異なる複数
のバンプ材料を積層してバンプを形成するので、容易に
微細な形状のバンプを形成できる。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１４】本発明に係るバンプ付き配線回路基板の一
実施の形態は、図１及び図２に示すように、配線回路基
板１の導体回路６の電極端子となる部分に、半導体チッ
プを実装し電気接続させる為のバンプ２が形成されてい
る。配線回路基板１の絶縁基板７はプラスチック系やセ
ラミックス系の材料で構成される。バンプ２を更に詳細
に説明する。本発明におけるバンプ２は融点の異なる複
数のバンプ材料を積層して形成するが、図１に示すバン
プ２は２種類のバンプ材料を積層して形成していて、最
表層のバンプ材料３が溶融する温度で、最表層より下層
のバンプ材料４は固体であるというバンプ材料の組み合
わせで行っている。
実施の形態は、図１及び図２に示すように、配線回路基
板１の導体回路６の電極端子となる部分に、半導体チッ
プを実装し電気接続させる為のバンプ２が形成されてい
る。配線回路基板１の絶縁基板７はプラスチック系やセ
ラミックス系の材料で構成される。バンプ２を更に詳細
に説明する。本発明におけるバンプ２は融点の異なる複
数のバンプ材料を積層して形成するが、図１に示すバン
プ２は２種類のバンプ材料を積層して形成していて、最
表層のバンプ材料３が溶融する温度で、最表層より下層
のバンプ材料４は固体であるというバンプ材料の組み合
わせで行っている。
【００１５】なお、２種類以上のバンプ材料を積層して
バンプを構成する場合においても、最表層のバンプ材料
が溶融する温度で、最表層より下層のバンプ材料の内少
なくとも１つ以上のバンプ材料は固体であるというよう
にバンプ材料を組み合わせることが重要である。
バンプを構成する場合においても、最表層のバンプ材料
が溶融する温度で、最表層より下層のバンプ材料の内少
なくとも１つ以上のバンプ材料は固体であるというよう
にバンプ材料を組み合わせることが重要である。
【００１６】上記のように複数のバンプ材料を積層して
構成されるバンプにおいては、半導体チップと配線回路
基板を加熱により溶融接合する際には、最表層のバンプ
材料は溶融状態となり半導体チップ側の電極部と溶融接
合し、同時に最表層より下層のバンプ材料の内少なくと
も１つ以上のバンプ材料は固体状態のままであり、半導
体チップと配線回路基板と隙間の幅を確保できる。この
際、固体状態であるバンプ材料の高さを予め所望の寸法
に設定してバンプを形成しておけば、実装接合後の半導
体チップと配線回路基板の隙間の幅を所望の幅にするこ
とができる。
構成されるバンプにおいては、半導体チップと配線回路
基板を加熱により溶融接合する際には、最表層のバンプ
材料は溶融状態となり半導体チップ側の電極部と溶融接
合し、同時に最表層より下層のバンプ材料の内少なくと
も１つ以上のバンプ材料は固体状態のままであり、半導
体チップと配線回路基板と隙間の幅を確保できる。この
際、固体状態であるバンプ材料の高さを予め所望の寸法
に設定してバンプを形成しておけば、実装接合後の半導
体チップと配線回路基板の隙間の幅を所望の幅にするこ
とができる。
【００１７】また、バンプ２の形状は図１及び図２に示
すようなマッシュルーム形状のものや、図３及び図４に
示す他の実施形態のように、ストレート形状のものが例
示できるが本発明では形状についての特別な制限はな
い。
すようなマッシュルーム形状のものや、図３及び図４に
示す他の実施形態のように、ストレート形状のものが例
示できるが本発明では形状についての特別な制限はな
い。
【００１８】また、配線回路基板１には図１及び図３に
示すようにソルダーレジスト５が形成されている場合が
あるが、ソルダーレジスト５を形成しない態様とするこ
ともできる。
示すようにソルダーレジスト５が形成されている場合が
あるが、ソルダーレジスト５を形成しない態様とするこ
ともできる。
【００１９】比較として、従来のバンプ付き配線回路基
板の一例を図５及び図６に示す。この従来例では、バン
プ２は単一種のバンプ材料からなるので、バンプ材料が
溶融状態となり再度固化した時の高さを制御出来なかっ
た。そのために、溶融接合した半導体チップと配線回路
基板１の接続部の隙間の幅を制御出来ない問題があっ
た。
板の一例を図５及び図６に示す。この従来例では、バン
プ２は単一種のバンプ材料からなるので、バンプ材料が
溶融状態となり再度固化した時の高さを制御出来なかっ
た。そのために、溶融接合した半導体チップと配線回路
基板１の接続部の隙間の幅を制御出来ない問題があっ
た。
【００２０】本発明に係るバンプ付き配線回路基板の製
造方法についての一実施の形態は、図７に示すように、
プラスチック系やセラミックス系の材料で構成される絶
縁基板７上に融点の異なる複数のバンプ材料を、導体回
路６の電極端子となる部分に積層してバンプ２を形成す
る。その際、最表層のバンプ材料３が溶融する温度で、
最表層より下層のバンプ材料４は固体状態となるように
バンプ材料を選定し、まず、図７（ａ）、（ｂ）に示す
ように、導体回路６上に最表層より下層のバンプ材料４
を用いてバンプ２の中心部を形成し、次いで図７（ｃ）
に示すように最表層のバンプ材料３を積層してバンプ２
を完成する。ここで、バンプ２を形成する方法としてめ
っき法を用いると、バンプ径が100μm以下の微細な形状
の場合においても、簡単に良好な形状のバンプ形成がで
きるメリットがある。また、ここで言うめっき法には、
電解めっき法や無電解めっき法等の湿式めっき法や、蒸
着法等の乾式めっき法が適応できる。
造方法についての一実施の形態は、図７に示すように、
プラスチック系やセラミックス系の材料で構成される絶
縁基板７上に融点の異なる複数のバンプ材料を、導体回
路６の電極端子となる部分に積層してバンプ２を形成す
る。その際、最表層のバンプ材料３が溶融する温度で、
最表層より下層のバンプ材料４は固体状態となるように
バンプ材料を選定し、まず、図７（ａ）、（ｂ）に示す
ように、導体回路６上に最表層より下層のバンプ材料４
を用いてバンプ２の中心部を形成し、次いで図７（ｃ）
に示すように最表層のバンプ材料３を積層してバンプ２
を完成する。ここで、バンプ２を形成する方法としてめ
っき法を用いると、バンプ径が100μm以下の微細な形状
の場合においても、簡単に良好な形状のバンプ形成がで
きるメリットがある。また、ここで言うめっき法には、
電解めっき法や無電解めっき法等の湿式めっき法や、蒸
着法等の乾式めっき法が適応できる。
【００２１】
【実施例】厚み20μmのソルダーレジストにより60μmφ
のバンプ形成用ビアホールを形成した配線回路基板（絶
縁基板はアルミナ基板、導体回路は銅）を準備し、次い
で配線回路基板上に予め形成しておいた電気給電用リー
ドを通じてバンプ形成用ビアホール内の電極に電気を供
給し、最表層より下層のバンプ材料４として電解銅めっ
きを約40μm析出させた。次いで図８に示すように最表
層のバンプ材料３として電解Ｓｎ−Ａｇめっきを析出さ
せて積層し、バンプ付き配線回路基板１を作製した。図
８は、得られたバンプ付き配線回路基板１の断面写真を
基に作成した断面図であり、絶縁基板７上の導体回路６
の上に最表層より下層のバンプ材料４（銅めっき）と、
最表層のバンプ材料３（Ｓｎ−Ａｇめっき）が積層され
ている状態を示している。５はソルダーレジストであ
り、10μmの長さを示すインジケータも図中にしめして
いる。
のバンプ形成用ビアホールを形成した配線回路基板（絶
縁基板はアルミナ基板、導体回路は銅）を準備し、次い
で配線回路基板上に予め形成しておいた電気給電用リー
ドを通じてバンプ形成用ビアホール内の電極に電気を供
給し、最表層より下層のバンプ材料４として電解銅めっ
きを約40μm析出させた。次いで図８に示すように最表
層のバンプ材料３として電解Ｓｎ−Ａｇめっきを析出さ
せて積層し、バンプ付き配線回路基板１を作製した。図
８は、得られたバンプ付き配線回路基板１の断面写真を
基に作成した断面図であり、絶縁基板７上の導体回路６
の上に最表層より下層のバンプ材料４（銅めっき）と、
最表層のバンプ材料３（Ｓｎ−Ａｇめっき）が積層され
ている状態を示している。５はソルダーレジストであ
り、10μmの長さを示すインジケータも図中にしめして
いる。
【００２２】半導体チップと前記で得られたバンプ付き
配線回路基板を260℃に加熱し溶融接合したところ、半
導体チップとバンプ付き配線回路基板の接続部の隙間の
幅は20μmであり、幅のバラツキはσn-1＝0.7μmであっ
た。このように、この実施例では均一な幅の隙間を確保
できることが確認された。
配線回路基板を260℃に加熱し溶融接合したところ、半
導体チップとバンプ付き配線回路基板の接続部の隙間の
幅は20μmであり、幅のバラツキはσn-1＝0.7μmであっ
た。このように、この実施例では均一な幅の隙間を確保
できることが確認された。
【００２３】
【発明の効果】請求項１に係る発明のバンプ付き配線回
路基板では、最表層のバンプ材料が溶融する温度で、最
表層より下層のバンプ材料の内少なくとも１つ以上のバ
ンプ材料は固体であるので、溶融接合した後の半導体チ
ップと配線回路基板の隙間の幅を任意に設定することが
可能となる。従って、この発明のバンプ付き配線回路基
板によれば、半導体チップと配線回路基板とを接合した
場合の、半導体チップと配線回路基板の隙間の幅を任意
に設定でき、またそのバラツキを小くできるという効果
を奏する。
路基板では、最表層のバンプ材料が溶融する温度で、最
表層より下層のバンプ材料の内少なくとも１つ以上のバ
ンプ材料は固体であるので、溶融接合した後の半導体チ
ップと配線回路基板の隙間の幅を任意に設定することが
可能となる。従って、この発明のバンプ付き配線回路基
板によれば、半導体チップと配線回路基板とを接合した
場合の、半導体チップと配線回路基板の隙間の幅を任意
に設定でき、またそのバラツキを小くできるという効果
を奏する。
【００２４】請求項２に係る発明のバンプ付き配線回路
基板の製造方法では、最表層のバンプ材料が溶融する温
度で、最表層より下層のバンプ材料の内少なくとも１つ
以上のバンプ材料は固体であるように、バンプ材料を積
層して形成するので、半導体チップと配線回路基板とを
接合した場合の、半導体チップと配線回路基板の隙間の
幅を任意に設定でき、またそのバラツキを小くできるバ
ンプ付き配線回路を製造できる。
基板の製造方法では、最表層のバンプ材料が溶融する温
度で、最表層より下層のバンプ材料の内少なくとも１つ
以上のバンプ材料は固体であるように、バンプ材料を積
層して形成するので、半導体チップと配線回路基板とを
接合した場合の、半導体チップと配線回路基板の隙間の
幅を任意に設定でき、またそのバラツキを小くできるバ
ンプ付き配線回路を製造できる。
【００２５】請求項３に係る発明のバンプ付き配線回路
基板の製造方法では、めっき法で融点の異なる複数のバ
ンプ材料を積層してバンプを形成するので、容易に微細
な形状のバンプを形成できる。
基板の製造方法では、めっき法で融点の異なる複数のバ
ンプ材料を積層してバンプを形成するので、容易に微細
な形状のバンプを形成できる。
【図１】本発明の実施形態の構成を説明するための部分
断面図である。
断面図である。
【図２】同上の部分平面図である。
【図３】他の実施形態の構成を説明するための部分断面
図である。
図である。
【図４】同上の部分平面図である。
【図５】従来例の構成を説明するための部分平面図であ
る。
る。
【図６】同上の部分平面図である。
【図７】製造方法に係る発明の実施形態における工程を
説明するための部分断面図である。
説明するための部分断面図である。
【図８】実施例で得られたバンプ付き配線回路基板の断
面写真を基に作成した部分断面図である。
面写真を基に作成した部分断面図である。
１ 配線回路基板 ２ バンプ ３ 最表層のバンプ材料 ４ 最表層より下層のバンプ材料 ５ ソルダーレジスト ６ 導体回路 ７ 絶縁基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 雅也 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 川原 智之 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 田中 昇 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5F044 KK02 KK04 KK17 KK18 KK19
Claims (3)
- 【請求項１】 半導体チップを実装する為のバンプを形
成しているバンプ付き配線回路基板において、前記バン
プが融点の異なる複数のバンプ材料を積層して成り、且
つ最表層のバンプ材料が溶融する温度で、最表層より下
層のバンプ材料の内少なくとも１つ以上のバンプ材料は
固体であることを特徴とするバンプ付き配線回路基板。 - 【請求項２】 半導体チップを実装する為のバンプを形
成しているバンプ付き配線回路基板を製造する際に、融
点の異なる複数のバンプ材料を積層して前記バンプを形
成し、且つ最表層のバンプ材料が溶融する温度で、最表
層より下層のバンプ材料の内少なくとも１つ以上のバン
プ材料は固体であるバンプ材料を積層して形成すること
を特徴とするバンプ付き配線回路基板の製造方法。 - 【請求項３】 前記バンプを形成する方法が、めっき法
で融点の異なる複数のバンプ材料を積層して形成するこ
とを特徴とする請求項２記載のバンプ付き配線回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36038799A JP2001176921A (ja) | 1999-12-20 | 1999-12-20 | バンプ付き配線回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36038799A JP2001176921A (ja) | 1999-12-20 | 1999-12-20 | バンプ付き配線回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176921A true JP2001176921A (ja) | 2001-06-29 |
Family
ID=18469197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36038799A Pending JP2001176921A (ja) | 1999-12-20 | 1999-12-20 | バンプ付き配線回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176921A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217388A (ja) * | 2004-01-30 | 2005-08-11 | Phoenix Precision Technology Corp | 半導体パッケージ基板のプリ半田構造及びその製法 |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| KR100873040B1 (ko) * | 2002-06-11 | 2008-12-09 | 삼성테크윈 주식회사 | 반도체 팩키지 및, 반도체 팩키지의 범프 제조 방법 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
-
1999
- 1999-12-20 JP JP36038799A patent/JP2001176921A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873040B1 (ko) * | 2002-06-11 | 2008-12-09 | 삼성테크윈 주식회사 | 반도체 팩키지 및, 반도체 팩키지의 범프 제조 방법 |
| JP2005217388A (ja) * | 2004-01-30 | 2005-08-11 | Phoenix Precision Technology Corp | 半導体パッケージ基板のプリ半田構造及びその製法 |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101156238B (zh) | 电子零件连接用突起电极与电子零件安装体的制造方法 | |
| JP2004342988A (ja) | 半導体パッケージの製造方法、及び半導体装置の製造方法 | |
| US20120111616A1 (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP3554650B2 (ja) | 回路基板 | |
| JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
| JP2001176921A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JP2005026364A (ja) | 混成集積回路 | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| US8937256B2 (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
| JP4002117B2 (ja) | 多層基板及びその製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPH09246273A (ja) | バンプ構造 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| JP2004055958A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| JP2003338574A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2002353394A (ja) | ピン付き配線基板およびこれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |