JPS60143690A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS60143690A JPS60143690A JP25127983A JP25127983A JPS60143690A JP S60143690 A JPS60143690 A JP S60143690A JP 25127983 A JP25127983 A JP 25127983A JP 25127983 A JP25127983 A JP 25127983A JP S60143690 A JPS60143690 A JP S60143690A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- conductive pattern
- solder resist
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁基鈑上の導電パターンの所要の部分を除
いて半田レジストを施すようにした回路基板に関するも
のである。
いて半田レジストを施すようにした回路基板に関するも
のである。
従来例の構成とその問題点
従来のプリント基′板においては、導電パターンの保護
のため、またポ要な半田の消費を防止するために導電パ
ターンの半田付は部を除いて半田レジスト処理を施して
いる。
のため、またポ要な半田の消費を防止するために導電パ
ターンの半田付は部を除いて半田レジスト処理を施して
いる。
この場合、第１図のようにセラミック等からなる絶縁基
板１上に、たとえば銀−パラジウムよシなる導体２全印
刷し焼結後、上記導体２の半田付部を除いて半田レジス
ト３を塗布しており、この後、半田付部に半田４を用い
てチップ部品（図示せず）を実装するようにしているが
、このとき導体２の端縁は第１図に示すように半田レジ
スト３によってオーバーコートされている。
板１上に、たとえば銀−パラジウムよシなる導体２全印
刷し焼結後、上記導体２の半田付部を除いて半田レジス
ト３を塗布しており、この後、半田付部に半田４を用い
てチップ部品（図示せず）を実装するようにしているが
、このとき導体２の端縁は第１図に示すように半田レジ
スト３によってオーバーコートされている。
しかるに、この場合、次のような問題点がある。
スズ＜Ｓｎ）”ｋ主成分とした半田は、銀糸の導体と拡
散しやすく、その量は回路基板から発熱する温度に比例
する。このため第２図に示すように、導体２の端縁にオ
ーバーラツプした半田レジストの下部に半田（ａｎ）が
拡散し体積膨張する。この結果、半田と導体の界面にク
ラックが発生し、電気的接続の信頼性を低下させるとい
う不都合があった。
散しやすく、その量は回路基板から発熱する温度に比例
する。このため第２図に示すように、導体２の端縁にオ
ーバーラツプした半田レジストの下部に半田（ａｎ）が
拡散し体積膨張する。この結果、半田と導体の界面にク
ラックが発生し、電気的接続の信頼性を低下させるとい
う不都合があった。
発明の目的
本発明は、上記従来の欠点を除去するものであり、半田
の拡散による半田クラックの発生を未然に防止すること
を目的とする。
の拡散による半田クラックの発生を未然に防止すること
を目的とする。
発明の構成
本発明は、導体への半田レジストのオーバーラツプをな
くし、逆に導電パターンの半田付部はもちろんのこと、
その周囲も除いて半田レジスト処理を施すようにしたも
のであり、半田の拡散がなくなり、またあったとしても
微少なものとなり、半田のクラックが生じないものであ
る。
くし、逆に導電パターンの半田付部はもちろんのこと、
その周囲も除いて半田レジスト処理を施すようにしたも
のであり、半田の拡散がなくなり、またあったとしても
微少なものとなり、半田のクラックが生じないものであ
る。
実施例の説明
以下、本発明の一実施例を第３図〜第６図を用いて説明
する。
する。
この例においては導電パターン６が、半田付部６ａと、
この半田付部６ａよシ導き出される配線部６ｂとよυな
るものである。このような導電パターン５をセラミック
等よりなる絶縁基板６の面上に印刷形成し、さらにその
上に半田レジスト７を施すが、このとき図示するように
導電パターン５の半田付部６ａはもちろんのこと、この
半田付部６ａの周囲を除いて半田レジスト７を塗布する
。
この半田付部６ａよシ導き出される配線部６ｂとよυな
るものである。このような導電パターン５をセラミック
等よりなる絶縁基板６の面上に印刷形成し、さらにその
上に半田レジスト７を施すが、このとき図示するように
導電パターン５の半田付部６ａはもちろんのこと、この
半田付部６ａの周囲を除いて半田レジスト７を塗布する
。
すなわち、半田付部６亀はもちろんのこと、そのほぼ全
周囲に半田レジスト除去部８を設ける。この半田レジス
ト除去部８の巾は０．１〜０−２ｍｍ程度が好しい。
周囲に半田レジスト除去部８を設ける。この半田レジス
ト除去部８の巾は０．１〜０−２ｍｍ程度が好しい。
このような構成によれば、半田９と半田レジスト７の接
触部は巾のせまい配線部６ｂの部分のみとなり、半田の
拡散は微少であり、半田と導電パターンの界面にクラッ
クが生じるおそれはないものである。なお、配線部を有
しない導電パターンの場合は、その全周囲に半田レジス
ト除去部が形成されるため、半田の拡散は全く生じない
ものである。
触部は巾のせまい配線部６ｂの部分のみとなり、半田の
拡散は微少であり、半田と導電パターンの界面にクラッ
クが生じるおそれはないものである。なお、配線部を有
しない導電パターンの場合は、その全周囲に半田レジス
ト除去部が形成されるため、半田の拡散は全く生じない
ものである。
発明の効果
以上のように、本発明によれば、導電パターンの半田付
部の周囲に所定の範囲で半田レジストの施されていない
部分を設けることにより、半田の拡散現象が生じ難くな
り、半田と導電パターンとの界面にクラックが生じるこ
とがなくなるものである。
部の周囲に所定の範囲で半田レジストの施されていない
部分を設けることにより、半田の拡散現象が生じ難くな
り、半田と導電パターンとの界面にクラックが生じるこ
とがなくなるものである。
第１図は従来例の回路基鈑の断面図、第２図は第１図の
回路基板の問題点を説明するための断面−ベーン 図、第３図は本発明の一実施例における回路基板の平面
図、第４図、第６図は同基板の互いに異なる方向からの
断面図である。 ６・・・・・・導電パターン、６・・・・・・絶縁基板
、７・・・・・・半田レジスト、８・・・・・・半田レ
ジスト除去部、９・・・・・・半田。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
月
回路基板の問題点を説明するための断面−ベーン 図、第３図は本発明の一実施例における回路基板の平面
図、第４図、第６図は同基板の互いに異なる方向からの
断面図である。 ６・・・・・・導電パターン、６・・・・・・絶縁基板
、７・・・・・・半田レジスト、８・・・・・・半田レ
ジスト除去部、９・・・・・・半田。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
月
Claims (1)
- 絶縁基板の少なくとも一面に導電パターンを形成し、上
記導電パターンの半田付部およびこの半田付部の周囲を
除いて上記−縁基板および導電パターン上に半田レジス
トヲ施し、上記半田付部の周囲に半田レジストの施され
ていない部分を設けた回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25127983A JPS60143690A (ja) | 1983-12-29 | 1983-12-29 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25127983A JPS60143690A (ja) | 1983-12-29 | 1983-12-29 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143690A true JPS60143690A (ja) | 1985-07-29 |
Family
ID=17220430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25127983A Pending JPS60143690A (ja) | 1983-12-29 | 1983-12-29 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143690A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
-
1983
- 1983-12-29 JP JP25127983A patent/JPS60143690A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0234462B2 (ja) | ||
| JPS60143690A (ja) | 回路基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2563859B2 (ja) | 表面実装用ハイブリッドｉｃの端子構造 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JP2530725Y2 (ja) | 磁気ヘッド装置 | |
| JP2770692B2 (ja) | 厚膜多層回路基板 | |
| JPS62174997A (ja) | チツプ部品のプリント基板実装構造 | |
| JPS61236191A (ja) | 集積回路搭載基板 | |
| JPS63153888A (ja) | 厚膜回路基板 | |
| JPH06334316A (ja) | チップ部品搭載用回路基板 | |
| JPH0714874A (ja) | 半導体装置 | |
| JPH05129767A (ja) | プリント配線基板 | |
| JPS63156390A (ja) | 混成集積回路部品 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS6096868U (ja) | プリント配線板 | |
| JPS62158390A (ja) | 電子回路装置 | |
| JPS589598B2 (ja) | インサツカイロバン | |
| JPS60103864U (ja) | 回路基板 | |
| JPH05206625A (ja) | 配線プリント基板 | |
| JPS6055697A (ja) | セラミック配線基板 |