JP2000260661A - チップ部品およびチップ部品実装基板 - Google Patents

Abstract

(57)【要約】 【課題】 電子部品基板上に容易に高密度実装できるチ
ップ部品を提供すること。 【解決手段】 チップ部品本体１０と前記チップ部品本
体の両端に設けられた電極１２ａ、１２ｂとを有するチ
ップ部品１であって、前記チップ部品本体１０の上面ま
たは下面のうち一方の面には、凹部１５が形成され、他
方の面には、前記チップ部品１を上下に重ねて実装した
場合に、前記凹部１５と係合する凸部１４が形成された
ものとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ部品に関
し、特に、電子部品基板上に高密度に実装することがで
きるチップ部品に関する。

【０００２】

【従来の技術】近年、情報機器装置の小型化、薄型化に
伴いその構成部品である電子回路基板の面積も縮小の一
途を辿っている。その反面、電子回路基板上に実装すべ
き電子回路部品は、回路の高速化、高機能化により増加
しており、与えられた電子回路基板上に、必要とされる
電子回路部品をいかにして高密度に実装するかが課題と
なっている。

【０００３】

【発明が解決しようとする課題】電子回路部品の中でも
チップ部品は、装置を安定的に動作させる為に重要な部
品であり、処理速度の高速化、高機能化に伴いその数は
増加していて、チップ部品を電子回路基板上に平面的に
実装する従来の実装方法では、対応が困難となってい
る。本発明は、前記課題に鑑みなされたものであり、電
子部品基板上に容易に高密度実装できるチップ部品を提
供することを目的としている。

【０００４】

【課題を解決するための手段】本発明のチップ部品は、
チップ部品本体と前記チップ部品本体の両端に設けられ
た電極とを有するチップ部品であって、前記チップ部品
本体の上面または下面のうち一方の面には、凹部が形成
され、他方の面には、前記チップ部品を上下に重ねて実
装した場合に、前記凹部と係合する凸部が形成されたこ
とを特徴とする。

【０００５】上記のチップ部品においては、チップ部品
本体の大きさが異なるチップ部品を上下に重ねて実装し
た場合にチップ部品の電極どうしが対向するように、電
極の他のチップ部品の電極と対向する面を前記チップ本
体の中央方向側に延在させたものとしてもよい。また、
前記チップ部品を上下に貫通する導体であり、前記チッ
プ部品本体と電気的に接続されない電極を有するものと
してもよい。さらに、上記のチップ部品においては、前
記凹部には、非導電性接着剤が塗布され、前記チップ部
品を上下に重ねて実装した場合に接続面の一部を形成す
る電極の表面には、半田が塗布されたものとするのが好
ましい。

【０００６】また、本発明のチップ部品は、チップ部品
本体と前記チップ部品本体の両端に設けられた電極とを
有するチップ部品であって、前記チップ部品本体の大き
さが異なるチップ部品を上下に重ねて実装した場合にチ
ップ部品の電極どうしが対向するように、電極の他のチ
ップ部品の電極と対向する面を前記チップ本体の中央方
向側に延在させたことを特徴とする。本発明のチップ部
品は、チップ部品本体と前記チップ部品本体の両端に設
けられた電極とを有するチップ部品であって、前記チッ
プ部品を上下に貫通する導体であり、前記チップ部品本
体と電気的に接続されない電極を有することを特徴とす
る。

【０００７】また、本発明のチップ部品実装基板は、上
記のチップ部品が電子回路基板上に重ねて実装されたこ
とを特徴とする。

【０００８】

【発明の実施の形態】図１は、本発明の第１実施形態の
チップ部品を示した図である。このチップ部品１は、チ
ップ部品本体１０と、チップ部品本体１０の両端に設け
られ、チップ部品本体１０内部に備えられている抵抗、
コンデンサ、コイル等と接続された電極１２ａ、１２ｂ
とからなっている。チップ部品本体１０の上面には、凸
部１４が形成され、下面には、凹部１５が形成されてい
る。このチップ部品１は、前記チップ部品１を重ねて実
装した場合に、チップ部品本体１０の凹部１５と凸部１
４とが係合するようになっている。また、凹部１５に
は、非導電性接着剤が塗布されている。さらに、チップ
部品１を重ねて実装した場合に、接続面の一部を形成す
る電極１２ａ、１２ｂの表面には、クリーム半田が塗布
されている。

【０００９】図４は、図１に示すチップ部品を２つ重ね
て電子回路基板上に実装した状況を示した図である。図
４において、符号１８は電子回路基板を示している。こ
の電子回路基板１８上には、図１に示すチップ部品が２
つ重ねられ（以下、下側に配置されているチップ部品を
「下側チップ部品１ａ」といい、上側に配置されている
チップ部品を「上側チップ部品１ｂ」という。）て、実
装されている。

【００１０】電子回路基板１８上には、下側チップ部品
１ａを実装するためのパッド５、６が設けられている。
パッド５、６上には、下側チップ部品１ａの凹部１５が
電子回路基板１８側となるように配置され、半田付けさ
れている。さらに、下側チップ部品１ａの上には、上側
チップ部品１ｂの凹部１５が下側チップ部品１ａ側とな
るように、上側チップ部品１ｂが配置されている。そし
て、上側チップ部品１ｂの凹部１５と下側チップ部品１
ａの凸部１４とが係合され、非導電性接着剤により固定
されている。また、上側チップ部品１ｂと下側チップ部
品１ａとの接続面の一部を形成する電極は、熱処理され
たクリーム半田により接続されている。

【００１１】図１に示すチップ部品を２つ重ねて電子回
路基板１８上に実装するには、まず、図５に示すパッド
５、６を有する電子回路基板１８上に、図６に示すよう
に、下側チップ部品１ａを半田付けする。その際、下側
チップ部品１ａの凹部１５が電子回路基板１８側となる
ように半田付けする。この半田付け方法は、従来と同一
の方法を用いることができる。次に、下側チップ部品１
ａの上面に上側チップ部品１ｂをスタック実装する。そ
の工程で、下側チップ部品１ａの凸部１４と上側チップ
部品１ｂの凹部１５とを係合させ、凹部１５に塗布して
ある非導電性接着剤により下側チップ部品１ａ上に上側
チップ部品１ｂを固定する。

【００１２】続いて、上側チップ部品１ｂと下側チップ
部品１ａとの接続面の一部を形成する電極の表面に塗布
されている半田クリームに対し熱処理を行うことによ
り、下側チップ部品１ａと上側チップ部品１ｂの電極は
電気的に接続され、図４に示すようにスタック実装でき
る。

【００１３】このようなチップ部品１は、チップ部品本
体１０の上面には凸部１４が形成され、下面にはチップ
部品１を重ねて実装した場合に、凸部１４と係合する凹
部１５が形成され、凹部１５には、非導電性接着剤が塗
布されたものであるので、チップ部品１を重ねて実装す
る場合に、凹部と凸部とを非導電性接着剤を介して係合
させることができ、重なり合うチップ部品１の電極どう
しの位置合わせが容易で、凹部１４と凸部１５とを係合
した安定した状態でチップ部品１どうしを接合すること
ができるものとなる。

【００１４】また、凹部１４には、非導電性接着剤が塗
布されているので、電極間の半田ブリッジを防ぐことが
でき、信頼性の高い電子回路基板を形成することができ
るものとなる。さらに、チップ部品１を重ねて実装した
場合に接続面の一部を形成する電極１２ａ、１２ｂの表
面には、クリーム半田が塗布されているので、チップ部
品１を重ねて実装する場合に、各々の電極を半田ゴテで
半田付けする必要は無く、一括リフロー半田付けができ
るチップ部品となる。

【００１５】また、このようなチップ部品１は、基板１
８上に、容易に重ねて実装することができるため、電子
回路基板上の部品実装面積を削減することができ、電子
回路基板の縮小化、そして情報処理装置の小型化が可能
となる。

【００１６】図２は、本発明の第２実施形態のチップ部
品を示した図である。本発明の第２実施形態のチップ部
品２が、上述した第１実施形態のチップ部品１と異なる
ところは、チップ部品本体２０の大きさがチップ部品本
体１０と比較して大きく、チップ部品１をチップ部品２
の上に重ねて実装した場合に、チップ部品１、２の電極
どうしが対向するように、第１実施形態の電極１２ａ、
１２ｂと比較して電極２２ａ、２２ｂの上面の面積を拡
大したところである。

【００１７】このようなチップ部品２では、チップ部品
本体２０の大きさがチップ部品本体１０と比較して大き
いチップ部品１を、チップ部品２の上に重ねて実装した
場合に、チップ部品１、２の電極どうしが対向するよう
に、電極２２ａ、２２ｂの上面の面積を拡大したもので
あるため、チップ部品１をチップ部品２の上に重ねて実
装した場合に、チップ部品１、２の電極どうしを容易に
電気的に接続することができる。

【００１８】図３は、本発明の第３実施形態のチップ部
品を示した図である。本発明の第３実施形態のチップ部
品３が、上述した第１実施形態のチップ部品１と異なる
ところは、チップ部品本体３０と電極３２ａとの間に、
チップ部品３を重ねて実装した場合にチップ部品３の上
下方向に貫通する導体として用いることができ、チップ
部品本体３０と電気的に接続されない電極３２ｃと、電
極３２ａと電極３２ｃとが電気的に接続されないように
する絶縁層１３とが設けられているところである。

【００１９】このチップ部品３において、電極３２ａ
は、チップ部品本体３０と電気的に接続されている。電
極３２ａとチップ部品本体３０との接続は、電極３２ｃ
と絶縁層１３とを貫通する図示しない導体によって行わ
れている。この導体と電極３２ｃとは、絶縁されてい
る。

【００２０】このようなチップ部品３では、チップ部品
本体３０と電気的に接続されない電極３２ｃが設けら
れ、前記電極３２ｃは、チップ部品３の上下方向に貫通
する導体として用いることができるため、例えば、電子
回路基板上にチップ部品３を実装し、その上に他のチッ
プ部品を実装した場合、チップ部品３のチップ部品本体
３０と電気的に接続されている電極３２ａを介在するこ
となく、チップ部品３の上に実装された他の部品と電子
回路基板とを電気的に接続することができる。

【００２１】なお、本発明のチップ部品は、上述したよ
うに、２段重ねて実装することができるが、チップ部品
が凸部及び凹部を有している為、装置内部のチップ部品
の実装高さ制限内で３段以上重ねたスタック実装も可能
である。

【００２２】次に、本発明のチップ部品を電子回路基板
上に実装したチップ部品実装基板について説明する。図
７は、電子回路の一例を示した図である。図７に示す電
子回路において、ＬＳＩ４１のピンＰ１はＶＣＣに、ピ
ンＰ２はＧＮＤに接続され、その間にコンデンサＣ１、
Ｃ２が接続されている。図８は、図７に示した電子回路
に基づいて電子回路基板上に図１に示すチップ部品を実
装したチップ部品実装基板を示した図であり、図９は、
図７に示した電子回路に基づいて電子回路基板上に図１
および図２に示すチップ部品を実装したチップ部品実装
基板を示した図である。図８および図９において、電子
回路基板１９上には、ＬＳＩ４１のピンＰ１、Ｐ２用の
パッド５１、パッド５２、コンデンサＣ１、Ｃ２を実装
する為のパッド５３、パッド５４、これらパッド５１、
５２、５３、５４を電気的に接続する為の導体Ｌ、ＬＳ
Ｉ４１のピンＰ１をＶＣＣに接続する為のスルーホール
ＴＨ１、ＧＮＤに接続する為のスルーホールＴＨ２が設
けられている。

【００２３】ここで例えば、コンデンサＣ１、Ｃ２の大
きさがＣ１＝Ｃ２である場合、図１または図２に示すチ
ップ部品を２つ使用し、それらを２段に重ねて電子回路
基板上に実装すれば図８に示す様に実装することができ
る。例えば、Ｃ１＞Ｃ２である場合、Ｃ１に対し図２に
示すチップ部品を、Ｃ２に対し図１に示すチップ部品を
使用し、図２に示すチップ部品の上に図１に示すチップ
部品を重ねて実装すれば図９に示す様に実装することが
できる。

【００２４】このようなチップ部品実装基板は、電子回
路基板上に本発明のチップ部品を２つ重ねて実装したも
のであるため、電子回路基板上の部品実装面積を削減す
ることができ、電子回路基板の縮小化、そして情報処理
装置の小型化が可能となる。

【００２５】図１０は、電子回路の他の例を示した図で
ある。図１０に示す電子回路において、ＬＳＩ４２、Ｌ
ＳＩ４３間に接続される信号線上に抵抗Ｒ１とコンデン
サＣ３が接続され、コンデンサＣ３の一方は、ＧＮＤに
接続されている。図１１および図１２は、図１０に示し
た電子回路に基づいて作製した電子回路基板を示した図
である。図１１および図１２において、電子回路基板１
６、１７上には、ＬＳＩ４２のＰ１用パッド６５、ＬＳ
Ｉ４３のＰ２用パッド６６、抵抗Ｒ１、コンデンサＣ３
を実装する為のパッド６７、パッド６８、パッド６９、
これらパッド６６、６７、６８、６９を電気的に接続す
る為の導体Ｌ、コンデンサＣ３の一方をＧＮＤに接続す
る為のスルーホールＴＨ３またはスルーホールＴＨ４が
配されている。特に、図８および図９と比べて、パッド
６８が図３の電極３２ｃ用に追加されている。

【００２６】ここで、抵抗Ｒ１、コンデンサＣ３の大き
さがＲ１＞Ｃ３の場合は、Ｒ１に対しては、図３に示す
チップ部品、コンデンサＣ３に対しては、図１に示すチ
ップ部品を使用すれば、図１１に示す電子回路基板１６
を用いて図１３に示す様に実装することができる。又、
逆に大きさがＲ１＜Ｃ３の場合はＲ１に対し図１に示す
チップ部品、コンデンサＣ３に対しては、図３に示すチ
ップ部品を使用すれば図１２に示す電子回路基板１７を
用いて同様に実装することができる。

【００２７】このようなチップ部品実装基板は、電子回
路基板上に本発明のチップ部品を２つ重ねて実装したも
のであるため、電子回路基板上の部品実装面積を削減す
ることができ、電子回路基板の縮小化、そして情報処理
装置の小型化が可能となる。

【００２８】

【発明の効果】以上説明したように、本発明のチップ部
品によれば、電子回路基板上の部品実装面積を削減する
ことができ、電子回路基板の縮小化、そして情報処理装
置の小型化が可能となる効果がある。チップ部品のスタ
ック実装実現において、本発明のチップ部品は、凸部及
び凹部を設け、その凹部に非導電性接着剤を有している
為、電極同士の半田付けを安定した状態で行える効果が
あり、更に非導電性接着剤の為に電極間の半田ブリッジ
が防げ、高信頼性を得られる効果がある。また、本発明
のチップ部品のスタック実装時の半田付け熱処理方法に
ついては、予め凸部側の電極に半田クリームが塗布して
ある為、各々の電極を半田ゴテで半田付けする必要は無
く、一括リフロー半田付けができる効果がある。

【図面の簡単な説明】

【図１】 本発明の第１実施形態のチップ部品を示した
図である。

【図２】 本発明の第２実施形態のチップ部品を示した
図である。

【図３】 本発明の第３実施形態のチップ部品を示した
図である。

【図４】 図１に示すチップ部品を２つ重ねて電子回路
基板上に実装した状況を示した図である。

【図５】 電子回路基板の一例を示した図である。

【図６】 図５に示した電子回路基板上に、図１で示し
たチップ部品を実装した状況を示す図である。

【図７】 電子回路の一例を示した図である。

【図８】 図７に示した電子回路に基づいて電子回路基
板上に図１に示すチップ部品を実装したチップ部品実装
基板を示した図である。

【図９】 図７に示した電子回路に基づいて電子回路基
板上に図１および図２に示すチップ部品を実装したチッ
プ部品実装基板を示した図である。

【図１０】 電子回路の他の例を示した図である。

【図１１】 図１０に示した電子回路に基づいて作製し
た電子回路基板の一例を示した図である。

【図１２】 図１０に示した電子回路に基づいて作製し
た電子回路基板の他の例を示した図である。

【図１３】 図１１に示した電子回路基板上に、図１お
よび図３に示すチップ部品を実装したチップ部品実装基
板を示した図である。

【符号の説明】

１、２、３ チップ部品 １０、２０、３０ チップ部品本体 １２ａ、１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｃ 電
極 １３ 絶縁層 １４ 凸部 １５ 凹部 １６、１７、１８、１９ 電子回路基板 ５、６、５１、５２、５３、５４、６５、６６、６７、
６８、６９ パッド ４１、４２、４３ ＬＳＩ Ｐ１、Ｐ２ ピン Ｃ１、Ｃ２、Ｃ３ コンデンサ Ｌ 導体 ＴＨ１、ＴＨ２、ＴＨ３、ＴＨ４ スルーホール Ｒ１ 抵抗

Claims (7)

【特許請求の範囲】
1. 【請求項１】 チップ部品本体と前記チップ部品本体の
   両端に設けられた電極とを有するチップ部品であって、 前記チップ部品本体の上面または下面のうち一方の面に
   は、凹部が形成され、他方の面には、前記チップ部品を
   上下に重ねて実装した場合に、前記凹部と係合する凸部
   が形成されたことを特徴とするチップ部品。
2. 【請求項２】 前記チップ部品本体の大きさが異なるチ
   ップ部品を上下に重ねて実装した場合にチップ部品の電
   極どうしが対向するように、電極の他のチップ部品と対
   向する面を前記チップ本体の中央方向側に延在させたこ
   とを特徴とする請求項１に記載のチップ部品。
3. 【請求項３】 前記チップ部品を上下に貫通する導体で
   あり、前記チップ部品本体と電気的に接続されない電極
   を有することを特徴とする請求項１に記載のチップ部
   品。
4. 【請求項４】 前記凹部には、非導電性接着剤が塗布さ
   れ、 前記チップ部品を上下に重ねて実装した場合に接続面の
   一部を形成する電極の表面には、半田が塗布されたこと
   を特徴とする請求項１ないし請求項３に記載のチップ部
   品。
5. 【請求項５】 チップ部品本体と前記チップ部品本体の
   両端に設けられた電極とを有するチップ部品であって、 前記チップ部品本体の大きさが異なるチップ部品を上下
   に重ねて実装した場合にチップ部品の電極どうしが対向
   するように、電極の他のチップ部品の電極と対向する面
   を前記チップ本体の中央方向側に延在させたことを特徴
   とする記載のチップ部品。
6. 【請求項６】 チップ部品本体と前記チップ部品本体の
   両端に設けられた電極とを有するチップ部品であって、 前記チップ部品を上下に貫通する導体であり、前記チッ
   プ部品本体と電気的に接続されない電極を有することを
   特徴とするチップ部品。
7. 【請求項７】 請求項１ないし請求項６記載のチップ部
   品が電子回路基板上に重ねて実装されたことを特徴とす
   るチップ部品実装基板。