JPH08181241A - チップキャリア及びこのチップキャリアを用いた半導体装置 - Google Patents
チップキャリア及びこのチップキャリアを用いた半導体装置Info
- Publication number
- JPH08181241A JPH08181241A JP6320195A JP32019594A JPH08181241A JP H08181241 A JPH08181241 A JP H08181241A JP 6320195 A JP6320195 A JP 6320195A JP 32019594 A JP32019594 A JP 32019594A JP H08181241 A JPH08181241 A JP H08181241A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- substrate
- semiconductor device
- opening
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 チップキャリアの大きさを大きくすることな
く、半導体装置の集積度に応じた端子電極を確保するこ
とができるチップキャリア及びこのチップキャリアを使
用した半導体装置を提供することにある。 【構成】 本発明のチップキャリアは、基板端面に複数
の第１の端子電極４を有するチップキャリアにおいて、
基板１に開口部２を形成し、この開口部２の内周面に複
数の第２の端子電極３が間隔をもって形成されているこ
とを特徴とする。
く、半導体装置の集積度に応じた端子電極を確保するこ
とができるチップキャリア及びこのチップキャリアを使
用した半導体装置を提供することにある。 【構成】 本発明のチップキャリアは、基板端面に複数
の第１の端子電極４を有するチップキャリアにおいて、
基板１に開口部２を形成し、この開口部２の内周面に複
数の第２の端子電極３が間隔をもって形成されているこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、チップキャリア及びこ
のチップキャリアを用いた半導体装置に関するものであ
る。
のチップキャリアを用いた半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来のチップキャリアの一例を図６に基
づいて説明する。チップキャリアを構成する基板１は、
例えば、プリント配線板で構成され、このプリント配線
板の側面に端子電極４が形成されている。この端子電極
４は、チップキャリアを構成する基板１の側面に、互い
に一定間隔をおいて形成されるもので、基板１の周縁部
にめっきスルーホールを形成し、このめっきスルーホー
ルを半裁して形成されるもので、この端子電極４をはん
だ付けによりプリント配線板からなるマザーボードに導
通接続される。
づいて説明する。チップキャリアを構成する基板１は、
例えば、プリント配線板で構成され、このプリント配線
板の側面に端子電極４が形成されている。この端子電極
４は、チップキャリアを構成する基板１の側面に、互い
に一定間隔をおいて形成されるもので、基板１の周縁部
にめっきスルーホールを形成し、このめっきスルーホー
ルを半裁して形成されるもので、この端子電極４をはん
だ付けによりプリント配線板からなるマザーボードに導
通接続される。
【０００３】このチップキャリアは、基板１の中央部に
半導体チップ５を搭載する窪み１５が形成され、この窪
み１５に半導体チップ５が搭載され、基板１上に形成さ
れた導電回路と、この半導体チップ５とを、ワイヤーボ
ンディング７により接続し、さらに、図７のごとく窪み
１５を閉塞するアルミリッド１６や、基板１上に耐湿性
を高めるために封止材を封入して使用していた。
半導体チップ５を搭載する窪み１５が形成され、この窪
み１５に半導体チップ５が搭載され、基板１上に形成さ
れた導電回路と、この半導体チップ５とを、ワイヤーボ
ンディング７により接続し、さらに、図７のごとく窪み
１５を閉塞するアルミリッド１６や、基板１上に耐湿性
を高めるために封止材を封入して使用していた。
【０００４】しかし、上記チップキャリアをプリント配
線板からなるマザーボードに搭載して用いる場合、半導
体チップの集積度に応じて端子電極の数が多くなると、
基板１の辺の長さを長くする必要が生じ、チップキャリ
アの大きさを大きくする必要があった。
線板からなるマザーボードに搭載して用いる場合、半導
体チップの集積度に応じて端子電極の数が多くなると、
基板１の辺の長さを長くする必要が生じ、チップキャリ
アの大きさを大きくする必要があった。
【０００５】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
チップキャリアの大きさを大きくすることなく、半導体
装置の集積度に応じた端子電極を確保することができる
チップキャリア及びこのチップキャリアを使用した半導
体装置を提供することにある。
鑑みてなされたものであり、その目的とするところは、
チップキャリアの大きさを大きくすることなく、半導体
装置の集積度に応じた端子電極を確保することができる
チップキャリア及びこのチップキャリアを使用した半導
体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
チップキャリアは、基板端面に複数の第１の端子電極４
を有するチップキャリアにおいて、基板１に開口部２を
形成し、この開口部２の内周面に複数の第２の端子電極
３が間隔をもって形成されていることを特徴とする。
チップキャリアは、基板端面に複数の第１の端子電極４
を有するチップキャリアにおいて、基板１に開口部２を
形成し、この開口部２の内周面に複数の第２の端子電極
３が間隔をもって形成されていることを特徴とする。
【０００７】また、本発明の請求項２に係る半導体装置
は、請求項１記載のチップキャリアの該基板１の開口部
２に、電子部品５を搭載したことを特徴とする。
は、請求項１記載のチップキャリアの該基板１の開口部
２に、電子部品５を搭載したことを特徴とする。
【０００８】また、本発明の請求項３に係る半導体装置
は、請求項１記載のチップキャリアをマザーボード１１
に実装し、該チップキャリアの開口部２とマザーボード
１１で形成された凹部９に電子部品５を収容したことを
特徴とする。
は、請求項１記載のチップキャリアをマザーボード１１
に実装し、該チップキャリアの開口部２とマザーボード
１１で形成された凹部９に電子部品５を収容したことを
特徴とする。
【０００９】
【作用】本発明の請求項１に係るチップキャリアは、基
板端面に複数の第１の端子電極４と、基板１に開口部２
を穿設し、この開口部２の内周面に第２の端子電極３を
有するので、同じ大きさの従来のチップキャリアに比べ
て端子電極の数が多く、集積度を大幅に向上することが
できる。したがって、同じ集積度を有する従来のチップ
キャリアに比べ、プリント配線板からなるマザーボード
に占める搭載面積が小さくなる。
板端面に複数の第１の端子電極４と、基板１に開口部２
を穿設し、この開口部２の内周面に第２の端子電極３を
有するので、同じ大きさの従来のチップキャリアに比べ
て端子電極の数が多く、集積度を大幅に向上することが
できる。したがって、同じ集積度を有する従来のチップ
キャリアに比べ、プリント配線板からなるマザーボード
に占める搭載面積が小さくなる。
【００１０】また、本発明の請求項２に係る半導体装置
は、上記請求項１記載のチップキャリアの該基板１の開
口部２に、電子部品５を搭載しているので、電子部品５
を該開口部２に形成された第２の端子電極３及び基板側
面の第１の端子電極４を介してマザーボード１３と導通
回路を形成することが可能となり、高密度化を図ること
ができる。
は、上記請求項１記載のチップキャリアの該基板１の開
口部２に、電子部品５を搭載しているので、電子部品５
を該開口部２に形成された第２の端子電極３及び基板側
面の第１の端子電極４を介してマザーボード１３と導通
回路を形成することが可能となり、高密度化を図ること
ができる。
【００１１】また、本発明の請求項３に係る半導体装置
は、請求項１記載のチップキャリアをマザーボード１１
に実装し、該チップキャリアの開口部２とマザーボード
１１で形成された凹部９に電子部品５を収容しているの
で、電子部品５をチップキャリアの表面だけでなく、マ
ザーボード１１上にも搭載することが可能となり、搭載
位置の自由度を増加し、電子部品１２とマザーボード１
１との一連の導通回路の形成を容易にすることができ
る。
は、請求項１記載のチップキャリアをマザーボード１１
に実装し、該チップキャリアの開口部２とマザーボード
１１で形成された凹部９に電子部品５を収容しているの
で、電子部品５をチップキャリアの表面だけでなく、マ
ザーボード１１上にも搭載することが可能となり、搭載
位置の自由度を増加し、電子部品１２とマザーボード１
１との一連の導通回路の形成を容易にすることができ
る。
【００１２】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【００１３】
【実施例】図１は本発明の一実施例に係るチップキャリ
アの斜視図である。
アの斜視図である。
【００１４】図１に示す如く、本発明に係るチップキャ
リアは、方形の基板１の４辺からなる側面に、互いに一
定間隔を有する第１の端子電極４が形成されている。こ
の第１の端子電極４は、基板の外形端部に複数のめっき
スルーホールを形成し、このめっきスルーホールを半裁
して形成されたものであり、該基板１の表面や裏面に形
成された回路パターンと接続されている。
リアは、方形の基板１の４辺からなる側面に、互いに一
定間隔を有する第１の端子電極４が形成されている。こ
の第１の端子電極４は、基板の外形端部に複数のめっき
スルーホールを形成し、このめっきスルーホールを半裁
して形成されたものであり、該基板１の表面や裏面に形
成された回路パターンと接続されている。
【００１５】また、この基板１には開口部２が形成さ
れ、この開口部２の内周面に複数の第２の端子電極３が
一定間隔を有して形成されている。この第２の端子電極
３も上記基板側面に形成された第１の端子電極４と同
様、基板１の表面や裏面に形成された回路パターン１４
と接続されている。
れ、この開口部２の内周面に複数の第２の端子電極３が
一定間隔を有して形成されている。この第２の端子電極
３も上記基板側面に形成された第１の端子電極４と同
様、基板１の表面や裏面に形成された回路パターン１４
と接続されている。
【００１６】このチップキャリアを構成する基板１は、
表裏に回路パターン１４を有するプリント配線板を用い
ることができる。
表裏に回路パターン１４を有するプリント配線板を用い
ることができる。
【００１７】また、図１は、基板１に形成された開口部
２を１つ有するチップキャリアを説明したが、特にその
開口部２の数は任意で、必要に応じて、複数個形成して
もよい。
２を１つ有するチップキャリアを説明したが、特にその
開口部２の数は任意で、必要に応じて、複数個形成して
もよい。
【００１８】このように、基板１の内部に開口部２を形
成し、この開口部２の内周面に第２の端子電極３を形成
することにより、端子電極の数を増加することができ、
集積度を向上することができる。
成し、この開口部２の内周面に第２の端子電極３を形成
することにより、端子電極の数を増加することができ、
集積度を向上することができる。
【００１９】図２（ａ）は、チップキャリアに半導体チ
ップを搭載した本発明の半導体装置の一実施例の斜視図
で、図２（ｂ）は、図２（ａ）に示す半導体装置をＡ−
Ａで破断した断面図である。
ップを搭載した本発明の半導体装置の一実施例の斜視図
で、図２（ｂ）は、図２（ａ）に示す半導体装置をＡ−
Ａで破断した断面図である。
【００２０】図に示す如く、本発明の一実施例に係る半
導体装置は、図１と同様に、方形の基板１の４辺からな
る側面に、互いに一定間隔を有する第１の端子電極４が
形成され、さらに、この基板１に開口部２が４個形成さ
れ、それぞれの開口部２の内周面に第２の端子電極３が
一定間隔を有して形成されている。
導体装置は、図１と同様に、方形の基板１の４辺からな
る側面に、互いに一定間隔を有する第１の端子電極４が
形成され、さらに、この基板１に開口部２が４個形成さ
れ、それぞれの開口部２の内周面に第２の端子電極３が
一定間隔を有して形成されている。
【００２１】また、この基板１中央の表面には、半導体
チップ５が搭載され、その周囲に形成された接続パッド
６とワイヤボンディング７により接続されている。そし
てこの接続パッド６は回路パターン１４を介して上記開
口部２に形成された端子電極２及び基板１の側面に形成
された第１の端子電極４に接続され、基板１の表面より
裏面に導通する一連の導通回路が形成される。
チップ５が搭載され、その周囲に形成された接続パッド
６とワイヤボンディング７により接続されている。そし
てこの接続パッド６は回路パターン１４を介して上記開
口部２に形成された端子電極２及び基板１の側面に形成
された第１の端子電極４に接続され、基板１の表面より
裏面に導通する一連の導通回路が形成される。
【００２２】したがって、この半導体装置をマザーボー
ドに実装することにより、該半導体装置を構成する基板
１に搭載された半導体チップ５とマザーボードに形成さ
れた外部接続端子とを容易に接続することができる。
ドに実装することにより、該半導体装置を構成する基板
１に搭載された半導体チップ５とマザーボードに形成さ
れた外部接続端子とを容易に接続することができる。
【００２３】図３は、本発明の一実施例に係る半導体装
置の断面図で、チップキャリアを構成する基板１の開口
部２に、この開口部２を覆うように電子部品５を搭載し
たものである。電子部品５としては、ＴＡＢやフリップ
チップが搭載され、基板１の上面に形成された接続パッ
ド６に上記ＴＡＢやフリップチップの電極が対応し、半
田付け等により接続されている。
置の断面図で、チップキャリアを構成する基板１の開口
部２に、この開口部２を覆うように電子部品５を搭載し
たものである。電子部品５としては、ＴＡＢやフリップ
チップが搭載され、基板１の上面に形成された接続パッ
ド６に上記ＴＡＢやフリップチップの電極が対応し、半
田付け等により接続されている。
【００２４】図４は、本発明の他の一実施例に係る半導
体装置の断面図で、チップキャリアに搭載する電子部品
５として、ＱＦＰを搭載したものである。ＱＦＰに搭載
されている半導体チップ８が基板１に形成された開口部
２に相対し、ＱＦＰの端部に形成されたリード１０が接
続パッド６に当接して半田付け等により接続される。
体装置の断面図で、チップキャリアに搭載する電子部品
５として、ＱＦＰを搭載したものである。ＱＦＰに搭載
されている半導体チップ８が基板１に形成された開口部
２に相対し、ＱＦＰの端部に形成されたリード１０が接
続パッド６に当接して半田付け等により接続される。
【００２５】上記図３、図４のようにして構成された半
導体装置は、搭載した電子部品５と接続パッド６とが導
通を有し、さらに、この接続パッド６が基板１の開口部
２の内側面に形成された第２の端子電極３及び基板１の
周囲に形成された第１の端子電極４とが回路パターン１
４を介して接続されているので、容易に搭載した電子部
品と半導体装置の端子電極とを接続することが可能で、
さらに、端子電極の数が多いので、回路の高密度化を図
ることができる。
導体装置は、搭載した電子部品５と接続パッド６とが導
通を有し、さらに、この接続パッド６が基板１の開口部
２の内側面に形成された第２の端子電極３及び基板１の
周囲に形成された第１の端子電極４とが回路パターン１
４を介して接続されているので、容易に搭載した電子部
品と半導体装置の端子電極とを接続することが可能で、
さらに、端子電極の数が多いので、回路の高密度化を図
ることができる。
【００２６】図５は、本発明の別の一実施例に係る半導
体装置の断面図であり、本発明に係る半導体装置をプリ
ント配線板からなるマザーボードに搭載したものであ
る。
体装置の断面図であり、本発明に係る半導体装置をプリ
ント配線板からなるマザーボードに搭載したものであ
る。
【００２７】この半導体装置は、上記図１に示すチップ
キャリアをマザーボード１１に実装し、チップキャリア
を構成する基板１の開口部２とマザーボードの表面で形
成された凹部９に、電子部品５を搭載したものである。
本実施例は、電子部品５として半導体チップ１２を搭載
したもので、搭載した半導体チップ１２と、基板１の表
面に形成された接続パッド６とをワイアボンディング７
により接続した半導体装置である。電子部品５として
は、他に抵抗、コンデンサ、トランジスタ等を搭載する
ことができる。
キャリアをマザーボード１１に実装し、チップキャリア
を構成する基板１の開口部２とマザーボードの表面で形
成された凹部９に、電子部品５を搭載したものである。
本実施例は、電子部品５として半導体チップ１２を搭載
したもので、搭載した半導体チップ１２と、基板１の表
面に形成された接続パッド６とをワイアボンディング７
により接続した半導体装置である。電子部品５として
は、他に抵抗、コンデンサ、トランジスタ等を搭載する
ことができる。
【００２８】このように、本発明に係る半導体装置は、
端子電極を増加することが可能で、該半導体装置を構成
するチップキャリアの開口部と、半導体装置を実装する
マザーボードとで形成された凹部に電子部品を搭載する
ことができるので、マザーボードの表面に搭載する電子
部品の設置場所の自由度を上げることができる。
端子電極を増加することが可能で、該半導体装置を構成
するチップキャリアの開口部と、半導体装置を実装する
マザーボードとで形成された凹部に電子部品を搭載する
ことができるので、マザーボードの表面に搭載する電子
部品の設置場所の自由度を上げることができる。
【００２９】
【発明の効果】以上、述べたように、本発明のチップキ
ャリア及びこのチップキャりアを使用した半導体装置に
よると、外部入出力用の端子電極の大幅な端子数の向上
を図ることが可能で、搭載する電子部品に応じて端子数
を増加することができ、集積度の向上を図ることができ
る。さらに、本発明に係るチップキャリア及び半導体装
置をマザーボードに搭載することにより、マザーボード
の表面に搭載する電子部品の設置場所の自由度を上げる
ことができる。
ャリア及びこのチップキャりアを使用した半導体装置に
よると、外部入出力用の端子電極の大幅な端子数の向上
を図ることが可能で、搭載する電子部品に応じて端子数
を増加することができ、集積度の向上を図ることができ
る。さらに、本発明に係るチップキャリア及び半導体装
置をマザーボードに搭載することにより、マザーボード
の表面に搭載する電子部品の設置場所の自由度を上げる
ことができる。
【図１】本発明の一実施例に係るチップキャリアの斜視
図である。
図である。
【図２】（ａ）本発明の一実施例に係る半導体装置の斜
視図である。 （ｂ）図２（ａ）をＡ−Ａで破断した断面図である。
視図である。 （ｂ）図２（ａ）をＡ−Ａで破断した断面図である。
【図３】本発明の他の一実施例に係る半導体装置の断面
図である。
図である。
【図４】本発明の他の一実施例に係る半導体装置の断面
図である。
図である。
【図５】本発明の他の一実施例に係る半導体装置の断面
図である。
図である。
【図６】従来のチップキャリアの斜視図である。
【図７】従来の他のチップキャリアの斜視図である。
１ 基板 ２ 開口部 ３ 第２の端子電極 ４ 第１の端子電極 ５ 電子部品 ６ 接続パッド ７ ワイアボンディング ９ 凹部 １１ マザーボード
Claims (3)
- 【請求項１】 基板端面に複数の第１の端子電極（４）
を有するチップキャリアにおいて、基板（１）に開口部
（２）を形成し、この開口部（２）の内周面に複数の第
２の端子電極（３）が間隔をもって形成されていること
を特徴とするチップキャリア。 - 【請求項２】 請求項１記載のチップキャリアの該基板
（１）の開口部（２）に、電子部品（５）を搭載したこ
とを特徴とする半導体装置。 - 【請求項３】 請求項１記載のチップキャリアをマザー
ボード（１１）に実装し、該チップキャリアの開口部
（２）とマザーボード（１１）で形成された凹部（９）
に電子部品（５）を収容したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320195A JPH08181241A (ja) | 1994-12-22 | 1994-12-22 | チップキャリア及びこのチップキャリアを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320195A JPH08181241A (ja) | 1994-12-22 | 1994-12-22 | チップキャリア及びこのチップキャリアを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181241A true JPH08181241A (ja) | 1996-07-12 |
Family
ID=18118771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320195A Withdrawn JPH08181241A (ja) | 1994-12-22 | 1994-12-22 | チップキャリア及びこのチップキャリアを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020045768A (ko) * | 2000-12-11 | 2002-06-20 | 윤종광 | 차폐 기능을 갖는 멀티플 라인 그리드 |
-
1994
- 1994-12-22 JP JP6320195A patent/JPH08181241A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020045768A (ko) * | 2000-12-11 | 2002-06-20 | 윤종광 | 차폐 기능을 갖는 멀티플 라인 그리드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941033A (en) | Semiconductor integrated circuit device | |
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| JP3925615B2 (ja) | 半導体モジュール | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JP2872825B2 (ja) | 半導体装置用パッケージ | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| US6833512B2 (en) | Substrate board structure | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 | |
| JPH05259306A (ja) | 半導体装置 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH08250620A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0519974Y2 (ja) | ||
| JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
| JPH0220847Y2 (ja) | ||
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS63124539A (ja) | 混成集積回路 | |
| JPS5915383B2 (ja) | 半導体集積回路用実装化装置 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| JPH0648875Y2 (ja) | 半導体装置 | |
| JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 | |
| JPH11260959A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |