KR20020045768A - 차폐 기능을 갖는 멀티플 라인 그리드 - Google Patents

차폐 기능을 갖는 멀티플 라인 그리드 Download PDF

Info

Publication number
KR20020045768A
KR20020045768A KR1020000075164A KR20000075164A KR20020045768A KR 20020045768 A KR20020045768 A KR 20020045768A KR 1020000075164 A KR1020000075164 A KR 1020000075164A KR 20000075164 A KR20000075164 A KR 20000075164A KR 20020045768 A KR20020045768 A KR 20020045768A
Authority
KR
South Korea
Prior art keywords
electrode
multiple line
grid
line grid
signal
Prior art date
Application number
KR1020000075164A
Other languages
English (en)
Inventor
윤종광
김영수
Original Assignee
윤종광
주식회사 글로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종광, 주식회사 글로텍 filed Critical 윤종광
Priority to KR1020000075164A priority Critical patent/KR20020045768A/ko
Publication of KR20020045768A publication Critical patent/KR20020045768A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 가용 가능한 멀티플 라인 그리드의 신호 단자 밀도를 증진시키고, 각 신호 단자 사이에서의 기생 용량 발생을 차단할 수 있도록 한 것으로, 이를 위하여 본 발명은, 그리드 본체의 측면 또는 내부에 형성된 홈 또는 홀에 전기적 절연재로 된 차폐층과 신호 또는 파워 단자용 전극 배선을 형성하고, 그리드 본체와 차폐층 사이 또는 그리드 본체 내부에 대응하는 각 접지 단자용 전극 배선 또는 공통 접지 단자용 전극 배선을 형성함으로써, 동일한 조건 하에서 필요 이상의 접지 단자를 만들지 않는 만큼 신호 단자의 수를 늘릴 수 있어 필요로 하는 전체적인 단자의 수를 줄일 수 있고, 각 신호 또는 파워 단자용 전극 배선을 전기적 절연재로 서로 차폐시키기 때문에 인접하는 신호간에 발생 가능한 크로스 토크를 원천적으로 차단하여 신호의 전기적 특성을 향상시킬 수 있으며, 각 홈 또는 홀에 형성되는 차폐층의 두께 조절을 통해 신호 또는 파워 단자용 전극 배선과 이에 대응하는 접지 단자용 전극 배선간의 특성 임피던스를 매칭 시킴으로써 신호의 고주파 특성을 더욱 향상시킬 수 있는 것이다.

Description

차폐 기능을 갖는 멀티플 라인 그리드{MULTIPLE LINE GRID HAVING A SHIELD FUNCTION}
본 발명은 멀티플 라인 그리드에 관한 것으로, 더욱 상세하게는 반도체 소자를 패키징하거나, 보드(PCB) 상에 반도체 소자를 실장하거나, 보드간을 접속하거나, 보드와 케이블간을 접속하거나 혹은 케이블과 케이블간 등을 접속할 때 사용하는데 적합한 차폐 기능을 갖는 멀티플 라인 그리드에 관한 것이다.
최근 들어, 반도체 소자(반도체 칩)는 소형화와 고기능화의 요구에 따른 제조 공정 기술의 획기적인 발전에 추종하여 점진적으로 고집적화 및 다핀화가 진행되어 가고 있는 데, 이러한 반도체 소자의 고집적화 및 다핀화는 보드와 반도체 소자간에 데이터를 인터페이스하는 입출력 노드의 개수 증가를 수반시켜 입출력 노드간의 간격을 더욱 조밀하게 하고 있다.
한편, 반도체 칩의 소형화 및 고기능화에 대응할 수 있는 접속 방법, 즉 보드와 이에 실장되는 반도체 칩간을 접속하는 방법으로는, 예를 들면 칩 사이즈 패키지(CSP : Chip Size Package) 기법과 웨이퍼 레벨 패키지(WLP : Wafer Level Package) 기법이 있다.
여기에서, CSP는 본딩 패드로의 접속에는 와이어 본딩 또는 빔 리드 본딩(마이크로 BGA)을 사용하며, 실장 보드로의 접속에는 솔더 볼을 사용하는 방식이다. 이때, 실장 보드로의 접속에 현재 사용되고 있는 솔더 볼의 피치(즉, 인접하는 솔더 볼간의 중심 거리)는 0.8mm, 0.75mm 등이며, 최근 들어 0.5mm로의 개발이 진행되고 있는 실정이다.
그러나, CSP 기법에서 0.5mm와 같은 파인 피치는 기존 보드의 제작 능력(예를 들어, 선폭 75㎛, 선간격 75㎛ 등)을 고려할 때 실장 보드 상에서의 배선이 어려워 실제적인 접속에 대단히 큰 기술적인 장애가 수반될 뿐만 아니라 이로 인해 조립 제품의 제조 원가를 현저하게 상승시키는 요인으로 작용하게 된다.
한편, WLP 기법은 제조가 완료된 전체 웨이퍼 상에 실장하고자 하는 보드에 접속할 수 있는 범프 등을 형성한 후 마지막 단계에서 개별 칩으로 자른 패키지이며, 이러한 WLP 기법에서는 반도체 칩의 본딩 패드에 솔더 범프를 형성하기 위해서 칩 주변에 있는 패드를 칩의 중앙 부위로 재배선하여 영역 어레이(Area Array) 형태로 형성해야만 하기 때문에 제조 공정이 복잡하게 된다는 문제가 있으며, 또한 알루미늄 패드에 솔더 범프가 직접 접속되지 않으므로 UBM(Under Bump Metallurgy)을 형성하는 공정을 추가해야만 하기 때문에 제조 공정이 더욱 복잡하게 되는 문제점을 갖는다.
즉, WLP 기법의 경우, 패드를 칩의 중앙 부위로 재배선하고, UBM를 형성해야만 하기 때문에 그 전체적인 제조 공정이 복잡하게 될 뿐만 아니라 그로 인해 제조 원가를 현저하게 상승시키는 문제점을 갖는다.
따라서, 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 본 발명의 발명자에 의해 제안되어 대한민국 특허청에 출원된 특허출원 1997-15770, 2000-7640, 2000-25605, 2000-65176 등에서는 다양한 형태의 멀티플 라인 그리드를 제시하고 있으며, 이러한 멀티플 라인 그리드를 이용하여 고기능화 및 고집적화에 따라 수반되는 반도체 소자의 다핀화와 소형화에 대응할 수 있도록 하고 있다.
즉, 상기한 각 특허에서 제시하고 있는 멀티플 라인 그리드는, 일 예로서 도 5에 도시된 바와 같이, 대략 사각 형상을 가지며 비전도체(예를 들면, 플라스틱, 세라믹, 세라믹과 플라스틱의 혼합물 등)로 된 그리드 본체(500)의 4 주변 각각에 각 홈을 통해 형성되는 다수의 전극 배선 단자(506a - 506h)가 형성되는 구조를 갖는다.
따라서, 상기한 바와 같은 구조를 갖는 기출원 특허의 멀티플 라인 그리드에서는 총 8개의 전극 배선 중 4개를 신호 전극 배선, 1개를 파워 전극 배선, 3개를 접지 전극 배선으로 할당, 예를 들어 506a, 506c, 506e, 506g를 신호 전극 배선(즉, 신호 입/출력 단자)으로 할당하고, 506d를 파워 전극 배선(즉, 파워 입/출력 단자)으로 할당하며, 506b, 506f, 506h를 접지 전극 배선(즉, 접지 입/출력 단자)으로 할당하여 사용할 수 있다.
여기에서, 신호 단자 사이에 파워 단자 및 접지 단자를 배치하는 것은 신호 단자 사이에서 상호 커패시턴스에 의해 크로스 토크 등과 같은 기생 용량이 발생하여 신호의 전기적 특성을 저하시키는 것을 방지하기 위해서이다. 따라서, 이러한 구조의 멀티플 라인 그리드에서는 필요한 신호 단자보다 훨씬 많은 파워 및 접지 단자를 배치해야만 하므로 전체적인 단자수가 늘어날 수밖에 없었다. 이러한 현상은 특히 고속화 및 고주파화로 될수록 심하게 나타나게 된다.
즉, 기출원 특허의 멀티플 라인 그리드는, 예를 들어 그리드에 8개의 전극 배선을 형성한다고 가정할 때 4개의 전극 배선을 신호 전극 배선으로 사용하기 때문에 신호 입/출력 단자의 밀도가 낮을 수밖에 없었다. 이러한 점은 반도체 소자의 다핀화 및 소형화에 대한 한계로서 작용하고 있는 실정이다.
또한, 기출원 특허의 멀티플 라인 그리드의 경우, 인접하는 입/출력 단자간을 흐르는 신호간에 크로스 토크가 발생하게 됨으로써 전기적 특성이 저하될 가능성을 배제할 수가 없었으며, 이러한 신호의 열화는 고주파로 갈수록 심화될 수 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속을 위한 멀티플 라인 그리드의 신호 단자 밀도를 증진시킬 수 있는 차폐 기능을 갖는 멀티플 라인 그리드를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속을 위한 멀티플 라인 그리드의 각 신호 단자 사이에서의 기생 용량 발생을 차단할 수 있는 차폐 기능을 갖는 멀티플 라인 그리드를 제공하는데 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서, 그리드 본체; 상기 그리드 본체의 외측 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홈; 상기 각 관통 홈의 내벽을 따라 형성된 다수의 전극 배선으로 된 제 1 전극 배선 그룹; 상기 제 1 전극 배선 그룹 내 각 전극 배선 상에 소정 두께로 형성된 다수의 차폐층; 및 상기 각 차폐층을 사이에 두고 상기 다수의 각 전극 배선과 마주하는 형태로 형성된 다수의 전극 배선으로 된 제 2 전극 배선 그룹으로 이루어진 차폐 기능을 갖는 멀티플 라인 그리드를 제공한다.
상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서, 그리드 본체; 상기 그리드 본체의 외측 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홈; 상기 각 관통 홈의 내벽을 따라 소정 두께로 형성된 다수의 차폐층; 상기 각 차폐층의 외측 면에 각각 형성된 다수의 신호 또는 파워 단자용 전극 배선; 및 상기 각 차폐층을 사이에 두고 상기 다수의 신호 또는 파워 단자용 전극 배선과 마주하는 형태로 상기 그리드 본체의 내부에 형성된 공통 접지 단자용 전극 배선으로 이루어진 차폐 기능을갖는 멀티플 라인 그리드를 제공한다.
상기 목적을 달성하기 위한 또 다른 형태에 따른 본 발명은, 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서, 그리드 본체; 상기 그리드 본체의 내부 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홀; 상기 각 관통 홀의 내벽을 따라 소정 두께로 형성된 다수의 차폐층; 상기 각 차폐층에 매립되는 형태로 형성된 다수의 신호 또는 파워 단자용 전극 배선; 및 상기 각 차폐층을 사이에 두고 상기 다수의 신호 또는 파워 단자용 전극 배선과 마주하는 형태로 상기 그리드 본체의 내부에 형성된 공통 접지 단자용 전극 배선으로 이루어진 차폐 기능을 갖는 멀티플 라인 그리드를 제공한다.
도 1a는 본 발명의 제 1 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도,
도 1b는 도 1a에 도시된 멀티플 라인 그리드를 A-A' 선에 따라 절단한 단면도,
도 2a는 본 발명의 제 2 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도,
도 2b는 도 2a에 도시된 멀티플 라인 그리드를 A-A' 선에 따라 절단한 단면도,
도 3a는 본 발명의 제 3 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도,
도 3b는 도 3a에 도시된 멀티플 라인 그리드를 A-A' 선에 따라 절단한 단면도,
도 4a는 본 발명의 제 4 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도,
도 4b는 도 4a에 도시된 멀티플 라인 그리드를 A-A' 선에 따라 절단한 단면도,
도 5는 종래 멀티플 라인 그리드의 사시도.
＜도면의 주요부분에 대한 부호의 설명＞
100, 200, 300, 400 : 그리드 본체
102a-102h, 202, 302, 402 : 접지 전극 배선
104a-104h, 204a-204h, 304a-304h, 404a-404h : 차폐층
106a-106h, 206a-206h, 306a-306h, 406a-406h : 신호 또는 파워 전극 배선
302a - 302h : 전극 라인
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 신호 또는 파워 단자용의 다수의 전극 배선이 면 실장 형태로 측면 또는 내면에 형성된 멀티플 라인 그리드에서 필요로 하는 각 전극 배선 이외에 접지 단자용의 접지 전극 배선을 형성(예를 들면, 각 전극 배선을 대응하는 다수의 접지 전극 배선을 형성하거나 혹은 공통으로 사용 가능한 하나의 접지 전극 배선을 형성)하고, 신호 또는 파워 단자용의 각 전극 배선을 접지 단자용 전극 배선과 전기적 절연재로 차폐시킨다는 것으로, 이러한 기술적 수단을 통해, 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
[실시 예1]
도 1a는 본 발명의 제 1 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도이다.
도 1a를 참조하면, 본 실시 예에 따른 멀티플 라인 그리드는 대략 사각 형상을 갖는 그리드 본체(100)의 4변 측면에 형성된 8개의 관통 홈 부분에 신호 또는 파원 단자를 위한 8개의 전극 배선(106a -106h)이 형성되고, 각 전극 배선(106a - 106h)의 후면(즉, 그리드 본체 내측 면)에는 차폐층(104a - 104h)이 각각 형성되며, 각 차폐층(104a - 104h)의 후면에는 접지 단자용 전극 배선(102a - 102h)이 각각 형성된다.
즉, 본 실시 예에 따른 멀티플 라인 그리드는, 4변 측면에 형성된 8개의 관통 홈 부분에 신호, 파워 및 접지 단자용의 전극 배선(506a - 506h)만이 형성되는 도 5에 도시된 종래 멀티플 라인 그리드와는 달리, 도 1a에 도시된 A-A' 선에 따라 절단한 단면도를 보여주는 도 1b에 도시된 바와 같이, 각 관통 홈 부분에 그리드 본체(100)의 안쪽에서 바깥쪽 방향으로 접지 단자용 전극 배선(102a - 102h), 차폐층(104a - 104h) 및 신호 또는 파워 단자용 전극 배선(106a - 106h)이 순차 형성되는 구조를 갖는다는 점에 특징을 갖는다.
이때, 본 실시 예에 따른 멀티플 라인 그리드가, 예를 들어 반도체 소자를보드(PCB) 상에 실장할 때 사용되는 경우, 각 전극 배선(102a - 102h, 106a - 106h)의 일측(예를 들면, 도 1b의 상측)은 도시 생략된 보드내의 대응하는 각 입출력 단자에 전기적으로 접속되고, 각 타측(예를 들면, 도 1b의 하측)은 반도체 소자내의 대응하는 각 입출력 노드에 전기적으로 접속된다.
또한, 본 실시 예에 따른 멀티플 라인 그리드가, 예를 들어 두 보드간을 전기적으로 접속할 때 사용(즉, 커넥터로 사용)되는 경우, 각 전극 배선(102a - 102h, 106a - 106h)의 일측(예를 들면, 도 1b의 상측)은 도시 생략된 일측 보드내의 대응하는 각 입출력 단자에 전기적으로 접속되고, 각 타측(예를 들면, 도 1b의 하측)은 타측 보드내의 대응하는 각 입출력 단자에 전기적으로 접속된다.
여기에서, 각 차폐층(104a - 104h)은 서로 맞닿는 신호 또는 파워 단자용 전극 배선(106a - 106h)과 각각 대응하는 접지 단자용 전극 배선(102a - 102h)간을 전기적으로 차폐시키는 기능을 수행하는 것으로, 예를 들면 전기적으로 절연성을 띄는 글라스 페이스트 등을 사용할 수 있다.
이러한 구조의 멀티플 라인 그리드는, 알루미나, 글라스 세라믹, 폴리머 등과 같이 전기적 절연성의 기판에 홀 펀칭 공정을 수행하여 다수의 홀을 형성하고, 각 홀의 내벽에 제 1 실버 컨덕터를 스크린 프린팅 및 건조시켜 접지 단자용 전극 배선을 형성하며, 제 1 실버 컨덕터 위해 글라스 페이스트를 스크린 프린팅 및 건조시켜 차폐층을 형성하고, 제 2 실버 컨덕터를 스크린 프린팅 및 소결시켜 신호 또는 파워 단자용 전극 배선을 형성하는 과정을 통해 제조할 수 있다.
따라서, 상술한 바와 같은 구조를 갖는 본 실시 예에 따른 멀티플 라인 그리드는 다수의 접지 단자를 신호 또는 파워 단자와 전기적으로 차폐시켜 별도로 형성하기 때문에, 동일한 조건 하에서 필요 이상의 접지 단자를 만들지 않는 만큼 신호 단자의 수를 늘릴 수가 있으므로, 필요로 하는 전체적인 단자의 수를 줄일 수가 있다. 그러므로, 본 실시 예에 따른 멀티플 라인 그리드는 반도체 패키지 또는 커넥터, 실장 보드의 면적을 절감할 수 있다.
예를 들어, 본 실시 예에 따른 멀티플 라인 그리드는, 8개의 접지 단자용 전극 배선(102a - 102h)이 형성되어 있기 때문에 8개의 신호 또는 파워 단자용 전극 배선(106a - 106h) 중 106a를 파워 단자로 사용하고 나머지 7개를 신호 단자로 사용할 수 있어, 전술한 종래 멀티플 라인 그리드와 비교해 볼 때 신호 단자의 밀도를 대폭적으로 향상시킬 수 있다.
또한, 본 실시 예에 따른 멀티플 라인 그리드는, 각 신호 또는 파워 단자용 전극 배선(106a - 106h)을 전기적 절연재로 서로 차폐시키기 때문에 인접하는 신호간에 발생 가능한 크로스 토크를 원천적으로 차단할 수 있어, 신호의 전기적 특성을 향상시킬 수 있다.
더욱이, 본 실시 예에 따른 멀티플 라인 그리드는 각 홈에 형성되는 차폐층(104a - 104h)의 두께 조절을 통해 신호 또는 파워 단자용 전극 배선(106a - 106h)과 각각 대응하는 접지 단자용 전극 배선(102a - 102h)간의 특성 임피던스를 매칭 시킴으로써 신호의 고주파 특성을 더욱 향상시킬 수 있다.
따라서, 본 실시 예에 따른 멀티플 라인 그리드는, 반도체 소자를 패키징하거나, 보드에 반도체 소자를 실장하거나, 두 보드간을 접속하거나, 보드와 케이블간을 접속하거나 혹은 케이블과 케이블간 등을 접속할 때 전기적으로 접속되는 신호 입/출력 단자의 밀도를 높일 수 있기 때문에 구조의 간소화 및 소형화를 실현할 수 있다.
또한, 본 실시 예에 따른 멀티플 라인 그리드는, 신호 단자 사이에서의 기생 용량 발생을 확실하게 차단할 수 있기 때문에 관련 제품(즉, 반도체 소자, 보드, 케이블 등)의 신뢰도를 증진시킬 수 있다.
다른 한편, 본 실시 예에서는 그리드 본체의 외곽에 전기적으로 각각 분리되는 8개의 전극 배선 쌍을 형성하는 것을 일 예로서 도시하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 필요 또는 용도에 따라 그 이상이나 그 이하의 전극 배선 쌍을 형성할 수도 있다.
[실시 예2]
도 2a는 본 발명의 제 2 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도이다.
도 2a를 참조하면, 본 실시 예에 따른 멀티플 라인 그리드는, 신호 또는 파워 단자용의 전극 배선을 별로도 형성한다는 관점에 있어서는 전술한 실시 예1과 동일하지만, 각 관통 홈의 내면에 접지 단자용 전극 배선을 각각 형성하는 실시 예1과는 달리, 그리드 본체(200)의 내부에 단지 하나의 공통 접지 단자용 전극 배선(202)을 형성한다는 점이 다르다.
즉, 본 실시 예에 따른 멀티플 라인 그리드는, 도 2a에 도시된 A-A' 선에 따라 절단한 단면도를 보여주는 도 2b에 도시된 바와 같이, 그리드 본체(200)의 측면에 형성되는 각 관통 홈에는 차폐층(204a - 204h)과 신호 또는 파워 단자용 전극 배선(206a - 206h)만이 각각 형성되며, 그리드 본체(200)의 내부에 단지 하나의 공통 접지 단자용 전극 배선(202)이 형성된다.
이때, 공통 접지 단자용 전극 배선(202)은 그리드 본체(200)의 내부 전면에 걸쳐 형성되는데, 이러한 공통 접지 단자용 전극 배선(202)은 각 신호 또는 파워 단자용 전극 배선(206a - 206h)을 내측에서 에워싸는 형태로 형성된 각 차폐층(204a - 204h)을 통해 각 신호 또는 파워 단자용 전극 배선(206a - 206h)과 전기적으로 차폐된다.
따라서, 본 실시 예에 따른 멀티플 라인 그리드는, 그 구조적인 측면에서 다수 상이함을 갖지만, 실질적으로 전술한 실시 예1의 멀티플 라인 그리드에서 얻어지는 결과와 동일한 효과를 얻을 수 있다.
한편, 본 실시 예에서는 그리드 본체의 외곽에 전기적으로 각각 분리되는 8개의 전극 배선을 형성하는 것을 일 예로서 도시하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 필요 또는 용도에 따라 그 이상이나 그 이하의 전극 배선을 형성할 수도 있다.
[실시 예3]
도 3a는 본 발명의 제 3 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도이다.
도 3a를 참조하면, 본 실시 예에 따른 멀티플 라인 그리드는, 그리드 본체(300)의 내부에 하나의 공통 접지 단자용 전극 배선(302)을 형성하고, 이 공통접지 단자용 전극 배선(302)에 전기적으로 연결되어 그리드 본체(300)의 외측으로 신장되는 다수의 전극 라인(302a - 302h)을 형성한 점이 다를 뿐, 그 이외의 구조들은 전술한 실시 예2의 멀티플 라인 그리드의 구조와 동일하다.
즉, 본 실시 예의 멀티플 라인 그리드는, 전술한 실시 예2의 멀티플 라인 그리드에서와 같이 그리드 본체(300)의 내부 전면을 공통 접지 단자용 전극 배선으로 사용하지 않고, 그 일부(예를 들면, 그리드 본체(300)의 대략 중앙 부분과 중앙 부분으로부터 그리드 본체(300)의 외측 방향으로 신장되는 전극 라인)만을 공통 접지 단자용 전극 배선으로 사용한다는 점이 다르다.
본 실시 예에 따른 멀티플 라인 그리드는, 도 3a에 도시된 A-A' 선에 따라 절단한 단면도를 보여주는 도 3b에 도시된 바와 같이, 그리드 본체(300)의 측면에 형성되는 각 관통 홈에는 차폐층(304a - 304h)과 신호 또는 파워 단자용 전극 배선(306a - 306h)만이 각각 형성되며, 그리드 본체(300)의 내부 중앙 부분에 단지 하나의 공통 접지 단자용 전극 배선(302)이 형성되며, 공통 접지 단자용 전극 배선(302)에 전기적으로 연결되어 그리드 본체(300)의 외측으로 신장되는 다수의 전극 라인(302a - 302h)이 형성된다.
따라서, 본 실시 예에 따른 멀티플 라인 그리드는, 공통 접지 단자용 전극 배선의 구조가 서로 상이함을 갖지만, 실질적으로 전술한 실시 예2의 멀티플 라인 그리드에서 얻어지는 결과와 동일한 효과를 얻을 수 있다.
한편, 본 실시 예에서는 그리드 본체의 외곽에 전기적으로 각각 분리되는 8개의 전극 배선을 형성하는 것을 일 예로서 도시하였으나, 본 발명이 반드시 이에국한되는 것은 아니며, 필요 또는 용도에 따라 그 이상이나 그 이하의 전극 배선을 형성할 수도 있다.
또한, 본 실시 예에서는 공통 접지 단자용 전극 배선(302)에 전기적으로 연결되어 8방향으로 신장되는 8개의 전극 라인(302a - 302h)을 일 예로서 도시하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 필요 또는 용도에 따라 그 이상이나 그 이하의 전극 라인을 형성할 수도 있다.
[실시 예4]
도 4a는 본 발명의 제 4 실시 예에 따른 차폐 기능을 갖는 멀티플 라인 그리드의 사시도이다.
도 4a를 참조하면, 본 실시 예에 따른 멀티플 라인 그리드는, 대략 사각 형상을 갖는 그리드 본체의 각 측면에 관통 홈을 형성하고, 각 관통 홈에 신호 또는 파워 단자용 전극 배선을 형성한 구조를 갖는 전술한 실시 예1, 2 및 3과는 달리, 그리드 본체(400)의 내부에 다수의 관통 홀을 형성하고, 이 형성된 각 관통 홀의 내벽에 차폐층(404a - 404h)과 신호 또는 파워 단자용 전극 배선(406a - 406h)을 형성하며, 그리드 본체(400)의 나머지 부분 전면을 공통 접지 단자용 전극 배선(402)으로 형성한다는 점이 다르다.
즉, 본 실시 예에 따른 멀티플 라인 그리드는, 도 4a에 도시된 A-A' 선에 따라 절단한 단면도를 보여주는 도 4b에 도시된 바와 같이, 그리드 본체(400)의 내부에 형성된 관통 홀의 내벽을 따라 각 차폐층(404a - 404h)이 형성되고, 차폐층(404a - 404h)이 각각 형성된 관통 홀의 내부에 신호 또는 파워 단자용 전극배선(406a - 406h)이 매립되는 형태로 형성되며, 이들 부분을 제외한 나머지 부분 모두가 공통 접지 단자용 전극 배선(402)으로 형성된다.
따라서, 본 실시 예에 따른 멀티플 라인 그리드는 신호 또는 파워 단자용 전극 배선들(406a - 406h)을 에워싸는 형태로 형성된 각 차폐층(404a - 404h)이 각 신호 또는 파워 단자용 전극 배선(406a - 406h)과 공통 접지 단자용 전극 배선(402)간을 전기적으로 차폐시킨다.
그러므로, 본 실시 예에 따른 멀티플 라인 그리드는, 그 구조적인 측면에서 볼 때 전술한 실시 예1, 2 및 3과 다수 상이함을 갖지만, 실질적으로 전술한 실시 예들의 멀티플 라인 그리드에서 얻어지는 결과와 동일한 효과를 얻을 수 있다.
한편, 본 실시 예에서는 그리드 본체의 내부에 전기적으로 각각 분리되는 8개의 전극 배선을 형성하는 것을 일 예로서 도시하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 필요 또는 용도에 따라 그 이상이나 그 이하의 전극 배선을 형성할 수도 있다.
또한, 본 실시 예에서는 그리드 본체 전면에 공통 접지 단자용 전극 배선을 형성하는 것으로 하여 설명하였으나, 본 실시 예가 반드시 이에 국한되는 것은 아니며, 전술한 실시 예3에서와 같이, 그리드 본체의 일부만에 공통 접지 단자용 전극 배선을 형성할 수도 있다.
이상 설명한 바와 같이 본 발명에 따르면, 그리드 본체의 측면에 형성된 각 홈에 신호, 파워 또는 접지 단자용의 전극 배선을 형성하는 구조를 갖는 전술한 종래 멀티플 라인 그리드와는 달리, 그리드 본체의 측면 또는 내부에 형성된 홈 또는 홀에 전기적 절연재로 된 차폐층과 신호 또는 파워 단자용 전극 배선을 형성하고, 그리드 본체와 차폐층 사이 또는 그리드 본체 내부에 대응하는 각 접지 단자용 전극 배선 또는 공통 접지 단자용 전극 배선을 형성함으로써, 동일한 조건 하에서 필요 이상의 접지 단자를 만들지 않는 만큼 신호 단자의 수를 늘릴 수 있어 필요로 하는 전체적인 단자의 수를 줄일 수 있다. 따라서, 멀티플 라인 그리드는 반도체 패키지 또는 커넥터, 실장 보드 등의 면적을 절감할 수 있다.
또한, 본 발명은, 각 신호 또는 파워 단자용 전극 배선을 전기적 절연재로 서로 차폐시키기 때문에 인접하는 신호간에 발생 가능한 크로스 토크를 원천적으로 차단할 수 있어, 신호의 전기적 특성을 향상시킬 수 있다.
더욱이, 본 발명은, 각 홈 또는 홀에 형성되는 차폐층의 두께 조절을 통해 신호 또는 파워 단자용 전극 배선과 이에 대응하는 접지 단자용 전극 배선간의 특성 임피던스를 매칭 시킴으로써 신호의 고주파 특성을 더욱 향상시킬 수 있다.

Claims (7)

  1. 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서,
    그리드 본체;
    상기 그리드 본체의 외측 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홈;
    상기 각 관통 홈의 내벽을 따라 형성된 다수의 전극 배선으로 된 제 1 전극 배선 그룹;
    상기 제 1 전극 배선 그룹 내 각 전극 배선 상에 소정 두께로 형성된 다수의 차폐층; 및
    상기 각 차폐층을 사이에 두고 상기 다수의 각 전극 배선과 마주하는 형태로 형성된 다수의 전극 배선으로 된 제 2 전극 배선 그룹으로 이루어진 차폐 기능을 갖는 멀티플 라인 그리드.
  2. 제 1 항에 있어서, 상기 제 1 전극 배선 그룹 내 각 전극 배선이 접지 단자이고, 상기 제 2 전극 배선 그룹 내 각 전극 배선이 신호 또는 파워 단자인 것을 특징으로 하는 차폐 기능을 갖는 멀티플 라인 그리드.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 멀티플 라인 그리드는, 상기 각 차폐층의 두께 조절을 통해 상기 제 1 전극 배선 그룹 내 각 전극 배선과 상기 제 2 전극 그룹 내 각 전극 배선간의 특성 임피던스를 매칭시키는 것을 특징으로 하는 차폐 기능을 갖는 멀티플 라인 그리드.
  4. 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서,
    그리드 본체;
    상기 그리드 본체의 외측 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홈;
    상기 각 관통 홈의 내벽을 따라 소정 두께로 형성된 다수의 차폐층;
    상기 각 차폐층 상에 각각 형성된 다수의 신호 또는 파워 단자용 전극 배선; 및
    상기 각 차폐층을 사이에 두고 상기 다수의 신호 또는 파워 단자용 전극 배선과 마주하는 형태로 상기 그리드 본체의 내부에 형성된 공통 접지 단자용 전극 배선으로 이루어진 차폐 기능을 갖는 멀티플 라인 그리드.
  5. 제 4 항에 있어서, 상기 멀티플 라인 그리드는, 상기 각 차폐층의 두께 조절을 통해 상기 다수의 신호 또는 파워 단자용 전극 배선과 상기 공통 접지 단자용 전극 배선간의 특성 임피던스를 매칭시키는 것을 특징으로 하는 차폐 기능을 갖는 멀티플 라인 그리드.
  6. 반도체 소자의 패키징, 보드(PCB)와 반도체 소자, 보드간, 보드와 케이블간 또는 케이블과 케이블간의 접속에 사용 가능한 멀티플 라인 그리드에 있어서,
    그리드 본체;
    상기 그리드 본체의 내부 면에 일정 간격으로 각각 분리 형성된 다수의 관통 홀;
    상기 각 관통 홀의 내벽을 따라 소정 두께로 형성된 다수의 차폐층;
    상기 각 차폐층에 매립되는 형태로 형성된 다수의 신호 또는 파워 단자용 전극 배선; 및
    상기 각 차폐층을 사이에 두고 상기 다수의 신호 또는 파워 단자용 전극 배선과 마주하는 형태로 상기 그리드 본체의 내부에 형성된 공통 접지 단자용 전극 배선으로 이루어진 차폐 기능을 갖는 멀티플 라인 그리드.
  7. 제 6 항에 있어서, 상기 멀티플 라인 그리드는, 상기 각 차폐층의 두께 조절을 통해 상기 다수의 신호 또는 파워 단자용 전극 배선과 상기 공통 접지 단자용 전극 배선간의 특성 임피던스를 매칭시키는 것을 특징으로 하는 차폐 기능을 갖는 멀티플 라인 그리드.
KR1020000075164A 2000-12-11 2000-12-11 차폐 기능을 갖는 멀티플 라인 그리드 KR20020045768A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000075164A KR20020045768A (ko) 2000-12-11 2000-12-11 차폐 기능을 갖는 멀티플 라인 그리드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000075164A KR20020045768A (ko) 2000-12-11 2000-12-11 차폐 기능을 갖는 멀티플 라인 그리드

Publications (1)

Publication Number Publication Date
KR20020045768A true KR20020045768A (ko) 2002-06-20

Family

ID=27680876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000075164A KR20020045768A (ko) 2000-12-11 2000-12-11 차폐 기능을 갖는 멀티플 라인 그리드

Country Status (1)

Country Link
KR (1) KR20020045768A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101031134B1 (ko) * 2008-09-11 2011-04-27 주식회사 동부하이텍 반도체 소자의 컨택 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181241A (ja) * 1994-12-22 1996-07-12 Matsushita Electric Works Ltd チップキャリア及びこのチップキャリアを用いた半導体装置
JPH08236659A (ja) * 1995-02-27 1996-09-13 Matsushita Electric Works Ltd リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
JPH1074859A (ja) * 1996-08-30 1998-03-17 Matsushita Electric Works Ltd Ｑｆｎ半導体パッケージ
JP2000031331A (ja) * 1998-07-14 2000-01-28 Hitachi Ltd 電力増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181241A (ja) * 1994-12-22 1996-07-12 Matsushita Electric Works Ltd チップキャリア及びこのチップキャリアを用いた半導体装置
JPH08236659A (ja) * 1995-02-27 1996-09-13 Matsushita Electric Works Ltd リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
JPH1074859A (ja) * 1996-08-30 1998-03-17 Matsushita Electric Works Ltd Ｑｆｎ半導体パッケージ
JP2000031331A (ja) * 1998-07-14 2000-01-28 Hitachi Ltd 電力増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101031134B1 (ko) * 2008-09-11 2011-04-27 주식회사 동부하이텍 반도체 소자의 컨택 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100669930B1 (ko) 다층 배선 기판 및 반도체 장치
US5410107A (en) Multichip module
US5962917A (en) Semiconductor device package having end-face halved through-holes and inside-area through-holes
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US7038917B2 (en) Low loss, high density array interconnection
US7230332B2 (en) Chip package with embedded component
US6323116B1 (en) Differential pair geometry for integrated circuit chip packages
US20090170240A1 (en) Optimized Circuit Design Layout for High Performance Ball Grid Array Packages
EP1766683A2 (en) Universal interconnect die
KR19990029348A (ko) 반도체 장치
US7466021B2 (en) Memory packages having stair step interconnection layers
JP2001274288A (ja) 集積回路チップ・キャリア構造体
US6762367B2 (en) Electronic package having high density signal wires with low resistance
US5399904A (en) Array type semiconductor device having insulating circuit board
US5914533A (en) Multilayer module with thinfilm redistribution area
WO2003034491A2 (en) Semiconductor component
WO2005036610A2 (en) Multi-surface contact ic packaging structures and assemblies
US7310239B1 (en) IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader
KR20160087332A (ko) 반도체 장치
US20100244274A1 (en) Wiring board
KR20020045768A (ko) 차폐 기능을 갖는 멀티플 라인 그리드
EP0486273B1 (en) Package for microwave IC
JPH04196253A (ja) 半導体装置用パッケージ
JPH1168029A (ja) 半導体装置
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application