JP2000031331A - 電力増幅器 - Google Patents

電力増幅器

Info

Publication number
JP2000031331A
JP2000031331A JP21489198A JP21489198A JP2000031331A JP 2000031331 A JP2000031331 A JP 2000031331A JP 21489198 A JP21489198 A JP 21489198A JP 21489198 A JP21489198 A JP 21489198A JP 2000031331 A JP2000031331 A JP 2000031331A
Authority
JP
Japan
Prior art keywords
power amplifier
cap
trs
main surface
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21489198A
Other languages
English (en)
Inventor
Masashi Maruyama
昌志 丸山
Hitoshi Akamine
均 赤嶺
Tomio Yamada
富男 山田
Sakae Kikuchi
栄 菊池
Shinji Moriyama
伸治 森山
Mitsuaki Hibino
光明 日比野
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP21489198A priority Critical patent/JP2000031331A/ja
Publication of JP2000031331A publication Critical patent/JP2000031331A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 平面面積を縮小する。 【解決手段】 高周波パワーアンプ1における配線基板
2のコンデンサ4や抵抗5等の受動素子が実装された受
動素子実装配線側と反対側の主面に形成されたキャビテ
ィー11、12の底面にTRS21、22が実装されて
いる。 【効果】 TRSが反対側の主面に実装された分だけ、
配線基板の受動素子側の主面における面積を縮小できる
ため、アンプ全体としての平面面積を縮小できる。TR
Sをボードのランドに半田付けすることにより、TRS
が発生した熱を半田付け部、ランドを経由してボードに
直接的に放熱できる。キャビティーの周囲に形成したグ
ランド端子をボードのグランド端子用ランドに半田付け
することにより、半田付け部によってTRSを気密封止
できるため、ボードへの表面実装状態におけるアンプの
耐湿性を高めることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電力増幅器、特
に、配線基板に能動素子および受動素子が実装されてい
るマルチ・チップ・モジュール(以下、MCMとい
う。)に関し、例えば、携帯電話等に使用される高周波
パワーアンプに利用して有効な技術に関する。
【0002】
【従来の技術】携帯電話には電波を増幅させるための高
周波パワーアンプが搭載されている。従来のこの種の高
周波パワーアンプはMCMが使用されて構成されてい
る。すなわち、高周波パワーアンプは、配線基板の一主
面に能動素子であるトランジスタ(以下、TRSとい
う。)および受動素子であるコンデンサや抵抗等(以
下、受動素子という。)が実装されて構成されている。
TRSは配線基板にボンディング層によって機械的に接
続され、電気配線にボンディングワイヤによって電気的
に接続されている。配線基板のTRSおよび受動素子の
実装面と反対側の主面には信号端子および電源用端子が
形成されており、信号端子および電源用端子には配線基
板の側面および内部に敷設された電気配線が接続されて
いる。
【0003】この高周波パワーアンプは実装基板に端子
群側の主面が表面実装される。すなわち、信号端子およ
び電源用端子が実装基板に半田付けされる。
【0004】なお、MCMを述べてある例としては、株
式会社日経BP社1993年5月31日発行の「VLS
Iパッケージング技術(下)」P213〜P251、が
ある。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
た高周波パワーアンプにおいては、TRSおよび受動素
子が配線基板の片側主面に実装されているため、配線基
板の平面の面積が大きくなってしまうという問題点があ
る。
【0006】本発明の目的は、平面面積を縮小すること
ができる電力増幅器を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、配線基板に能動素子および受動
素子が実装されている電力増幅器であって、前記配線基
板の前記受動素子が実装された側と反対側の主面にはキ
ャビティーが形成されており、このキャビティーには前
記能動素子が実装されていることを特徴とする。
【0010】前記した手段によれば、能動素子が反対側
の主面に実装された分だけ、配線基板の受動素子側の主
面における面積を縮小することができるため、電力増幅
器全体としての平面の面積を縮小することができる。
【0011】
【発明の実施の形態】図1は本発明の一実施形態である
高周波パワーアンプを示しており、(a)は正面断面
図、(b)は底面図である。図2(a)はカバーを取っ
た状態の平面図、(b)は拡大部分断面図である。図3
はその実装状態を示す拡大した正面断面図である。
【0012】本実施形態において、本発明に係る電力増
幅器は、携帯電話に使用される高周波パワーアンプ(以
下、アンプという。)1として構成されており、配線基
板2を備えている。配線基板2は第一〜第五絶縁板2
a、2b、2c、2d、2eを順次積層されて、略正方
形の平板形状に形成されている。第一〜第五絶縁板2
a、2b、2c、2d、2eはガラスセラミック等の絶
縁性を有する材料が使用されて、互いに略等しい略正方
形のシート形状に形成されており、同心に積層されてい
る。
【0013】第一絶縁板2aの一方の主面(以下、上面
とする。)には受動素子実装配線3が、図2(a)に示
されているようにパターニングされている。受動素子実
装配線3には受動素子であるチップコンデンサ4やチッ
プ抵抗5が複数個、高融点半田や銀ペースト等が使用さ
れて形成された接続部6によって機械的かつ電気的に接
続されている。第一絶縁板2aの下面には、電源用導体
の他方である基準電源用導体(以下、グランド導体とい
う。)7が略全面にわたって被着されている。
【0014】ちなみに、受動素子実装配線3およびグラ
ンド導体7は銅(Cu)等の導電性材料が使用されて被
着した後に、リソグラフィー処理およびエッチング処理
によってパターニングすることができる。以降の導体や
信号線等も同様にして形成することができる。
【0015】第一絶縁板2aの下面には第二絶縁板2b
が接着されている。第二絶縁板2bの下面には複数本の
信号線8がパターニングされている。各信号線8は後記
する側面ビアおよび内部ビアにそれぞれ電気的に接続さ
れている。
【0016】第二絶縁板2bの下面には第三絶縁板2c
が接着されている。第三絶縁板2cの下面にはグランド
導体(以下、下側グランド導体という。)9が略全面に
わたって被着されている。したがって、信号線8群は第
一絶縁板2aのグランド導体(以下、上側グランド導体
という。)7と下側グランド導体9とによって挟まれて
いるため、電気的に安定した状態を維持することができ
る。上側グランド導体7および下側グランド導体9は後
記する側面ビアおよび内部ビアによって後記する電源用
端子に電気的に接続されている。
【0017】第三絶縁板2cの下面には第四絶縁板2d
が接着されている。第四絶縁板2dの下面には電源導体
の他方である駆動電源用導体(以下、電源導体とい
う。)10が略全面にわたって被着されている。電源導
体10は後記する側面ビアによって後記する電源用端子
に電気的に接続されている。
【0018】第四絶縁板2dの下面には第五絶縁板2e
が接着されている。第五絶縁板2eには第一キャビティ
ー11および第二キャビティー12が隣合わせに開設さ
れている。第五絶縁板2eの下面には、電源用端子の一
方である基準電源用端子(以下、グランド端子とい
う。)13が図1(b)に示されているように第一キャ
ビティー11および第二キャビティー12を取り囲んだ
状態で、略全面にわたって被着されている。また、第五
絶縁板2eの下面における外周辺には複数個の信号端子
14および電源用端子の他方である駆動電源用端子(以
下、電源端子という。)15がパターニングされてい
る。信号端子14および電源端子15は図1(b)に示
されているように半円の円弧形状に形成されている。
【0019】配線基板2の側面における各信号端子14
および電源端子15に対応する各位置には、各側面ビア
16が第一絶縁板2a〜第五絶縁板2eの上下方向に敷
設されており、各側面ビア16は半円形の円筒形状にそ
れぞれ形成されている。各側面ビア16には予め指定さ
れた信号線8、信号端子14、電源導体10および電源
端子15がそれぞれ電気的に接続されている。
【0020】第一キャビティー11および第二キャビテ
ィー12の底面を実質的に構成する第四絶縁板2dの下
面には、後記するバンプ電極等を機械的かつ電気的に接
続するためのパッド17および18が複数個宛、図1
(b)に破線で参照されるように互いに間隔を置かれて
形成されている。各パッド17、18の表面には、後記
するバンプ電極の結合等の必要に応じてめっき処理等の
表面処理が適宜に実施されている。第一キャビティー1
1内のパッド(以下、第一パッドという。)17および
第二キャビティー12内のパッド(以下、第二パッドと
いう。)18は、配線基板2の内部に第一絶縁板2a〜
第五絶縁板2eの上下方向に貫通するように敷設された
内部ビア19、20によって受動素子実装配線3やグラ
ンド導体7、9および電源導体10にそれぞれ電気的に
接続されている。
【0021】第一キャビティー11および第二キャビテ
ィー12には、能動素子である第一TRS21および第
二TRS22がそれぞれCCB(コントロールド・コラ
ップス・ボンディング)によって機械的かつ電気的に接
続されている。すなわち、第一TRS21は電極(図示
せず)と各第一パッド17との間に形成されたバンプ電
極23によって機械的かつ電気的に接続されており、第
二TRS22は電極(図示せず)と各第二パッド18と
の間に形成されたバンプ電極24によって機械的かつ電
気的に接続されている。第一TRS21はシリコンや化
合物半導体等によって略正方形の小さい平板形状に形成
されており、第二TRS22は同様に略長方形の平板形
状に形成されている。第一TRS21および第二TRS
22は協働して超高周波数帯域の伝送信号を増幅するよ
うに構成されている。
【0022】図1(a)に示されているように、配線基
板2の上面にはカバー25が受動素子実装配線3やチッ
プコンデンサ4やチップ抵抗5を被覆するように被せ付
けられている。カバー25にはフック26が一対、下向
きに垂下されており、両フック26、26が配線基板2
の側面に形成された一対の係止部27、27にそれぞれ
係止されることにより固定されている。
【0023】以上のように構成されたアンプ1は携帯電
話の実装基板(以下、ボードという。)30に図3に示
されているように表面実装される。
【0024】図3において、ボード30は絶縁性を有す
る材料が使用されて矩形の平板形状に形成されたベース
31を備えており、ベース31の上面の一部にはアンプ
1を実装するためのアンプ実装部32が形成されてい
る。アンプ実装部32にはアンプ1のグランド端子1
3、信号端子14および電源端子15に対応する各ラン
ド33、34、35がそれぞれ形成されている。また、
アンプ実装部32にはグランド端子用ランド35の内側
に第一TRS用ランド36および第二TRS用ランド3
7がそれぞれ形成されている。
【0025】アンプ1がボード30に実装されるに際し
て、半田ペースト(図示せず)がボード30の各ランド
33、34、35、36、37に塗布される。アンプ1
がボード30に、アンプ1のグランド端子13、信号端
子14、電源端子15、第一TRS21、第二TRS2
2がボード30の対応する各ランド33、34、35、
36、37にそれぞれ整合された状態で搭載されると、
アンプ1はボード30に半田ペーストによって接着され
た状態になる。
【0026】この状態で、リフロー処理されると、図3
に示されているように、アンプ1のグランド端子13、
信号端子14および電源端子15とボード30の各ラン
ド33、34、35との間に形成された各半田付け部3
8によって、アンプ1はボード30に機械的かつ電気的
に接続された状態になる。また、第一TRS21および
第二TRS22は第一TRS用ランド36および第二T
RS用ランド37との間にそれぞれ形成された半田付け
部39、40によって機械的に接続された状態になる。
ちなみに、第一TRS21および第二TRS22は第一
TRS用ランド36および第二TRS用ランド37に半
田付け部39、40を介して電気的にも接続されるよう
に構成してもよい。
【0027】この状態において、第一キャビティー11
および第二キャビティー12はグランド端子13とグラ
ンド端子用ランド35との間に形成された半田付け部3
8によってそれぞれ取り囲まれた状態になるため、第一
TRS21および第二TRS22は丁度、気密封止され
た状態になる。
【0028】以上のようにしてボード30に表面実装さ
れたアンプ1は、電源端子15、グランド端子13によ
って電力を供給され、信号端子14によって信号を入出
力する。第一TRS21、第二TRS22、チップコン
デンサ4およびチップ抵抗5には信号線8や側面ビア1
6、内部ビア19、20によって通電される。
【0029】この際、第一TRS21および第二TRS
22が発生した熱は熱伝導によって、各半田付け部3
9、40、第一TRS用ランド36および第二TRS用
ランド37を経由してボード30に直接的に放熱され
る。したがって、第一TRS21および第二TRS22
の放熱性能は高まるため、第一TRS21および第二T
RS22は所期の性能を発揮することができる。
【0030】前記実施形態によれば次の効果が得られ
る。
【0031】 配線基板のコンデンサや抵抗等の受動
素子が実装された側と反対側の主面に形成されたキャビ
ティーの底面にTRSを実装することにより、TRSが
反対側の主面に実装された分だけ、配線基板の受動素子
側の主面における面積を縮小することができるため、ア
ンプ全体としての平面面積を縮小することができる。試
算によれば、TRSが受動素子と共に上面に実装されて
いる従来のアンプに比較して、約1/2に縮小すること
ができる。
【0032】 アンプの平面面積を縮小することによ
り、携帯電話のボードの占拠面積を縮小することができ
るため、携帯電話をより一層小型化することができる。
【0033】 TRSをボードのランドに半田付け部
によって機械的に接続することにより、TRSが発生し
た熱を熱伝導によって半田付け部およびランドを経由し
てボードに直接的に放熱させることができるため、TR
Sの放熱性能を高めることができ、TRSに所期の性能
を発揮させることができる。試算によれば、TRSが受
動素子と共に上面に実装されている従来のアンプに比較
して、放熱性能を約5倍向上させることができる。
【0034】 キャビティーの周囲に形成したグラン
ド端子をボードのグランド端子用ランドに半田付けする
ことにより、半田付け部によってTRSを気密封止する
ことができるため、ボードへの表面実装状態におけるア
ンプの耐湿性を高めることができる。
【0035】図4は本発明の他の実施形態である高周波
パワーアンプを示す一部切断正面図である。
【0036】本実施形態が前記実施形態と異なる点は、
配線基板2のキャビティー側の主面にはキャップ50が
第一キャビティー11および第二キャビティー12を全
体的に被覆するように被せられており、キャップ50に
は第一TRS21および第二TRS22の実装面と反対
側の主面が半田付け部51および52によってボンディ
ングされている点である。
【0037】本実施形態において、キャップ50は銅系
材料や鉄系材料等の導電性および熱伝導性を有する材料
が使用されて、第一キャビティー11および第二キャビ
ティー12を同時に被覆することができる大きさの四角
形の平板形状に形成されている。また、キャップ50に
はグランド端子13が半田付け部53によって機械的か
つ電気的に接続されている。
【0038】キャップ50には余分の半田材料を溜める
凹部54が、第一TRS21および第二TRS22の周
囲にそれぞれ環状に形成されている。半田付け部51、
52の形成に際して発生する余分の半田材料は、各凹部
54に適宜に流入して貯留されるため、第一TRS21
および第二TRS22が浮き上がる不良を防止すること
ができるとともに、余分の半田材料が周囲に流出するの
を防止することができる。
【0039】キャップ50の各凹部54の底部にはガス
抜き孔55が第一キャビティー11および第二キャビテ
ィー12を外部に連通させるように開設されている。半
田付け部51、52に対する半田付け処理に際して発生
するガスは、このガス抜き孔55によって排気されるた
め、第一TRS21および第二TRS22とキャップ5
0との半田付け作業は適正に実施されることになる。
【0040】本実施形態によれば、第一キャビティー1
1および第二キャビティー12がキャップ50によって
塞がれているため、第一TRS21および第二TRS2
2を予め気密封止することができる。
【0041】図5は本発明の別の他の実施形態である高
周波パワーアンプを示す一部切断正面図である。
【0042】本実施形態が前記実施形態と異なる点は、
配線基板2のキャビティー側の主面にはキャップ60が
第一キャビティー11および第二キャビティー12を全
体的に被覆するように接着されており、キャップ60に
は第一TRS21および第二TRS22がCCBによっ
て機械的かつ電気的に接続されている点である。
【0043】本実施形態において、キャップ60は配線
基板2と同質の絶縁板が使用されて、配線基板2と同じ
大きさの正方形の平板形状に形成されている。キャップ
60の下面にはグランド端子13が形成されており、第
一TRS21がCCB結合された所定の第一パッド17
および第二TRS22がCCB結合された所定の第二パ
ッド18とグランド端子13との間には、各サーマルビ
ア61が熱的かつ電気的に接続されている。
【0044】本実施形態によれば、第一キャビティー1
1および第二キャビティー12がキャップ60によって
塞がれているため、第一TRS21および第二TRS2
2を予め気密封止することができる。
【0045】また、第一パッド17および第二パッド1
8とグランド端子13との間はサーマルビア61によっ
て熱的に接続されているため、キャップ60が絶縁板に
よって形成されているのにもかかわらず、第一TRS2
1および第二TRS22の発熱を熱伝導によって効果的
に放熱することができる。
【0046】なお、キャップ60には半田材料等を溜め
るための凹部およびガス抜き孔を設けてもよい。
【0047】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0048】例えば、TRS等の能動素子、チップコン
デンサやチップ抵抗等の受動素子の配線基板との接続
や、能動素子のキャップへの接続等には半田付けやバン
プ接続を使用するに限らず、銀ペーストやテーピング接
続等による接続手段を使用してもよい。
【0049】第一キャビティーおよび第二キャビティー
に樹脂をポッティングすることにより、第一TRS、第
二TRS、第一パッド、第二パッドおよびバンプ電極群
を樹脂封止してもよい。
【0050】キャビティーは二箇所に設けるに限らず、
一箇所でもよいし三箇所以上であってもよい。また、キ
ャップは複数のキャビティーを同時に被覆してもよい
し、一つずつ別々に被覆してもよい。
【0051】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信機
器に使用される高周波パワーアンプに適用した場合につ
いて説明したが、それに限定されるものではなく、超高
周波数信号処理用半導体集積回路装置、スーパーコンピ
ュータ等に使用される超高速処理用の電力増幅器全般に
適用することができる。また、本発明はMCMや混成集
積回路装置等にも適用することができる。
【0052】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0053】配線基板の受動素子が実装された側と反対
側の主面に形成されたキャビティーに能動素子を実装す
ることにより、能動素子が反対側の主面に実装された分
だけ、配線基板の受動素子側の主面における面積を縮小
することができるため、電力増幅器全体としての平面の
面積を縮小することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態である高周波パワーアンプ
を示しており、(a)は正面断面図、(b)は底面図で
ある。
【図2】(a)はカバーを取った状態の平面図、(b)
は拡大部分断面図である。
【図3】実装状態を示す正面断面図である。
【図4】本発明の他の実施形態である高周波パワーアン
プを示す一部切断正面図である。
【図5】本発明の別の他の実施形態である高周波パワー
アンプを示す一部切断正面図である。
【符号の説明】
1…高周波パワーアンプ(電力増幅器)、2…配線基
板、2a…第一絶縁板、2b…第二絶縁板、2c…第三
絶縁板、2d…第四絶縁板、2e…第五絶縁板、3…受
動素子実装配線、4…チップコンデンサ(受動素子)、
5…チップ抵抗(受動素子)、6…接続部、7…上側グ
ランド導体(基準電源用導体)、8…信号線、9…下側
グランド導体(基準電源用導体)、10…電源導体(駆
動電源用導体)、11…第一キャビティー、12…第二
キャビティー、13…グランド端子(基準電源用端
子)、14…信号端子、15…電源端子(駆動電源用端
子)、16…側面ビア、17…第一パッド、18…第二
パッド、19、20…内部ビア、21…第一TRS(能
動素子)、22…第二TRS(能動素子)、23、24
…バンプ電極、25…カバー、26…フック、27…係
止部、30…ボード、31…ベース、32…アンプ実装
部、33…ランド、34…ランド、35…グランド端子
用ランド、36…第一TRS用ランド、37…第二TR
S用ランド、38、39、40…半田付け部、50…キ
ャップ、51、52、53…半田付け部、54…凹部、
55…ガス抜き孔、60…キャップ、61…サーマルビ
ア。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 昌志 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 赤嶺 均 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 山田 富男 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 菊池 栄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 森山 伸治 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 日比野 光明 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 配線基板に能動素子および受動素子が実
    装されている電力増幅器であって、 前記配線基板の前記受動素子が実装された側と反対側の
    主面にはキャビティーが形成されており、このキャビテ
    ィーには前記能動素子が実装されていることを特徴とす
    る電力増幅器。
  2. 【請求項2】 前記配線基板の前記キャビティー側の主
    面には電源用および信号用端子が前記キャビティーの周
    囲を取り囲むように形成されており、この電源用および
    信号用端子は前記能動素子の実装面と反対側の主面と共
    に実装基板に接続されるようになっていることを特徴と
    する請求項1に記載の電力増幅器。
  3. 【請求項3】 前記配線基板の前記キャビティー側の主
    面にはキャップが前記キャビティーを被覆するように被
    せられており、このキャップには前記能動素子の実装面
    が接続され反対側の主面が前記配線基板にボンディング
    されていることを特徴とする請求項1に記載の電力増幅
    器。
  4. 【請求項4】 前記キャップは導電性または熱伝導性を
    有する材料によって形成されていることを特徴とする請
    求項3に記載の電力増幅器。
  5. 【請求項5】 前記キャップには電源用または信号用端
    子が接続されていることを特徴とする請求項3または4
    に記載の電力増幅器。
  6. 【請求項6】 前記キャップは絶縁性を有する材料によ
    って形成されており、このキャップには前記能動素子が
    機械的かつ電気的に接続されていることを特徴とする請
    求項1に記載の電力増幅器。
  7. 【請求項7】 前記キャップの前記能動素子の実装面と
    反対側の主面には電源用または信号用端子が形成されて
    いることを特徴とする請求項6に記載の電力増幅器。
  8. 【請求項8】 前記キャップにはサーマルビアが形成さ
    れていることを特徴とする請求項6または7に記載の電
    力増幅器。
  9. 【請求項9】 前記キャップには余分のボンディング材
    料を溜める凹部が形成されていることを特徴とする請求
    項3、4、5、6、7または8に記載の電力増幅器。
  10. 【請求項10】 前記キャップにはガス抜き孔が開設さ
    れていることを特徴とする請求項3、4、5、7、8ま
    たは9に記載の電力増幅器。
JP21489198A 1998-07-14 1998-07-14 電力増幅器 Withdrawn JP2000031331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21489198A JP2000031331A (ja) 1998-07-14 1998-07-14 電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21489198A JP2000031331A (ja) 1998-07-14 1998-07-14 電力増幅器

Publications (1)

Publication Number Publication Date
JP2000031331A true JP2000031331A (ja) 2000-01-28

Family

ID=16663286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21489198A Withdrawn JP2000031331A (ja) 1998-07-14 1998-07-14 電力増幅器

Country Status (1)

Country Link
JP (1) JP2000031331A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045768A (ko) * 2000-12-11 2002-06-20 윤종광 차폐 기능을 갖는 멀티플 라인 그리드
DE10308448B4 (de) * 2002-02-26 2008-04-30 Kyocera Corporation Hochfrequenzmodul
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2021027122A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置
WO2021084848A1 (ja) * 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
US11309925B2 (en) 2018-11-02 2022-04-19 Murata Manufacturing Co., Ltd. Radio-frequency module, transmission power amplifier, and communication apparatus
US11764141B2 (en) 2021-04-20 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045768A (ko) * 2000-12-11 2002-06-20 윤종광 차폐 기능을 갖는 멀티플 라인 그리드
DE10308448B4 (de) * 2002-02-26 2008-04-30 Kyocera Corporation Hochfrequenzmodul
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US11309925B2 (en) 2018-11-02 2022-04-19 Murata Manufacturing Co., Ltd. Radio-frequency module, transmission power amplifier, and communication apparatus
JP2021027122A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置
US11764130B2 (en) 2019-08-02 2023-09-19 Rohm Co., Ltd. Semiconductor device
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置
WO2021084848A1 (ja) * 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
US11764141B2 (en) 2021-04-20 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP3426842B2 (ja) 高周波用電力増幅器
JPH02244711A (ja) 半導体パッケージ
KR20050103234A (ko) 멀티-다이 반도체 패키지
JPH08321567A (ja) 高周波集積回路装置およびその製造方法
JPH05283460A (ja) 半導体装置
US6046495A (en) Semiconductor device having a tab tape and a ground layer
TWI725426B (zh) 半導體裝置
JP2000031331A (ja) 電力増幅器
US6316828B1 (en) Structure of a solder mask for the circuit module of a BGA substrate
JP3492594B2 (ja) 半導体モジュール
JPH09326450A (ja) 半導体装置およびその製造方法
JPH0563136A (ja) 混成集積回路装置
JPH09148373A (ja) 無線通信モジュール
JP2000188359A (ja) 半導体パッケージ
JP3537350B2 (ja) マイクロ波回路パッケージおよびその製造方法
JP2005340713A (ja) マルチチップモジュール
JP2000133765A (ja) 高周波集積回路装置
JPH08195645A (ja) 素子搭載用パッケージ
JP2000133745A (ja) 半導体装置
KR100861509B1 (ko) 전기적 및 열적으로 향상된 반도체 패키지
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPS63258054A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004