JPH08321567A - 高周波集積回路装置およびその製造方法 - Google Patents
高周波集積回路装置およびその製造方法Info
- Publication number
- JPH08321567A JPH08321567A JP8062368A JP6236896A JPH08321567A JP H08321567 A JPH08321567 A JP H08321567A JP 8062368 A JP8062368 A JP 8062368A JP 6236896 A JP6236896 A JP 6236896A JP H08321567 A JPH08321567 A JP H08321567A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- integrated circuit
- layer
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 小型で製造工数が削減できると同時に、低い
熱抵抗により、大電力を消費する回路でも構成できる携
帯電話等の移動体通信用の高周波集積回路装置を提供す
る。 【解決手段】 凹部１２を有するセラミック多層基板２
の表面上にチップ部品３を、凹部に半導体チップ１を配
置し、低抵抗であることを要するバイアス回路や高周波
整合回路の配線パターンが幅広化されてセラミック多層
基板２の表層または内層に形成された立体的回路構成を
とった高周波集積回路装置。凹部に配置された半導体チ
ップ１と凹部の内部に設けられた凹部中間面１４の間を
接続手段であるワイヤーで接続され、それらを覆うポッ
ティング樹脂７が凹部１２中にあってセラミック多層基
板２の表面よりも外側に凸出しない構成の高周波集積回
路装置。チップ部品３上には保護コート材１６が施され
ている高周波集積回路装置。
熱抵抗により、大電力を消費する回路でも構成できる携
帯電話等の移動体通信用の高周波集積回路装置を提供す
る。 【解決手段】 凹部１２を有するセラミック多層基板２
の表面上にチップ部品３を、凹部に半導体チップ１を配
置し、低抵抗であることを要するバイアス回路や高周波
整合回路の配線パターンが幅広化されてセラミック多層
基板２の表層または内層に形成された立体的回路構成を
とった高周波集積回路装置。凹部に配置された半導体チ
ップ１と凹部の内部に設けられた凹部中間面１４の間を
接続手段であるワイヤーで接続され、それらを覆うポッ
ティング樹脂７が凹部１２中にあってセラミック多層基
板２の表面よりも外側に凸出しない構成の高周波集積回
路装置。チップ部品３上には保護コート材１６が施され
ている高周波集積回路装置。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信などの
無線システムに用いられる高周波集積回路装置およびそ
の製造方法に関する。
無線システムに用いられる高周波集積回路装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、携帯電話、自動車電話等の移動体
通信システムにおいては、小型でしかも低コストの電子
回路部品が強く要望されている。その中にあって従来、
主に実用に供されている高周波集積回路装置は単層の基
板の上にパッケージに封じられた半導体デバイスとチッ
プコンデンサ等のチップ部品が搭載された構成をとって
おり、さらに放熱板や、リード電極を装着したものとな
っている。しかしながら、このような構成においてはす
べての回路素子を単層の基板の表面に実装しており、大
きな基板面積が必要であるために大型化していた。ま
た、構造が複雑化しているためにコスト低減も困難にな
っていた。一方、昨今では主にセラミックを用いた多層
基板上に半導体チップを直接ボンディングし、かつ、チ
ップコンデンサ等のチップ部品を実装した形態の高周波
集積回路装置が登場し、その集積度の高さと高周波特性
の良さ、及び様々な機能を搭載可能な適応性の高さから
注目を集めている。しかしながら、このような多層基板
を用いた構造においても基板に搭載する部品が半導体チ
ップとチップコンデンサ等のチップ部品が共に基板の単
一の平面に搭載されているために実装工程が複雑化した
り、半田材の選択が困難になるといった問題があった。
また熱抵抗が低減できず、大電力用の回路を構成した場
合、放熱性が不足するといった問題が生じていた。
通信システムにおいては、小型でしかも低コストの電子
回路部品が強く要望されている。その中にあって従来、
主に実用に供されている高周波集積回路装置は単層の基
板の上にパッケージに封じられた半導体デバイスとチッ
プコンデンサ等のチップ部品が搭載された構成をとって
おり、さらに放熱板や、リード電極を装着したものとな
っている。しかしながら、このような構成においてはす
べての回路素子を単層の基板の表面に実装しており、大
きな基板面積が必要であるために大型化していた。ま
た、構造が複雑化しているためにコスト低減も困難にな
っていた。一方、昨今では主にセラミックを用いた多層
基板上に半導体チップを直接ボンディングし、かつ、チ
ップコンデンサ等のチップ部品を実装した形態の高周波
集積回路装置が登場し、その集積度の高さと高周波特性
の良さ、及び様々な機能を搭載可能な適応性の高さから
注目を集めている。しかしながら、このような多層基板
を用いた構造においても基板に搭載する部品が半導体チ
ップとチップコンデンサ等のチップ部品が共に基板の単
一の平面に搭載されているために実装工程が複雑化した
り、半田材の選択が困難になるといった問題があった。
また熱抵抗が低減できず、大電力用の回路を構成した場
合、放熱性が不足するといった問題が生じていた。
【０００３】以下、従来の第一の高周波集積回路装置の
例を図８を用いて説明する。図８において１はトランジ
スタ等の半導体チップ、２２は高周波整合回路、２４は
封止された半導体デバイス、２５は単層基板、２６は放
熱板、２７は電極リード、２８は半導体デバイス搭載
穴、２９はバイアス回路である。半導体チップ１は基板
上にダイスボンドされ、半導体チップと内部電極リード
とがワイヤーボンドで接続され、さらにパッケージ内に
封止されて半導体デバイス２４を構成している。この半
導体デバイス２４はバイアス回路２９及び高周波整合回
路２２を有する通常アルミナ（酸化アルミニウム）もし
くは樹脂でできた単層基板２５上に搭載されている。単
層基板２５の下には金属製のシールド板を兼ねる放熱板
２６が半田付けされており、半導体チップ１から発生し
た熱を放熱板２６を通してその下に半田付けされる実装
回路基板（図示せず）に放熱する。単層基板２５は比較
的熱伝導率の良いアルミナを用いても、約１８Ｗ／ｍＫ
の小さい熱伝導率しか有しないため、放熱を良くするた
めに基板を薄くする必要があった。このため多層基板化
することができず、回路要素を平面的にしか配置できな
かった。これが回路が大型化する原因になっていた。ま
た、さらに良好な放熱が必要な場合には、単層基板２５
に半導体デバイス搭載穴２８をあけて半導体デバイス２
４と放熱板２６が直接接触する構成にする必要があり、
コストアップの原因になっていた。また、電極リード２
７は単層基板２５からリードを引き出して構成してお
り、大型化するとともに実装面積が拡大していた。
例を図８を用いて説明する。図８において１はトランジ
スタ等の半導体チップ、２２は高周波整合回路、２４は
封止された半導体デバイス、２５は単層基板、２６は放
熱板、２７は電極リード、２８は半導体デバイス搭載
穴、２９はバイアス回路である。半導体チップ１は基板
上にダイスボンドされ、半導体チップと内部電極リード
とがワイヤーボンドで接続され、さらにパッケージ内に
封止されて半導体デバイス２４を構成している。この半
導体デバイス２４はバイアス回路２９及び高周波整合回
路２２を有する通常アルミナ（酸化アルミニウム）もし
くは樹脂でできた単層基板２５上に搭載されている。単
層基板２５の下には金属製のシールド板を兼ねる放熱板
２６が半田付けされており、半導体チップ１から発生し
た熱を放熱板２６を通してその下に半田付けされる実装
回路基板（図示せず）に放熱する。単層基板２５は比較
的熱伝導率の良いアルミナを用いても、約１８Ｗ／ｍＫ
の小さい熱伝導率しか有しないため、放熱を良くするた
めに基板を薄くする必要があった。このため多層基板化
することができず、回路要素を平面的にしか配置できな
かった。これが回路が大型化する原因になっていた。ま
た、さらに良好な放熱が必要な場合には、単層基板２５
に半導体デバイス搭載穴２８をあけて半導体デバイス２
４と放熱板２６が直接接触する構成にする必要があり、
コストアップの原因になっていた。また、電極リード２
７は単層基板２５からリードを引き出して構成してお
り、大型化するとともに実装面積が拡大していた。
【０００４】次に、従来の第二の高周波集積回路装置の
例を図９を用いて説明する。図９において１はトランジ
スタ等の半導体チップ、２はセラミック多層基板、３は
抵抗用コンデンサ等のチップ部品、４は端面電極、５は
高融点半田材、６は低融点半田材、７はポッティング樹
脂、８はボンディングワイヤーである。
例を図９を用いて説明する。図９において１はトランジ
スタ等の半導体チップ、２はセラミック多層基板、３は
抵抗用コンデンサ等のチップ部品、４は端面電極、５は
高融点半田材、６は低融点半田材、７はポッティング樹
脂、８はボンディングワイヤーである。
【０００５】図９の構造の高周波集積回路装置の製造方
法は、半導体チップ１を高融点半田材５にてセラミック
多層基板２上にダイスボンドし、その後半導体チップ１
とセラミック多層基板２の表面に形成された電極配線層
とをワイヤーでボンドを行い、ポッティング樹脂７を半
導体チップ１およびボンディングワイヤー８上に塗布
し、次に、低融点半田材６であるクリーム半田を半田マ
スクを用いて表面に選択的に塗布後、チップ部品３をマ
ウントして半田をリフローして完成させるという工程を
とる。
法は、半導体チップ１を高融点半田材５にてセラミック
多層基板２上にダイスボンドし、その後半導体チップ１
とセラミック多層基板２の表面に形成された電極配線層
とをワイヤーでボンドを行い、ポッティング樹脂７を半
導体チップ１およびボンディングワイヤー８上に塗布
し、次に、低融点半田材６であるクリーム半田を半田マ
スクを用いて表面に選択的に塗布後、チップ部品３をマ
ウントして半田をリフローして完成させるという工程を
とる。
【０００６】このクリーム半田の塗布工程を図１０を用
いて説明する。９は半田マスク、１０はスキージ、１１
はエンボス部である。図１０に示すように低融点半田材
６であるクリーム半田は半田マスク９に設けられた穴に
スキージ１０で掃引されることにより充填され、半田マ
スク９を取り外すことにより所定の半田付けが必要なポ
イントに塗布されることになる。この半田マスク９は、
ボンディングされている半導体チップ１とボンディング
ワイヤー８とを塗布したポッティング樹脂を避けるため
にエンボス部１１が設けられている。このエンボス部１
１の周辺にはスキージ１０によるクリーム半田の塗布が
不可能であるためにエンボス部１１から離れたところに
しかチップ部品３が実装できないので実装密度が低いと
いう問題点があった。
いて説明する。９は半田マスク、１０はスキージ、１１
はエンボス部である。図１０に示すように低融点半田材
６であるクリーム半田は半田マスク９に設けられた穴に
スキージ１０で掃引されることにより充填され、半田マ
スク９を取り外すことにより所定の半田付けが必要なポ
イントに塗布されることになる。この半田マスク９は、
ボンディングされている半導体チップ１とボンディング
ワイヤー８とを塗布したポッティング樹脂を避けるため
にエンボス部１１が設けられている。このエンボス部１
１の周辺にはスキージ１０によるクリーム半田の塗布が
不可能であるためにエンボス部１１から離れたところに
しかチップ部品３が実装できないので実装密度が低いと
いう問題点があった。
【０００７】また、半導体チップ１から発生した熱はす
べてのセラミック多層基板２を通して下部に伝熱される
ため基板が厚いので熱抵抗が高く、大電力を消費する半
導体チップ１は高温状態になってしまうという問題点が
あった。
べてのセラミック多層基板２を通して下部に伝熱される
ため基板が厚いので熱抵抗が高く、大電力を消費する半
導体チップ１は高温状態になってしまうという問題点が
あった。
【０００８】また、当該高周波集積回路装置が表面実装
部品として機器の基板に実装される際の半田付けのため
のリフロー工程により、低融点半田材６が溶けてチップ
部品が移動し、高周波特性が変化するという問題点があ
った。
部品として機器の基板に実装される際の半田付けのため
のリフロー工程により、低融点半田材６が溶けてチップ
部品が移動し、高周波特性が変化するという問題点があ
った。
【０００９】また、ドレインバイアス回路として用いら
れるフィルター回路は良好な特性を得るために低抵抗で
ある必要があるが、セラミック基板上の配線導体の抵抗
率は１０ｍΩ／□程度であるため、太い配線パターンで
形成すると、実装密度を低下させるという問題点があっ
た。
れるフィルター回路は良好な特性を得るために低抵抗で
ある必要があるが、セラミック基板上の配線導体の抵抗
率は１０ｍΩ／□程度であるため、太い配線パターンで
形成すると、実装密度を低下させるという問題点があっ
た。
【００１０】また、通常、高周波集積回路装置はシール
ドケースを用いる必要があるが、これが製造工程を複雑
にするという問題点があった。
ドケースを用いる必要があるが、これが製造工程を複雑
にするという問題点があった。
【００１１】
【発明が解決しようとする課題】従来の第一の構成の高
周波集積回路装置では、実装密度が低く大型化してい
た。また構造が複雑で製造工程数が多くコストアップに
なっていた。また、従来の第二の構成の高周波集積回路
装置では、製造工程が複雑であると同時に実装密度が低
い。また熱抵抗が高く大電力用の集積回路の実現が困難
であった。また、高周波集積回路装置を実装する機器に
半田付けのリフローによる実装が困難であった。また、
製造工程の簡素化が困難であった。
周波集積回路装置では、実装密度が低く大型化してい
た。また構造が複雑で製造工程数が多くコストアップに
なっていた。また、従来の第二の構成の高周波集積回路
装置では、製造工程が複雑であると同時に実装密度が低
い。また熱抵抗が高く大電力用の集積回路の実現が困難
であった。また、高周波集積回路装置を実装する機器に
半田付けのリフローによる実装が困難であった。また、
製造工程の簡素化が困難であった。
【００１２】本発明は上記従来の問題点を解決するもの
で、製造工程が容易で実装密度が高く、熱抵抗が低く、
半田付けリフローによる機器基板への実装が容易で、製
造工程を簡素化できる高周波集積回路装置及びその製造
方法を提供するものである。
で、製造工程が容易で実装密度が高く、熱抵抗が低く、
半田付けリフローによる機器基板への実装が容易で、製
造工程を簡素化できる高周波集積回路装置及びその製造
方法を提供するものである。
【００１３】
【課題を解決するための手段】この目的を達成するため
に本発明の高周波集積回路装置は下記のものである。
に本発明の高周波集積回路装置は下記のものである。
【００１４】（１）表面に凹部を有し、表層と内層に回
路配線層が形成された多層基板を用い、その凹部中に半
導体チップを搭載するとともに多層基板の表面上にチッ
プ部品を搭載する。（２）多層基板の材料としてアルミ
ナもしくは窒化アルミニウムのセラミックを用いる。
（３）多層基板の材料として多結晶酸化フェニレン（Ｐ
ｏｌｙ−Ｐｈｅｎｙｌｅｎｅ Ｏｘｉｄｅ：ＰＰＣ）を
用いる。（４）半導体チップが搭載されたＰＰＣ基板に
貫通孔を設ける。（５）半導体チップが搭載された基板
に高温焼成のセラミックを他の基板に低温焼成のガラス
セラミックを用いる。（６）表層または内層に８００Ｍ
Hz以上の周波数で動作するフィルター回路もしくは高周
波整合回路を有する。（７）多層基板の表面に２段階形
状の凹部を設け、半導体チップが凹部底面に搭載され、
半導体チップと凹部中間面に設けられた回路配線層とが
ワイヤーでボンドされる。（８）半導体チップが凹部を
有する多層基板の凹部底面にフリップチップボンディン
グされている。（９）凹部の底面に配置された半導体チ
ップと回路配線層がワイヤーでボンディングされ、ワイ
ヤー高さの最高部が多層基板の最外表面より下側にあ
る。（１０）半導体チップ上に樹脂系の材料によりポッ
ティングされている。（１１）多層基板の表面上の配線
層のうち、半田付けを行うランド部分と、配線層の長さ
調整により、高周波の整合調整を行うマイクロストリッ
プライン部分以外の部分およびチップ部品に樹脂系もし
くはガラス系のコート材が塗布されている。（１２）セ
ラミック多層基板の表面上に実装したチップ部品の上に
樹脂系もしくはガラス系材料により厚く保護コートが行
なわれ表面が平坦化されている。（１３）さらにその保
護コート材の上に金属膜が塗布されている。（１４）凹
部裏面に放熱用電極を有する。（１５）ドレインバイア
ス用フィルターまたはコレクタバイアス用フィルターの
ストリップラインの幅が２００μｍ以上の幅の広い配線
パターンとして内層もしくは表層に設けられる。（１
６）セラミック多層基板に設けた凹部が実装する機器基
板面と対向する面側に設けて、凹部の深さと同じ厚みの
半導体チップが同凹部にフリップチップボンディングさ
れているものである。
路配線層が形成された多層基板を用い、その凹部中に半
導体チップを搭載するとともに多層基板の表面上にチッ
プ部品を搭載する。（２）多層基板の材料としてアルミ
ナもしくは窒化アルミニウムのセラミックを用いる。
（３）多層基板の材料として多結晶酸化フェニレン（Ｐ
ｏｌｙ−Ｐｈｅｎｙｌｅｎｅ Ｏｘｉｄｅ：ＰＰＣ）を
用いる。（４）半導体チップが搭載されたＰＰＣ基板に
貫通孔を設ける。（５）半導体チップが搭載された基板
に高温焼成のセラミックを他の基板に低温焼成のガラス
セラミックを用いる。（６）表層または内層に８００Ｍ
Hz以上の周波数で動作するフィルター回路もしくは高周
波整合回路を有する。（７）多層基板の表面に２段階形
状の凹部を設け、半導体チップが凹部底面に搭載され、
半導体チップと凹部中間面に設けられた回路配線層とが
ワイヤーでボンドされる。（８）半導体チップが凹部を
有する多層基板の凹部底面にフリップチップボンディン
グされている。（９）凹部の底面に配置された半導体チ
ップと回路配線層がワイヤーでボンディングされ、ワイ
ヤー高さの最高部が多層基板の最外表面より下側にあ
る。（１０）半導体チップ上に樹脂系の材料によりポッ
ティングされている。（１１）多層基板の表面上の配線
層のうち、半田付けを行うランド部分と、配線層の長さ
調整により、高周波の整合調整を行うマイクロストリッ
プライン部分以外の部分およびチップ部品に樹脂系もし
くはガラス系のコート材が塗布されている。（１２）セ
ラミック多層基板の表面上に実装したチップ部品の上に
樹脂系もしくはガラス系材料により厚く保護コートが行
なわれ表面が平坦化されている。（１３）さらにその保
護コート材の上に金属膜が塗布されている。（１４）凹
部裏面に放熱用電極を有する。（１５）ドレインバイア
ス用フィルターまたはコレクタバイアス用フィルターの
ストリップラインの幅が２００μｍ以上の幅の広い配線
パターンとして内層もしくは表層に設けられる。（１
６）セラミック多層基板に設けた凹部が実装する機器基
板面と対向する面側に設けて、凹部の深さと同じ厚みの
半導体チップが同凹部にフリップチップボンディングさ
れているものである。
【００１５】また、本発明の高周波集積回路装置の製造
方法は下記のものである。（１７）凹部に半導体チップ
を２１５℃以上の融点の半田材にてダイスボンドし、ワ
イヤーボンドを行なった後、前記半田材以下の融点を持
つクリーム半田でチップ部品をマウントして半田付けを
行う。（１８）クリーム半田を用いてチップ部品をマウ
ントして半田付けを行なった後に、凹部に半導体チップ
を窒化ホウ素もしくは銀を含む樹脂系のペーストを用い
てダイスボンドし、ワイヤーボンディングを行う。
方法は下記のものである。（１７）凹部に半導体チップ
を２１５℃以上の融点の半田材にてダイスボンドし、ワ
イヤーボンドを行なった後、前記半田材以下の融点を持
つクリーム半田でチップ部品をマウントして半田付けを
行う。（１８）クリーム半田を用いてチップ部品をマウ
ントして半田付けを行なった後に、凹部に半導体チップ
を窒化ホウ素もしくは銀を含む樹脂系のペーストを用い
てダイスボンドし、ワイヤーボンディングを行う。
【００１６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、少なくとも２層以上からなる多層基板上に凹部を有
しており、前記凹部中に半導体チップが搭載されている
とともに、前記多層基板表面上の前記凹部以外の部分に
チップ部品が搭載され、前記多層基板の表層と内層に回
路配線層が形成されているものであり、これにより半導
体チップの放熱をよくするとともに高周波集積回路装置
を立体的な回路構成にすることができる。
は、少なくとも２層以上からなる多層基板上に凹部を有
しており、前記凹部中に半導体チップが搭載されている
とともに、前記多層基板表面上の前記凹部以外の部分に
チップ部品が搭載され、前記多層基板の表層と内層に回
路配線層が形成されているものであり、これにより半導
体チップの放熱をよくするとともに高周波集積回路装置
を立体的な回路構成にすることができる。
【００１７】請求項２に記載の発明は、凹部を有する少
なくとも２層以上からなる多層基板がアルミナ（酸化ア
ルミニウム）もしくは窒化アルミニウムのセラミックで
あるものであり、これにより、基板の熱伝導を良くし放
熱作用を促進させる。
なくとも２層以上からなる多層基板がアルミナ（酸化ア
ルミニウム）もしくは窒化アルミニウムのセラミックで
あるものであり、これにより、基板の熱伝導を良くし放
熱作用を促進させる。
【００１８】請求項３に記載の発明は、凹部を有する少
なくとも２層以上からなる多層基板が多結晶酸化フェニ
レン（ＰＰＯ）基板であるものであり、これにより高周
波における伝送損失を少なくすることができる。
なくとも２層以上からなる多層基板が多結晶酸化フェニ
レン（ＰＰＯ）基板であるものであり、これにより高周
波における伝送損失を少なくすることができる。
【００１９】請求項４に記載の発明は、半導体チップが
搭載された多結晶酸化フェニレン（ＰＰＯ）基板に熱伝
導体で充填された貫通孔が設けられたものであり、これ
によりＰＰＯ基板が熱伝導率が低いものの放熱作用を促
進させることができる。
搭載された多結晶酸化フェニレン（ＰＰＯ）基板に熱伝
導体で充填された貫通孔が設けられたものであり、これ
によりＰＰＯ基板が熱伝導率が低いものの放熱作用を促
進させることができる。
【００２０】請求項５に記載の発明は、凹部を有する少
なくとも２層以上からなる多層基板のうち、半導体チッ
プが搭載されている層の基板がアルミナ（酸化アルミニ
ウム）もしくは窒化アルミニウムの高温焼成のセラミッ
クであり、他の層の基板が低温焼成のガラスセラミック
であるものであり、これにより半導体チップからの放熱
をよくするとともに他の放熱をあまり必要としない基板
には熱伝導率の低い安価な基板を用いることができる。
なくとも２層以上からなる多層基板のうち、半導体チッ
プが搭載されている層の基板がアルミナ（酸化アルミニ
ウム）もしくは窒化アルミニウムの高温焼成のセラミッ
クであり、他の層の基板が低温焼成のガラスセラミック
であるものであり、これにより半導体チップからの放熱
をよくするとともに他の放熱をあまり必要としない基板
には熱伝導率の低い安価な基板を用いることができる。
【００２１】請求項６に記載の発明は、バイアス回路に
用いるフィルター回路が多層基板の表層または内層に配
置されるとともに、高周波整合回路が前記多層基板の内
層または表層に配置され、８００ＭHz以上の周波数で動
作させているものであり、これによりフィルター回路と
高周波整合回路が立体的に配置される。
用いるフィルター回路が多層基板の表層または内層に配
置されるとともに、高周波整合回路が前記多層基板の内
層または表層に配置され、８００ＭHz以上の周波数で動
作させているものであり、これによりフィルター回路と
高周波整合回路が立体的に配置される。
【００２２】請求項７に記載の発明は、凹部を有する多
層基板上の凹部が２段階以上の形状であり、前記凹部の
底面に半導体チップが搭載され、かつ、前記凹部の中間
面に設けられた回路配線層と前記半導体チップとがワイ
ヤーによって結線されているものであり、これにより半
導体チップと基板に設けられた配線層とを同じ高さでワ
イヤーボンディングすることができるとともに高低差を
少なくすることができる。
層基板上の凹部が２段階以上の形状であり、前記凹部の
底面に半導体チップが搭載され、かつ、前記凹部の中間
面に設けられた回路配線層と前記半導体チップとがワイ
ヤーによって結線されているものであり、これにより半
導体チップと基板に設けられた配線層とを同じ高さでワ
イヤーボンディングすることができるとともに高低差を
少なくすることができる。
【００２３】請求項８に記載の発明は、凹部を有する多
層基板の凹部にフリップチップ・ボンディングされた半
導体チップを有するものであり、これにより実装密度を
高めるとともに工数が削減できる。
層基板の凹部にフリップチップ・ボンディングされた半
導体チップを有するものであり、これにより実装密度を
高めるとともに工数が削減できる。
【００２４】請求項９に記載の発明は、凹部の底面に接
続された半導体チップと前記凹部を有する多層基板に設
けられた回路配線層との接続手段がワイヤー・ボンディ
ングであり、前記ワイヤー・ボンディングのワイヤー高
さの最高部が前記多層基板の最外表面よりも下側にある
ものであり、これによりワイヤーを含む半導体チップ全
体を凹部内に納めることができる。
続された半導体チップと前記凹部を有する多層基板に設
けられた回路配線層との接続手段がワイヤー・ボンディ
ングであり、前記ワイヤー・ボンディングのワイヤー高
さの最高部が前記多層基板の最外表面よりも下側にある
ものであり、これによりワイヤーを含む半導体チップ全
体を凹部内に納めることができる。
【００２５】請求項１０に記載の発明は、半導体チップ
が搭載された凸部内が樹脂系の材料によりポッティング
されているものであり、これにより表面をエンボス部の
ない平坦なものにすることができる。
が搭載された凸部内が樹脂系の材料によりポッティング
されているものであり、これにより表面をエンボス部の
ない平坦なものにすることができる。
【００２６】請求項１１に記載の発明は、多層基板上の
表層の表面上に形成された回路配線層のうち、半田付け
用ランド部分と、高周波整合回路の整合調整用マイクロ
ストリップラインの部分以外およびチップ部品に樹脂系
もしくはガラス系材料によるコート材が選択的に塗布さ
れているものであり、これにより配線層およびチップ部
品の表面が保護されるとともに、当該高周波集積回路装
置を半田リフローにより機器の基板に実装してもチップ
部品の半田溶融による位置ずれが起こらない。
表層の表面上に形成された回路配線層のうち、半田付け
用ランド部分と、高周波整合回路の整合調整用マイクロ
ストリップラインの部分以外およびチップ部品に樹脂系
もしくはガラス系材料によるコート材が選択的に塗布さ
れているものであり、これにより配線層およびチップ部
品の表面が保護されるとともに、当該高周波集積回路装
置を半田リフローにより機器の基板に実装してもチップ
部品の半田溶融による位置ずれが起こらない。
【００２７】請求項１２に記載の発明は多層基板の表層
の表面上に搭載されたチップ部品が樹脂系材料またはガ
ラス系材料により厚くコーティングされ表面を平坦化し
ているものであり、これによりチップ部品が保護される
とともに、高周波集積回路装置全体の表面を平坦化する
ことができる。
の表面上に搭載されたチップ部品が樹脂系材料またはガ
ラス系材料により厚くコーティングされ表面を平坦化し
ているものであり、これによりチップ部品が保護される
とともに、高周波集積回路装置全体の表面を平坦化する
ことができる。
【００２８】請求項１３に記載の発明は、少なくともチ
ップ部品上に樹脂系材料またはガラス系材料によりコー
ティングされている表面に導電性材料が塗布されている
ものであり、これによりシールド作用を行うことがで
き、シールドケースを不要とすることができる。
ップ部品上に樹脂系材料またはガラス系材料によりコー
ティングされている表面に導電性材料が塗布されている
ものであり、これによりシールド作用を行うことがで
き、シールドケースを不要とすることができる。
【００２９】請求項１４に記載の発明は、多層基板の表
面側に設けられた凹部の底面に位置する前記多層基板の
裏面にメッキ処理された金属パターンによる放熱用電極
を有するものであり、これにより当該高周波集積回路を
実装する機器の基板と大面積で半田付けができ、放熱効
果を促進できる。
面側に設けられた凹部の底面に位置する前記多層基板の
裏面にメッキ処理された金属パターンによる放熱用電極
を有するものであり、これにより当該高周波集積回路を
実装する機器の基板と大面積で半田付けができ、放熱効
果を促進できる。
【００３０】請求項１５に記載の発明は、多層基板の表
層もしくは内層に形成されたバイアス回路に用いるフィ
ルター回路のストリップラインの幅が２００μｍ以上で
あるものであり、これにより配線抵抗を０．４Ω以下に
下げられる。
層もしくは内層に形成されたバイアス回路に用いるフィ
ルター回路のストリップラインの幅が２００μｍ以上で
あるものであり、これにより配線抵抗を０．４Ω以下に
下げられる。
【００３１】請求項１６に記載の発明は、多層基板に設
けた凹部が、実装する機器の基板表面と対向する面側に
あり、前記凹部に同凹部の深さに等しい厚みの半導体チ
ップがフリップチップボンディングされているものであ
り、これにより半導体チップから直接に実装する機器基
板へ放熱することができる。
けた凹部が、実装する機器の基板表面と対向する面側に
あり、前記凹部に同凹部の深さに等しい厚みの半導体チ
ップがフリップチップボンディングされているものであ
り、これにより半導体チップから直接に実装する機器基
板へ放熱することができる。
【００３２】請求項１７に記載の発明は、少なくとも２
層以上からなる多層基板上に設けられた凹部に半導体チ
ップを２１５℃以上の融点の半田材にてダイスボンド
し、前記半導体チップと前記凹部の中間面とをワイヤー
で接続した後、ダイスボンドに用いた前記半田材以下の
融点を持つクリーム半田を半田マスクを用いて前記多層
基板の表面の所定の場所に塗布し、その上にチップ部品
をマウントしてリフローによる半田付けを行うものであ
り、これにより後に半田付けするチップ部品を先に半田
付けする半導体チップより低温で半田付けを行うことが
できるので、先に半田付けした半導体チップの位置ずれ
をおこすことがない。
層以上からなる多層基板上に設けられた凹部に半導体チ
ップを２１５℃以上の融点の半田材にてダイスボンド
し、前記半導体チップと前記凹部の中間面とをワイヤー
で接続した後、ダイスボンドに用いた前記半田材以下の
融点を持つクリーム半田を半田マスクを用いて前記多層
基板の表面の所定の場所に塗布し、その上にチップ部品
をマウントしてリフローによる半田付けを行うものであ
り、これにより後に半田付けするチップ部品を先に半田
付けする半導体チップより低温で半田付けを行うことが
できるので、先に半田付けした半導体チップの位置ずれ
をおこすことがない。
【００３３】請求項１８に記載の発明は、クリーム半田
を半田マスクを用いて凹部を有する多層基板の表面の所
定の場所に塗布し、その上にチップ部品をマウントして
リフローによる半田付けを行なった後に、前記凹部に半
導体チップを窒化ホウ素もしくは銀を含む樹脂系のペー
ストを用いてダイスボンドし、前記半導体チップと前記
凹部の中間面とをワイヤーで接続するものであり、これ
により後に装着する半導体チップをペーストで低温で接
着させるために、半導体チップに与える熱的ストレスを
最小にするとともに先に半田付けされたチップ部品の位
置ずれをおこすことがない。
を半田マスクを用いて凹部を有する多層基板の表面の所
定の場所に塗布し、その上にチップ部品をマウントして
リフローによる半田付けを行なった後に、前記凹部に半
導体チップを窒化ホウ素もしくは銀を含む樹脂系のペー
ストを用いてダイスボンドし、前記半導体チップと前記
凹部の中間面とをワイヤーで接続するものであり、これ
により後に装着する半導体チップをペーストで低温で接
着させるために、半導体チップに与える熱的ストレスを
最小にするとともに先に半田付けされたチップ部品の位
置ずれをおこすことがない。
【００３４】以下に、本発明における高周波集積回路装
置の実施の形態について、図面を参照しながら説明す
る。
置の実施の形態について、図面を参照しながら説明す
る。
【００３５】（実施の形態１）図１は本発明の第一の実
施の形態における高周波集積回路装置の断面図である。
また、図２は同じく本発明の第一の実施の形態における
高周波集積回路装置の等価回路の概略図である。
施の形態における高周波集積回路装置の断面図である。
また、図２は同じく本発明の第一の実施の形態における
高周波集積回路装置の等価回路の概略図である。
【００３６】図１において、１はトランジスタ等の半導
体チップ、２は表層および内層に回路配線層が形成され
たセラミック多層基板、３はチップコンデンサ等のチッ
プ部品、４は端面電極、５は高融点半田材、６は低融点
半田材、７はポッティング樹脂、８はボンディングワイ
ヤー、１２は凹部、１３は凹部底面、１４は２段階の凹
部に設けられた凹部中間面、１５は放熱用電極、１６は
保護コート材、１７は金属ケースである。また、図２に
おいて、２０は電界効果トランジスタ（ＦＥＴ）、２１
はドレインバイアス回路、２２は高周波整合回路、２３
はゲートバイアス回路である。図１に示された半導体チ
ップ１は図２に示されたＦＥＴ２０に対応し、ここでは
ガリウム砒素半導体チップを用いている。半導体チップ
１は、凹部底面１３に高融点半田材５によってボンディ
ングされており、かつ凹部中間面１４に設けられた回路
配線層のワイヤーボンディングパッドとの間でワイヤー
ボンディングされている。ドレインバイアス回路２１
（またはバイポーラトランジスタの吸着とはコレクタバ
イアス回路）に用いるフィルター回路はセラミック多層
基板２の表層もしくは内層に設けられているため、２０
０μｍ以上の幅を有する太い配線パターンとすることが
でき、実装密度を向上しながら配線幅を広げられる。こ
れにより配線抵抗はおよそ０．４Ω以下にできる。また
ドレインバイアス回路２１は高周波用フィルターとして
の役割を果たすように設計されているが、そのフィルタ
ーとしての特性は伝搬する高周波の波長に対する伝送線
路の長さで決まっている。例えば、伝送線路長を基本周
波数の波長の１／４にし、終端を高周波的に短絡する
と、基本周波数に対するインピーダンスは無限大である
一方で、２倍の周波数に対してはショート状態のインピ
ーダンスをもつ。したがって、このようなフィルターを
構成する場合、基本波の波長を低く設定すると伝送線路
長が長くなり、大型化するため実装密度が低下する。実
際、比誘電率１０のアルミナ基板を使用する場合には８
００ＭHzに対する１／４波長の伝送線路長は約３０mmと
なり、伝送線路幅を２００μｍ以上確保しながら、か
つ、集積回路の体積を０．５cc以下にすることを想定す
ると、基本周波数はこの８００ＭHzがほぼ下限となる。
このとき同時にフィルターとしての損失を１ｄＢ以下の
低損失に抑えることができる。セラミック多層基板２の
表層にはマイクロストリップライン（特性インピーダン
スに整合された配線層）とチップ部品３からなる高周波
整合回路２２が設けられている。ボンディングワイヤー
８の最高部はセラミック多層基板２の表面よりも十分下
にあり、かつ、半導体チップ１とボンディングワイヤー
８全体をも包含するポッティング樹脂７もセラミック多
層基板２の表面よりも下にある構造になっていて表面を
平坦化させている。この構造ゆえにチップ部品３を半田
付けする低融点半田材６であるクリーム半田は平坦な半
田マスクを用いて塗布することができ、その結果、半導
体チップ１の近傍にもチップ部品３を搭載することがで
き、実装密度が向上することによって高周波集積回路の
外形を小さくすることが可能となっている。この結果、
高周波集積回路装置の容積は、従来の単層の基板を用い
た場合０．４ccであったものが、０．２cc以下にでき、
１／２以下の体積にすることができた。さらにチップ部
品が装着されたセラミック多層基板２の表層（ただし半
田付け用ランド部分と整合調整用マイクロストリップラ
インの部分以外を除く。）およびポッティング樹脂７で
充填された凹部表面に保護コート材１６が形成されてい
る。また、凹部底面１３となるセラミックの多層基板２
の裏面に放熱用電極１５が形成されている。
体チップ、２は表層および内層に回路配線層が形成され
たセラミック多層基板、３はチップコンデンサ等のチッ
プ部品、４は端面電極、５は高融点半田材、６は低融点
半田材、７はポッティング樹脂、８はボンディングワイ
ヤー、１２は凹部、１３は凹部底面、１４は２段階の凹
部に設けられた凹部中間面、１５は放熱用電極、１６は
保護コート材、１７は金属ケースである。また、図２に
おいて、２０は電界効果トランジスタ（ＦＥＴ）、２１
はドレインバイアス回路、２２は高周波整合回路、２３
はゲートバイアス回路である。図１に示された半導体チ
ップ１は図２に示されたＦＥＴ２０に対応し、ここでは
ガリウム砒素半導体チップを用いている。半導体チップ
１は、凹部底面１３に高融点半田材５によってボンディ
ングされており、かつ凹部中間面１４に設けられた回路
配線層のワイヤーボンディングパッドとの間でワイヤー
ボンディングされている。ドレインバイアス回路２１
（またはバイポーラトランジスタの吸着とはコレクタバ
イアス回路）に用いるフィルター回路はセラミック多層
基板２の表層もしくは内層に設けられているため、２０
０μｍ以上の幅を有する太い配線パターンとすることが
でき、実装密度を向上しながら配線幅を広げられる。こ
れにより配線抵抗はおよそ０．４Ω以下にできる。また
ドレインバイアス回路２１は高周波用フィルターとして
の役割を果たすように設計されているが、そのフィルタ
ーとしての特性は伝搬する高周波の波長に対する伝送線
路の長さで決まっている。例えば、伝送線路長を基本周
波数の波長の１／４にし、終端を高周波的に短絡する
と、基本周波数に対するインピーダンスは無限大である
一方で、２倍の周波数に対してはショート状態のインピ
ーダンスをもつ。したがって、このようなフィルターを
構成する場合、基本波の波長を低く設定すると伝送線路
長が長くなり、大型化するため実装密度が低下する。実
際、比誘電率１０のアルミナ基板を使用する場合には８
００ＭHzに対する１／４波長の伝送線路長は約３０mmと
なり、伝送線路幅を２００μｍ以上確保しながら、か
つ、集積回路の体積を０．５cc以下にすることを想定す
ると、基本周波数はこの８００ＭHzがほぼ下限となる。
このとき同時にフィルターとしての損失を１ｄＢ以下の
低損失に抑えることができる。セラミック多層基板２の
表層にはマイクロストリップライン（特性インピーダン
スに整合された配線層）とチップ部品３からなる高周波
整合回路２２が設けられている。ボンディングワイヤー
８の最高部はセラミック多層基板２の表面よりも十分下
にあり、かつ、半導体チップ１とボンディングワイヤー
８全体をも包含するポッティング樹脂７もセラミック多
層基板２の表面よりも下にある構造になっていて表面を
平坦化させている。この構造ゆえにチップ部品３を半田
付けする低融点半田材６であるクリーム半田は平坦な半
田マスクを用いて塗布することができ、その結果、半導
体チップ１の近傍にもチップ部品３を搭載することがで
き、実装密度が向上することによって高周波集積回路の
外形を小さくすることが可能となっている。この結果、
高周波集積回路装置の容積は、従来の単層の基板を用い
た場合０．４ccであったものが、０．２cc以下にでき、
１／２以下の体積にすることができた。さらにチップ部
品が装着されたセラミック多層基板２の表層（ただし半
田付け用ランド部分と整合調整用マイクロストリップラ
インの部分以外を除く。）およびポッティング樹脂７で
充填された凹部表面に保護コート材１６が形成されてい
る。また、凹部底面１３となるセラミックの多層基板２
の裏面に放熱用電極１５が形成されている。
【００３７】次に、本発明の第一の実施の形態における
構造を得るその製造工程を説明する。まず２１５℃以上
の融点を有する半田材によって半導体チップ１をセラミ
ック多層基板２に設けられた凹部１２の底面１３にダイ
スボンドする。なお、セラミック多層基板２の表層と内
層には回路配線層が形成され、セラミック多層基板２の
凹部１２が形成されている面とは反対面にメッキにより
放熱用電極１５が形成されている。ダイスボンドに適し
た金錫系の半田材においてその融点の最低点がおよそ２
１５℃近傍にあるものを用いる。次に、半導体チップ１
と凹部中間面１４に形成された配線層との間にワイヤー
８でボンドを行ない、続いてポッティング樹脂７を用い
て半導体チップ１を封止する。そして、２１５℃以下の
融点を有する低融点半田材６をスクリーン印刷し、チッ
プ部品３をマウントしたのち、低融点半田材６をリフロ
ーしてチップ部品３を固定する。さらに表面に保護コー
ト材１６を塗布し、金属ケース１７のキャップをつける
という工程をとっている。このような工程をとることに
より、ワイヤーボンディング時の温度を２００℃近辺ま
で上昇でき、超音波を加えなくとも良好なワイヤーの引
っ張り強度を得ることができるとともに、１００μｍ以
下程度のワイヤーボンドのピッチが実現できる。
構造を得るその製造工程を説明する。まず２１５℃以上
の融点を有する半田材によって半導体チップ１をセラミ
ック多層基板２に設けられた凹部１２の底面１３にダイ
スボンドする。なお、セラミック多層基板２の表層と内
層には回路配線層が形成され、セラミック多層基板２の
凹部１２が形成されている面とは反対面にメッキにより
放熱用電極１５が形成されている。ダイスボンドに適し
た金錫系の半田材においてその融点の最低点がおよそ２
１５℃近傍にあるものを用いる。次に、半導体チップ１
と凹部中間面１４に形成された配線層との間にワイヤー
８でボンドを行ない、続いてポッティング樹脂７を用い
て半導体チップ１を封止する。そして、２１５℃以下の
融点を有する低融点半田材６をスクリーン印刷し、チッ
プ部品３をマウントしたのち、低融点半田材６をリフロ
ーしてチップ部品３を固定する。さらに表面に保護コー
ト材１６を塗布し、金属ケース１７のキャップをつける
という工程をとっている。このような工程をとることに
より、ワイヤーボンディング時の温度を２００℃近辺ま
で上昇でき、超音波を加えなくとも良好なワイヤーの引
っ張り強度を得ることができるとともに、１００μｍ以
下程度のワイヤーボンドのピッチが実現できる。
【００３８】一方、以下のような本発明の第一の実施の
形態の構造を得る第二の製造工程も可能である。それ
は、まず、表層と内層に配線層が形成され、凹部１２が
形成されている面とは反対面にメッキにより放熱用電極
１５が形成されたセラミック多層基板２を用意する。次
に、低融点半田材６のクリーム半田をセラミック多層基
板２の表面にスクリーン印刷し、チップ部品３をマウン
トしたのち、低融点半田材６をリフローして、チップ部
品３を固定する。次に、半導体チップ１を２．５×１０
-3ｃａｌ／ｃｍ・ｓｅｃ・℃以上の熱伝導率を有する窒
化ホウ素もしくは銀を含む樹脂系のペーストを用いて凹
部底面１３にダイスボンドし、半導体チップ１と凹部中
間面１４に形成された配線層との間にワイヤーでボンド
する。さらにポッティング樹脂７を用いて半導体チップ
１を封止し、保護コート材１６を塗布し、金属ケース１
７のキャップをつけるというものである。なお半導体チ
ップ１とセラミック多層基板２の間のペースト材厚を５
μｍ以下とすることにより、５００ｍＷクラス以上のパ
ワーアンプに適用できる低熱抵抗を実現できる。このよ
うな第二の製造工程によれば、半導体チップ１に与える
熱的ストレスを最小にすることができる。
形態の構造を得る第二の製造工程も可能である。それ
は、まず、表層と内層に配線層が形成され、凹部１２が
形成されている面とは反対面にメッキにより放熱用電極
１５が形成されたセラミック多層基板２を用意する。次
に、低融点半田材６のクリーム半田をセラミック多層基
板２の表面にスクリーン印刷し、チップ部品３をマウン
トしたのち、低融点半田材６をリフローして、チップ部
品３を固定する。次に、半導体チップ１を２．５×１０
-3ｃａｌ／ｃｍ・ｓｅｃ・℃以上の熱伝導率を有する窒
化ホウ素もしくは銀を含む樹脂系のペーストを用いて凹
部底面１３にダイスボンドし、半導体チップ１と凹部中
間面１４に形成された配線層との間にワイヤーでボンド
する。さらにポッティング樹脂７を用いて半導体チップ
１を封止し、保護コート材１６を塗布し、金属ケース１
７のキャップをつけるというものである。なお半導体チ
ップ１とセラミック多層基板２の間のペースト材厚を５
μｍ以下とすることにより、５００ｍＷクラス以上のパ
ワーアンプに適用できる低熱抵抗を実現できる。このよ
うな第二の製造工程によれば、半導体チップ１に与える
熱的ストレスを最小にすることができる。
【００３９】高周波集積回路装置の第一の実施の形態に
おいては凹部底面１３に半導体チップ１がダイスボンド
されていることにより、本発明によるハイブリッド高周
波集積回路装置が機器の基板に実装された場合、半導体
チップ１と機器の基板の間に存在するセラミック多層基
板２の厚さが薄くなるため層厚減少分だけ熱抵抗が低下
し、良好な放熱性を確保することができる。図１におい
ては凹部底面１３下のセラミック多層基板２の層厚はセ
ラミック多層基板２の全体厚の１／４になっており、セ
ラミック多層基板２の熱抵抗も１／４に低減でき、５０
０ｍＷ以上の大消費電力の電力増幅回路を形成できる。
また、図１では、半導体チップ１の直下に位置するセラ
ミック多層基板２の裏面に放熱用電極１５が構成されて
おり、かつこの放熱用電極１５が半田付けが容易なよう
に半田メッキ等のメッキが施されているため、半導体チ
ップ１より発生した熱を良好に実装する機器の基板に放
熱することができる。また、セラミック多層基板２の材
料をアルミナとしたが、窒化アルミニウムとすることに
より、窒化アルミニウムの良好な１５０ｍＷ／ｍＫとい
うアルミナの約９倍の熱伝導率により、セラミック多層
基板２の熱抵抗を１／９にすることができ、大電力デバ
イスにも対応可能となる。
おいては凹部底面１３に半導体チップ１がダイスボンド
されていることにより、本発明によるハイブリッド高周
波集積回路装置が機器の基板に実装された場合、半導体
チップ１と機器の基板の間に存在するセラミック多層基
板２の厚さが薄くなるため層厚減少分だけ熱抵抗が低下
し、良好な放熱性を確保することができる。図１におい
ては凹部底面１３下のセラミック多層基板２の層厚はセ
ラミック多層基板２の全体厚の１／４になっており、セ
ラミック多層基板２の熱抵抗も１／４に低減でき、５０
０ｍＷ以上の大消費電力の電力増幅回路を形成できる。
また、図１では、半導体チップ１の直下に位置するセラ
ミック多層基板２の裏面に放熱用電極１５が構成されて
おり、かつこの放熱用電極１５が半田付けが容易なよう
に半田メッキ等のメッキが施されているため、半導体チ
ップ１より発生した熱を良好に実装する機器の基板に放
熱することができる。また、セラミック多層基板２の材
料をアルミナとしたが、窒化アルミニウムとすることに
より、窒化アルミニウムの良好な１５０ｍＷ／ｍＫとい
うアルミナの約９倍の熱伝導率により、セラミック多層
基板２の熱抵抗を１／９にすることができ、大電力デバ
イスにも対応可能となる。
【００４０】次に、セラミック多層基板２の表面に半田
付けされたチップ部品３上には樹脂系材料またはガラス
系材料により保護コートがなされている。これは高周波
損失の少ない材料によってなされているため損失が少な
くなるとともに、コーティングされているため当該ハイ
ブリッド高周波集積回路装置を実装する機器の基板への
半田付けリフロー時にいったん半田付けしたチップ部品
３の半田が溶けて位置ずれを起こし高周波特性が変化す
ることを避けることができる。このため機器の基板への
半田付けリフロー条件を比較的広い範囲で選択すること
ができる。そして、このセラミック多層基板２には、パ
ッケージとなる金属ケース１７が付けられて、電波遮蔽
の実用に供される。
付けされたチップ部品３上には樹脂系材料またはガラス
系材料により保護コートがなされている。これは高周波
損失の少ない材料によってなされているため損失が少な
くなるとともに、コーティングされているため当該ハイ
ブリッド高周波集積回路装置を実装する機器の基板への
半田付けリフロー時にいったん半田付けしたチップ部品
３の半田が溶けて位置ずれを起こし高周波特性が変化す
ることを避けることができる。このため機器の基板への
半田付けリフロー条件を比較的広い範囲で選択すること
ができる。そして、このセラミック多層基板２には、パ
ッケージとなる金属ケース１７が付けられて、電波遮蔽
の実用に供される。
【００４１】（実施の形態２）次に、本発明の高周波集
積回路装置の第二の実施の形態について図３に示した断
面図を参照して説明する。
積回路装置の第二の実施の形態について図３に示した断
面図を参照して説明する。
【００４２】図３において図１に示した第一の実施の形
態と異なる点は、多層基板として高周波に対して伝送損
失が少ない多結晶酸化フェニレン（ＰＰＯ）基板２ａを
用いていることである。ただしＰＰＯ基板２ａはセラミ
ック基板に比べて熱伝導率が低いため、半導体チップ１
が装着された基板に熱伝導体で充填された貫通孔３１が
設けられている。これによりＰＰＯ基板による放熱効果
を高め、高出力パワーアンプ等への適用を可能にしてい
る。
態と異なる点は、多層基板として高周波に対して伝送損
失が少ない多結晶酸化フェニレン（ＰＰＯ）基板２ａを
用いていることである。ただしＰＰＯ基板２ａはセラミ
ック基板に比べて熱伝導率が低いため、半導体チップ１
が装着された基板に熱伝導体で充填された貫通孔３１が
設けられている。これによりＰＰＯ基板による放熱効果
を高め、高出力パワーアンプ等への適用を可能にしてい
る。
【００４３】なお、半導体チップ１はパッケージかまた
はチップキャリア等にマウントされている場合もある。
はチップキャリア等にマウントされている場合もある。
【００４４】（実施の形態３）次に、本発明の高周波集
積回路装置の第三の実施の形態について図４に示した断
面図を参照して説明する。
積回路装置の第三の実施の形態について図４に示した断
面図を参照して説明する。
【００４５】図４において図１に示した第一の実施の形
態と異なる点は、多層基板として、半導体チップ１が搭
載されている層の基板に酸化アルミニウムもしくは窒化
アルミニウム等の高温焼成のセラミック基板２ｂを用
い、他の層の基板に低温焼成のガラスセラミック基板２
ｃを用いていることである。これにより半導体チップか
らの放熱性を確保するとともに安価なガラスセラミック
を用いることでコストの低減を図ることができる。
態と異なる点は、多層基板として、半導体チップ１が搭
載されている層の基板に酸化アルミニウムもしくは窒化
アルミニウム等の高温焼成のセラミック基板２ｂを用
い、他の層の基板に低温焼成のガラスセラミック基板２
ｃを用いていることである。これにより半導体チップか
らの放熱性を確保するとともに安価なガラスセラミック
を用いることでコストの低減を図ることができる。
【００４６】（実施の形態４）次に本発明の高周波集積
回路装置の第四の実施の形態について図面を参照しなが
ら説明する。図５は本発明の第四の実施の形態における
高周波集積回路装置の断面図である。図５において１８
は金属塗布膜である。この構造の特徴は、保護コート材
１６を０．５mm以上に厚く形成して表面が平坦化され、
その上に金属塗布膜１８が形成されていることである。
この金属塗布膜１８が電波をシールドする金属ケースの
役割をはたしており、これにより図１に示したような金
属ケースを装着する工程を削減できる。
回路装置の第四の実施の形態について図面を参照しなが
ら説明する。図５は本発明の第四の実施の形態における
高周波集積回路装置の断面図である。図５において１８
は金属塗布膜である。この構造の特徴は、保護コート材
１６を０．５mm以上に厚く形成して表面が平坦化され、
その上に金属塗布膜１８が形成されていることである。
この金属塗布膜１８が電波をシールドする金属ケースの
役割をはたしており、これにより図１に示したような金
属ケースを装着する工程を削減できる。
【００４７】（実施の形態５）図６は本発明の高周波集
積回路装置の第五の実施の形態における断面図である。
積回路装置の第五の実施の形態における断面図である。
【００４８】図６において１９は半導体チップ１をフリ
ップチップボンディングにするためのバンプである。こ
の構造の特徴は、凹部１２を１段階の凹部にし、配線層
が形成された凹部底面１３に半導体チップ１がバンプ１
９により、フリップチップ実装されていることである。
本構造により、ワイヤーボンディングの工程を削減でき
ると同時に、凹部１２の占める面積を小さくすることが
でき、実装密度をワイヤーボンディングするときよりも
さらに高くすることができる。また、この構造によれ
ば、周波数が１．５ＧHz以上において、ポッティング樹
脂を用いる必要がないためポッティング樹脂による損失
や、ワイヤーが無いためソースワイヤーのインダクタン
スによる利得低下を回避できる。また、半導体チップ１
の素子が形成されている面を凹部底面側に接続するた
め、バンプ１９の接続面積を半導体チップ１の面積の１
５％以上に大きくとることにより、ワイヤーボンディン
グ方式よりも半導体チップ１の厚み分の熱抵抗を回避で
き、良好な放熱性を得ることができる。
ップチップボンディングにするためのバンプである。こ
の構造の特徴は、凹部１２を１段階の凹部にし、配線層
が形成された凹部底面１３に半導体チップ１がバンプ１
９により、フリップチップ実装されていることである。
本構造により、ワイヤーボンディングの工程を削減でき
ると同時に、凹部１２の占める面積を小さくすることが
でき、実装密度をワイヤーボンディングするときよりも
さらに高くすることができる。また、この構造によれ
ば、周波数が１．５ＧHz以上において、ポッティング樹
脂を用いる必要がないためポッティング樹脂による損失
や、ワイヤーが無いためソースワイヤーのインダクタン
スによる利得低下を回避できる。また、半導体チップ１
の素子が形成されている面を凹部底面側に接続するた
め、バンプ１９の接続面積を半導体チップ１の面積の１
５％以上に大きくとることにより、ワイヤーボンディン
グ方式よりも半導体チップ１の厚み分の熱抵抗を回避で
き、良好な放熱性を得ることができる。
【００４９】（実施の形態６）図７は本発明の高周波集
積回路装置の第六の実施の形態における断面図である。
積回路装置の第六の実施の形態における断面図である。
【００５０】図７は図６の構成と同様に、フリップチッ
プ実装を行なっているがこの構造の特徴は、凹部１２が
チップ部品３が配置されたセラミック多層基板２の表面
とは反対側の裏面側に形成され、凹部１２内に半導体チ
ップ１が配置された構成としたものである。これによっ
て実装密度をさらに高めることができる。さらに、この
場合においては凹部１２の深さと半導体チップ１の厚み
を同じにすることにより機器の基板３０への実装時、半
導体チップ１から直接機器の基板３０へ放熱することが
可能となる。これによってセラミック多層基板２の材質
が通常のアルミナ等の物質でも良好な放熱性を確保する
ことができる。
プ実装を行なっているがこの構造の特徴は、凹部１２が
チップ部品３が配置されたセラミック多層基板２の表面
とは反対側の裏面側に形成され、凹部１２内に半導体チ
ップ１が配置された構成としたものである。これによっ
て実装密度をさらに高めることができる。さらに、この
場合においては凹部１２の深さと半導体チップ１の厚み
を同じにすることにより機器の基板３０への実装時、半
導体チップ１から直接機器の基板３０へ放熱することが
可能となる。これによってセラミック多層基板２の材質
が通常のアルミナ等の物質でも良好な放熱性を確保する
ことができる。
【００５１】
【発明の効果】本発明による高周波集積回路装置は低抵
抗のバイアス用フィルター回路が内層（もしくは表層）
に設けられ、高周波整合回路が表層（もしくは内層）に
設けられた多層基板による立体的回路構成をとってお
り、実装密度を高くすることができる。また、本発明は
凹部を有する多層基板を用い、半導体チップを凹部中に
配置することにより、チップ部品を多層基板に実装する
際、平面の半田マスクを用いてクリーム半田の塗布が可
能となり、半導体チップとチップ部品の間隔を短縮する
ことができ、実装密度を向上させることができる。この
結果、従来の単層の基板を用いた高周波集積回路装置と
比較して、その体積は１／２以下にできる。また、半導
体チップを凹部底面に配置することにより半導体チップ
を搭載した基板厚を薄くすることができるので熱抵抗が
低減でき、大消費電力の電力増幅回路ができる。また多
層基板を熱伝導率の高いセラミックを用いることにより
大電力の半導体装置が形成できる。また多層基板として
ＰＰＯ基板を用いることにより伝送損失を少なくし利得
等の物性を向上させることができる。また多層基板とし
て高温焼成のセラミックと低温焼成のガラスセラミック
を用いることによりコストの低減を図ることができる。
また、凹部底面に位置する多層基板の裏面に放熱用電極
を設けることにより、実装する機器の基板と大面積で半
田付けでき放熱効果をさらに高めることができる。ま
た、２００μｍ以上の幅を有し、０．４Ω以下の抵抗を
有するバイアス回路に用いるフィルター回路を表層また
は内層に構成でき、実装密度を単層平板の基板を用いた
場合に比べて２倍以上にできる。また、ワイヤーボンデ
ィングは凹部中間面と半導体チップの間で行われるので
高低差を少なくすることができるため、表面を平坦化す
ることができる。また、フリップチップボンディングを
行うことにより、ワイヤーボンディング工程等の工程を
削減できるとともに実装密度を向上させることができ
る。セラミック多層配線基板上に搭載されたチップ部品
上に保護コートを行うことにより、当該高周波集積回路
装置を半田リフローにより機器の基板に実装してもチッ
プ部品の半田溶融による位置ずれが起こらず、高周波特
性の変化を防止することができる。さらに、保護コート
された表面上に金属塗布膜を形成することにより、シー
ルドケース装着の工程を不要とすることができる。
抗のバイアス用フィルター回路が内層（もしくは表層）
に設けられ、高周波整合回路が表層（もしくは内層）に
設けられた多層基板による立体的回路構成をとってお
り、実装密度を高くすることができる。また、本発明は
凹部を有する多層基板を用い、半導体チップを凹部中に
配置することにより、チップ部品を多層基板に実装する
際、平面の半田マスクを用いてクリーム半田の塗布が可
能となり、半導体チップとチップ部品の間隔を短縮する
ことができ、実装密度を向上させることができる。この
結果、従来の単層の基板を用いた高周波集積回路装置と
比較して、その体積は１／２以下にできる。また、半導
体チップを凹部底面に配置することにより半導体チップ
を搭載した基板厚を薄くすることができるので熱抵抗が
低減でき、大消費電力の電力増幅回路ができる。また多
層基板を熱伝導率の高いセラミックを用いることにより
大電力の半導体装置が形成できる。また多層基板として
ＰＰＯ基板を用いることにより伝送損失を少なくし利得
等の物性を向上させることができる。また多層基板とし
て高温焼成のセラミックと低温焼成のガラスセラミック
を用いることによりコストの低減を図ることができる。
また、凹部底面に位置する多層基板の裏面に放熱用電極
を設けることにより、実装する機器の基板と大面積で半
田付けでき放熱効果をさらに高めることができる。ま
た、２００μｍ以上の幅を有し、０．４Ω以下の抵抗を
有するバイアス回路に用いるフィルター回路を表層また
は内層に構成でき、実装密度を単層平板の基板を用いた
場合に比べて２倍以上にできる。また、ワイヤーボンデ
ィングは凹部中間面と半導体チップの間で行われるので
高低差を少なくすることができるため、表面を平坦化す
ることができる。また、フリップチップボンディングを
行うことにより、ワイヤーボンディング工程等の工程を
削減できるとともに実装密度を向上させることができ
る。セラミック多層配線基板上に搭載されたチップ部品
上に保護コートを行うことにより、当該高周波集積回路
装置を半田リフローにより機器の基板に実装してもチッ
プ部品の半田溶融による位置ずれが起こらず、高周波特
性の変化を防止することができる。さらに、保護コート
された表面上に金属塗布膜を形成することにより、シー
ルドケース装着の工程を不要とすることができる。
【００５２】また、本発明の高周波集積回路装置の製造
方法によれば、半導体チップとチップ部品の装着を前後
どちらにしても、あとの部品を装着したときに、先に装
着した部品が半田溶融により位置ずれをおこすことな
く、高周波特性の変化を防止することができる。
方法によれば、半導体チップとチップ部品の装着を前後
どちらにしても、あとの部品を装着したときに、先に装
着した部品が半田溶融により位置ずれをおこすことな
く、高周波特性の変化を防止することができる。
【図１】本発明の第一の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図２】本発明の第一の実施の形態における高周波集積
回路装置の概略の等価回路図
回路装置の概略の等価回路図
【図３】本発明の第二の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図４】本発明の第三の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図５】本発明の第四の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図６】本発明の第五の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図７】本発明の第六の実施の形態における高周波集積
回路装置の構成を示す断面図
回路装置の構成を示す断面図
【図８】従来の第一の高周波集積回路装置の構成例を示
す斜視図
す斜視図
【図９】従来の第二の高周波集積回路装置の構成例を示
す断面図
す断面図
【図１０】従来の第二の高周波集積回路装置のクリーム
半田の塗布工程を示す断面図
半田の塗布工程を示す断面図
１ 半導体チップ ２ セラミック多層基板 ２ａ ＰＰＯ多層基板 ２ｂ セラミック基板 ２ｃ ガラスセラミック多層基板 ３ チップ部品 ４ 端面電極 ５ 高融点半田材 ６ 低融点半田材 ７ ポッティング樹脂 ８ ボンディングワイヤー ９ 半田マスク １０ スキージ １１ エンボス部 １２ 凹部 １３ 凹部底面 １４ 凹部中間面 １５ 放熱用電極 １６ 保護コート材 １７ 金属ケース １８ 金属塗布膜 １９ バンプ ２０ ＦＥＴ ２１ ドレインバイアス回路 ２２ 高周波整合回路 ２３ ゲートバイアス回路 ２４ 半導体デバイス ２５ 単層基板 ２６ 放熱板 ２７ 電極リード ２８ 半導体デバイス搭載穴 ２９ バイアス回路 ３０ 機器の基板 ３１ 貫通孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 6921−4Ｅ Ｈ０５Ｋ 3/46 Ｔ 25/18 Ｈ０１Ｌ 23/30 Ｂ Ｈ０５Ｋ 1/03 ６１０ 25/04 Ｚ 3/46 (72)発明者 立岡 一樹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (18)
- 【請求項１】 少なくとも２層以上からなる多層基板上
に凹部を有しており、前記凹部中に半導体チップが搭載
されているとともに、前記多層基板表面上の前記凹部以
外の部分にチップ部品が搭載され、前記多層基板の表層
と内層に回路配線層が形成されていることを特徴とする
高周波集積回路装置。 - 【請求項２】 凹部を有する少なくとも２層以上からな
る多層基板がアルミナ（酸化アルミニウム）もしくは窒
化アルミニウムのセラミックであることを特徴とする請
求項１記載の高周波集積回路装置。 - 【請求項３】 凹部を有する少なくとも２層以上からな
る多層基板が多結晶酸化フェニレン（ＰＰＯ）基板であ
ることを特徴とする請求項１記載の高周波集積回路装
置。 - 【請求項４】 半導体チップが搭載された多結晶酸化フ
ェニレン（ＰＰＯ）基板に熱伝導体で充填された貫通孔
が設けられていることを特徴とする請求項３記載の高周
波集積回路装置。 - 【請求項５】 凹部を有する少なくとも２層以上からな
る多層基板のうち、半導体チップが搭載されている層の
基板がアルミナ（酸化アルミニウム）もしくは窒化アル
ミニウムの高温焼成のセラミックであり、他の層の基板
が低温焼成のガラスセラミックであることを特徴とする
請求項１記載の高周波集積回路装置。 - 【請求項６】 バイアス回路に用いるフィルター回路が
多層基板の表層または内層に配置されるとともに、高周
波整合回路が前記多層基板の内層または表層に配置さ
れ、８００ＭHz以上の周波数で動作させていることを特
徴とする請求項１または請求項２または請求項３または
請求項５記載の高周波集積回路装置。 - 【請求項７】 凹部を有する多層基板上の凹部が２段階
以上の形状であり、前記凹部の底面に半導体チップが搭
載され、かつ、前記凹部の中間面に設けられた回路配線
層と前記半導体チップとがワイヤーによって結線されて
いることを特徴とする請求項１または請求項２または請
求項３または請求項５または請求項６記載の高周波集積
回路装置。 - 【請求項８】 凹部を有する多層基板の凹部にフリップ
チップ・ボンディングされた半導体チップを有すること
を特徴とする請求項１または請求項２または請求項３ま
たは請求項５または請求項６記載の高周波集積回路装
置。 - 【請求項９】 凹部の底面に接続された半導体チップと
前記凹部を有する多層基板に設けられた回路配線層との
接続手段がワイヤー・ボンディングであり、前記ワイヤ
ー・ボンディングのワイヤー高さの最高部が前記多層基
板の最外表面よりも下側にあることを特徴とする請求項
７記載の高周波集積回路装置。 - 【請求項１０】 半導体チップが搭載された凸部内が樹
脂系の材料によりポッティングされていることを特徴と
する請求項１または請求項２または請求項３または請求
項５または請求項６または請求項７または請求項８また
は請求項９記載の高周波集積回路装置。 - 【請求項１１】 多層基板上の表層の表面上に形成され
た回路配線層のうち、半田付け用ランド部分と、高周波
整合回路の整合調整用マイクロストリップラインの部分
以外およびチップ部品表面に樹脂系もしくはガラス系材
料によるコート材が選択的に塗布されていることを特徴
とする請求項１または請求項２または請求項３または請
求項５または請求項６または請求項７または請求項８ま
たは請求項９または請求項１０記載の高周波集積回路装
置。 - 【請求項１２】 多層基板の表層の表面上に搭載された
チップ部品が樹脂系材料またはガラス系材料により厚く
コーティングされ表面を平坦化していることを特徴とす
る請求項１または請求項２または請求項３または請求項
５または請求項６または請求項７または請求項８または
請求項９または請求項１０記載の高周波集積回路装置。 - 【請求項１３】 少なくともチップ部品上に樹脂系材料
またはガラス系材料によりコーティングされている表面
に導電性材料が塗布されていることを特徴とする請求項
１２記載の高周波集積回路装置。 - 【請求項１４】 多層基板の表面側に設けられた凹部の
底面に位置する前記多層基板の裏面にメッキ処理された
金属パターンによる放熱用電極を有することを特徴とす
る請求項１または請求項２または請求項３または請求項
５または請求項６または請求項７または請求項８または
請求項９または請求項１０または請求項１１または請求
項１２または請求項１３記載の高周波集積回路装置。 - 【請求項１５】 多層基板の表層もしくは内層に形成さ
れたバイアス回路に用いるフィルター回路のストリップ
ラインの幅が２００μｍ以上であることを特徴とする請
求項６または請求項７または請求項８または請求項９ま
たは請求項１０または請求項１１または請求項１２また
は請求項１３または請求項１４記載の高周波集積回路装
置。 - 【請求項１６】 多層基板に設けた凹部が、実装する機
器の基板表面と対向する面側にあり、前記凹部に同凹部
の深さに等しい厚みの半導体チップがフリップチップボ
ンディングされていることを特徴とする請求項１または
請求項２または請求項３または請求項５または請求項６
または請求項８または請求項１０または請求項１１また
は請求項１２または請求項１３または請求項１４または
請求項１５記載の高周波集積回路装置。 - 【請求項１７】 少なくとも２層以上からなる多層基板
上に設けられた凹部に半導体チップを２１５℃以上の融
点の半田材にてダストボンドし、前記半導体チップと前
記凹部の中間面とをワイヤーで接続した後、ダストボン
ドに用いた前記半田材以下の融点を持つクリーム半田を
半田マスクを用いて前記多層基板の表面の所定の場所に
塗布し、その上にチップ部品をマウントしてリフローに
よる半田付けを行うことを特徴とする高周波集積回路装
置の製造方法。 - 【請求項１８】 クリーム半田を半田マスクを用いて凹
部を有する多層基板の表面の所定の場所に塗布し、その
上にチップ部品をマウントしてリフローによる半田付け
を行なった後に、前記凹部に半導体チップを窒化ホウ素
もしくは銀を含む樹脂系のペーストを用いてダストボン
ドし、前記半導体チップと前記凹部の中間面とをワイヤ
ーで接続することを特徴とする高周波集積回路装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06236896A JP3235452B2 (ja) | 1995-03-20 | 1996-03-19 | 高周波集積回路装置 |
| US08/638,264 US5796165A (en) | 1996-03-19 | 1996-04-26 | High-frequency integrated circuit device having a multilayer structure |
| KR1019960013253A KR100367936B1 (ko) | 1996-03-19 | 1996-04-27 | 적층체를구비한고주파집적회로장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076095 | 1995-03-20 | ||
| JP7-60760 | 1995-03-20 | ||
| JP06236896A JP3235452B2 (ja) | 1995-03-20 | 1996-03-19 | 高周波集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321567A true JPH08321567A (ja) | 1996-12-03 |
| JP3235452B2 JP3235452B2 (ja) | 2001-12-04 |
Family
ID=26401816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06236896A Expired - Fee Related JP3235452B2 (ja) | 1995-03-20 | 1996-03-19 | 高周波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235452B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116091A (ja) * | 1995-10-17 | 1997-05-02 | Hitachi Ltd | 混成集積回路装置 |
| JPH1117349A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 高周波集積回路装置およびその製造方法 |
| JPH1174454A (ja) * | 1997-06-23 | 1999-03-16 | Asea Brown Boveri Ag | 封じられたサブモジュールを備える電力用半導体モジュール |
| JP2001185902A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 複合高周波部品及びそれを用いた通信装置 |
| JP2002184898A (ja) * | 2000-10-04 | 2002-06-28 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2003110049A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ten Ltd | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 |
| US6822339B2 (en) | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007502015A (ja) * | 2003-08-07 | 2007-02-01 | テヒニシェ・ウニベルジテート・ブラウンシュバイク・カロロ−ビルヘルミナ | マルチチップ回路モジュールおよびその製造法 |
| US7245884B2 (en) | 2000-06-20 | 2007-07-17 | Murata Manufacturing Co., Ltd. | RF module |
| JP2007318657A (ja) * | 2006-05-29 | 2007-12-06 | Murata Mfg Co Ltd | 送信装置 |
| EP1915038A1 (en) * | 2006-10-20 | 2008-04-23 | Shinko Electric Industries Co., Ltd. | Multilayer Wiring Substrate Mounted With Electronic Component And Method For Manufacturing The Same |
| JP2008210997A (ja) * | 2007-02-27 | 2008-09-11 | Nec Personal Products Co Ltd | 複数層プリント基板、ｒｆｉｄタグ付きプリント基板、及び、電子部品付きプリント基板製造方法 |
| JPWO2008041682A1 (ja) * | 2006-10-02 | 2010-02-04 | 株式会社東芝 | 半導体装置 |
| JP2010114454A (ja) * | 2009-12-22 | 2010-05-20 | Renesas Technology Corp | 電子装置の製造方法 |
| US7838976B2 (en) | 2006-07-28 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a semiconductor chip enclosed by a body structure and a base |
| US8054035B2 (en) | 2006-07-28 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device including an antenna |
| US8368230B2 (en) | 2009-08-20 | 2013-02-05 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| JP2013080764A (ja) * | 2011-10-03 | 2013-05-02 | Murata Mfg Co Ltd | 回路モジュール |
| US8546187B2 (en) | 2009-08-20 | 2013-10-01 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| US9693462B2 (en) | 2014-11-17 | 2017-06-27 | Mitsubishi Electric Corporation | Printed circuit board |
| JP2018190866A (ja) * | 2017-05-09 | 2018-11-29 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール、及び半導体モジュールの製造方法 |
| JP2020053422A (ja) * | 2018-09-21 | 2020-04-02 | 富士電機株式会社 | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112399705B (zh) * | 2020-11-10 | 2022-09-30 | 四川深北电路科技有限公司 | 一种5g通讯设备用高频高导热混压板及其制作方法 |
-
1996
- 1996-03-19 JP JP06236896A patent/JP3235452B2/ja not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116091A (ja) * | 1995-10-17 | 1997-05-02 | Hitachi Ltd | 混成集積回路装置 |
| JPH1174454A (ja) * | 1997-06-23 | 1999-03-16 | Asea Brown Boveri Ag | 封じられたサブモジュールを備える電力用半導体モジュール |
| JPH1117349A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 高周波集積回路装置およびその製造方法 |
| US5991162A (en) * | 1997-06-27 | 1999-11-23 | Nec Corporation | High-frequency integrated circuit device and manufacture method thereof |
| JP2001185902A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 複合高周波部品及びそれを用いた通信装置 |
| US7245884B2 (en) | 2000-06-20 | 2007-07-17 | Murata Manufacturing Co., Ltd. | RF module |
| JP2002184898A (ja) * | 2000-10-04 | 2002-06-28 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2003110049A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ten Ltd | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 |
| US6822339B2 (en) | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007502015A (ja) * | 2003-08-07 | 2007-02-01 | テヒニシェ・ウニベルジテート・ブラウンシュバイク・カロロ−ビルヘルミナ | マルチチップ回路モジュールおよびその製造法 |
| JP2007318657A (ja) * | 2006-05-29 | 2007-12-06 | Murata Mfg Co Ltd | 送信装置 |
| US9070563B2 (en) | 2006-07-28 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
| US7838976B2 (en) | 2006-07-28 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a semiconductor chip enclosed by a body structure and a base |
| US8054035B2 (en) | 2006-07-28 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device including an antenna |
| US8692249B2 (en) | 2006-07-28 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
| US8378473B2 (en) | 2006-07-28 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having semiconductor chip within multilayer substrate |
| JPWO2008041682A1 (ja) * | 2006-10-02 | 2010-02-04 | 株式会社東芝 | 半導体装置 |
| JP5085552B2 (ja) * | 2006-10-02 | 2012-11-28 | 株式会社東芝 | 半導体装置 |
| US8357942B2 (en) | 2006-10-02 | 2013-01-22 | Kabushiki Kaisha Toshiba | Semiconductor device with a peripheral circuit formed therein |
| EP1915038A1 (en) * | 2006-10-20 | 2008-04-23 | Shinko Electric Industries Co., Ltd. | Multilayer Wiring Substrate Mounted With Electronic Component And Method For Manufacturing The Same |
| US7923367B2 (en) | 2006-10-20 | 2011-04-12 | Shinko Electric Industries Co., Ltd. | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same |
| US8222747B2 (en) | 2006-10-20 | 2012-07-17 | Shinko Electric Industries Co., Ltd. | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same |
| JP2008210997A (ja) * | 2007-02-27 | 2008-09-11 | Nec Personal Products Co Ltd | 複数層プリント基板、ｒｆｉｄタグ付きプリント基板、及び、電子部品付きプリント基板製造方法 |
| US8368230B2 (en) | 2009-08-20 | 2013-02-05 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| US8546187B2 (en) | 2009-08-20 | 2013-10-01 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| JP2010114454A (ja) * | 2009-12-22 | 2010-05-20 | Renesas Technology Corp | 電子装置の製造方法 |
| JP2013080764A (ja) * | 2011-10-03 | 2013-05-02 | Murata Mfg Co Ltd | 回路モジュール |
| US9693462B2 (en) | 2014-11-17 | 2017-06-27 | Mitsubishi Electric Corporation | Printed circuit board |
| JP2018190866A (ja) * | 2017-05-09 | 2018-11-29 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール、及び半導体モジュールの製造方法 |
| JP2020053422A (ja) * | 2018-09-21 | 2020-04-02 | 富士電機株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235452B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| JP3235452B2 (ja) | 高周波集積回路装置 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US7268426B2 (en) | High-frequency chip packages | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| US6163456A (en) | Hybrid module and methods for manufacturing and mounting thereof | |
| KR100612425B1 (ko) | 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법 | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| JP3426842B2 (ja) | 高周波用電力増幅器 | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| TWI725426B (zh) | 半導體裝置 | |
| JP2001127237A (ja) | 高周波モジュール | |
| JPH0563454A (ja) | 半導体装置 | |
| JP2000031331A (ja) | 電力増幅器 | |
| JPH09148373A (ja) | 無線通信モジュール | |
| JP2004111938A (ja) | 半導体装置 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JP2005340713A (ja) | マルチチップモジュール | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| EP1443809A2 (en) | Electronic circuit unit and method for manufacturing the same | |
| JP2007201517A (ja) | 半導体装置 | |
| JPH04144162A (ja) | 半導体装置 | |
| WO1996012296A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |