JP5085552B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5085552B2
JP5085552B2 JP2008537526A JP2008537526A JP5085552B2 JP 5085552 B2 JP5085552 B2 JP 5085552B2 JP 2008537526 A JP2008537526 A JP 2008537526A JP 2008537526 A JP2008537526 A JP 2008537526A JP 5085552 B2 JP5085552 B2 JP 5085552B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
semiconductor device
semiconductor element
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008537526A
Other languages
English (en)
Other versions
JPWO2008041682A1 (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008537526A priority Critical patent/JP5085552B2/ja
Publication of JPWO2008041682A1 publication Critical patent/JPWO2008041682A1/ja
Application granted granted Critical
Publication of JP5085552B2 publication Critical patent/JP5085552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えば電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴと記
す）などの半導体素子とコンデンサ素子などの受動素子が、基板上に載置、接続された半導体装置に関する。
従来、例えばプリント基板もしくは金属プレート上に、ＦＥＴなどの半導体素子、薄膜コンデンサなどの受動素子などが載置、接続された半導体装置において、半導体素子内部に設けられたヴィアホール（ＶＩＡ：貫通孔）により、半導体素子が接地される構造が用いられている。
ＧａＡｓＦＥＴが形成されたＧａＡｓ基板を薄層化し、ＧａＡｓ基板上のゲート、ドレイン又はソースのいずれか所望の電極を接地する構造を有する半導体装置において、ＧａＡｓ基板を背面から貫通して所望の電極に達する基板貫通孔と、ＧａＡｓ基板の背面に形成されかつＧａＡｓ基板貫通孔において所望の電極に接する金属層と、金属層上に被着された誘電体層、および誘電体層上に形成された接地電極層を有する半導体装置としては、例えば特許文献１に記載のものがある。
特許文献１：特公昭６２−２４６６号公報
一方、インバータ回路やスイッチング素子の高機能化に伴い、さらなる高出力、高耐圧化が要求されている。そこで、近年、ＦＥＴ素子の基板として、バンドギャップ、絶縁破壊電界が大きく、優れた物性を有するＳｉＣ（シリコンカーバイド）基板が用いられている。このＳｉＣ基板は、金属以上の熱伝導率を有した熱伝導性にも優れた基板材料である。
マイクロ波帯のパワーデバイスにＳｉＣ基板を用いる場合、高出力化に伴い、発生する熱を効率良く放出する必要がある。
しかしながら、上述のような手法を用いて、ＳｉＣ基板にヴィアホールを設けて接地を行なうと、ヴィアホール部分で熱伝導が阻害され、ＳｉＣの持つ熱伝導性を有効に利用することができないという問題がある。
また、ＳｉＣ基板にヴィアホールを形成するために、パターニング、エッチングなどの工程を要し、ヴィアホール開口工程が複雑となるという問題がある。
本発明は、基板上に半導体素子と、整合回路部、バイアス回路部、コンデンサ素子などの周辺回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行ない、半導体素子の放熱性を良好にすることが可能な半導体装置を提供することを目的とするものである。
一実施形態による半導体装置は、（ａ）基板と、（ｂ）基板上に載置され、半導体基板を有する半導体素子と、（ｃ）半導体素子上に配置されたソース電極と、（ｄ）基板上に半導体素子に隣接して載置され、高誘電体基板を有する周辺回路部と、（ｅ）高誘電体基板をその表面から裏面まで貫通するヴィアホールと、（ｆ）ヴィアホールの内壁に設けられた第１金属層と、（ｇ）高誘電体基板の基板に接する裏面に配置された第２金属層と、（ｈ）高誘電体基板の表面上に配置され、第１金属層を介して第２金属層に接続され、かつソース電極にボンディングワイヤのみを介して接続される接地用電極とを備え、ソース電極は、周辺回路部の内部に設けられたヴィアホールを介して、前記周辺回路部と前記基板との間に配置された第２金属層により接地されることを特徴とする。
本発明の第１の実施の形態に係る半導体装置の模式的平面図である。 本発明の第１の実施の形態に係る半導体装置であって、図１のＩ−Ｉ線に沿う模式的断面構造図である。 本発明の第２の実施の形態に係る半導体装置の模式的平面図である。 本発明の第２の実施の形態に係る半導体装置であって、図３のＩ−Ｉ線に沿う模式的断面構造図である。 本発明の第３の実施の形態に係る半導体装置の模式的平面図である。 本発明の第３の実施の形態に係る半導体装置であって、図５のＩ−Ｉ線に沿う模式的断面構造図である。 本発明の第４の実施の形態に係る半導体装置の模式的平面図である。 本発明の第４の実施の形態に係る半導体装置であって、図７のＩ−Ｉ線に沿う模式的断面構造図である。 本発明の第４の実施の形態に係る半導体装置の薄膜コンデンサの電極を示す模式的平面図である。 本発明の第４の実施の形態に係る半導体装置の薄膜コンデンサの電極を示す模式的平面図である。 本発明の第５の実施の形態に係る半導体装置の模式的平面図である。 本発明の第５の実施の形態に係る半導体装置であって、図１１のＩ−Ｉ線に沿う模式的断面構造図である。
図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
以下の説明において、半導体素子は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板上に形成される。
特に、例えば、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板を使用する場合には、半導体素子は、ヘテロ接合界面に誘起される２次元ガス（２ＤＥＧ：Two Dimensional Electron Gas）中の高電子移動度を利用する高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）として構成される。また、例えば、ＧａＮ／ＳｉＣ基板を使用する場合には、半導体素子は、ショットキーゲート（Schottky Gate）を利用する金属―半導体（ＭＥＳ：Metal semiconductor）ＦＥＴとして構成可能である。
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る半導体装置の模式的平面図を示し、図２は、本発明の第１の実施の形態に係る半導体装置であって、図１のＩ−Ｉ線に沿う模式的断面構造図を示す。
本発明の第１の実施の形態に係る半導体装置は、図１および図２に示すように、基板１上に載置された半導体素子２と、基板１上に載置され,半導体素子２と接続される周辺回路部３０,４０と、周辺回路部３０に設けられ,接地される電極３０ｅ, 金属層３０ｍと、３０ｍと半導体素子２のソース電極２ｓとに接続される接地用電極３０ｓと、半導体素子２のゲート電極２ｇに接続される電極３０ｄを備える。
周辺回路部３０,４０としては、例えばＦＥＴなどのアクティブ素子を含むドライバ回路、ＬＣ回路などで構成される整合回路、ストリップ線路などの伝送回路で構成される整合回路、ＬＣ回路などで構成されるバイアス回路、ＬＣ回路などで構成されるフィルタ回路、インダクタ回路素子、キャパシタ回路素子などを想定することができる。図１、図２においては、このような周辺回路部３０,４０を模式的に図示したものあり、詳細な構成については、各回路の具体的な構成に応じて表示することができる。
半導体素子２は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板２ｓ上に形成された電界効果トランジスタであっても良い。
また、金属層３０ｍは、周辺回路部３０を構成する基板３０ｋを貫通するヴィアホール３０ｖ内に形成される。
また、一つのヴィアホール３０ｖに対して、複数の接地用電極３０ｓが接続される構成を備えていても良い。
図１および図２に示すように、夫々所定配線パターンが形成されたプリント基板もしくは金属プレートなどの基板１上に、例えばＳｉＣ基板上に形成されたＦＥＴなどの半導体素子２、周辺回路部３０、４０が載置され、はんだ５により夫々電極２ｅ、３０ｅ、４０ｅと接続されている。周辺回路部３０、４０は、例えば、アルミナなどの高誘電体基板３０ｋ、４０ｋを、夫々電極３０ｅと電極３０ｄおよび接地用電極３０ｓ、電極４０ｅと電極４０ｄで挟んだ構造になっている。
周辺回路部３０においては、高誘電体基板３０ｋを貫通するようにヴィアホール３０ｖが形成されている。ヴィアホール３０ｖの内壁には、金属層３０ｍが形成され、周辺回路部３０上面に形成された接地用電極３０ｓと接続されている。
そして、半導体素子２のゲート電極２ｇは周辺回路部３０の電極３０ｄと、ソース電極２ｓは接地用電極３０ｓと、ドレイン電極２ｄは周辺回路部４０の電極４０ｄとワイヤ６０により夫々接続されている。
（製造方法）
このような半導体装置は以下のように形成される。
（ａ）予め成形時にヴィアホールが形成された、或いは成形後レーザなどを用いてヴィアホールが形成されたアルミナなどの高誘電体基板３０ｋのヴィアホール３０ｖ内部を、例えばＡｕ無電界メッキなどによりメタライズし、金属層３０ｍを形成する。そして、高誘電体基板３０ｋの上面に、例えばＡｕ／Ｐｄ（Ｎｉ）／Ｔｉの蒸着により電極３０ｓ，３０ｄ及びヴィアホール３０ｖに電気的に接続された接地用電極３０ｓを、下面に電極３０ｅを形成し、周辺回路部３０を形成する。
（ｂ）同様に、高誘電体基板４０ｋの上下面に、蒸着により、金属層４０ｅ，電極４０ｄを形成して、周辺回路部４０を形成する。
（ｃ）そして、このようにして形成された周辺回路部３０、４０を、素子領域が形成され、チップに分離されたＦＥＴなどの半導体素子２とともに、予め所定配線パターンが形成されたプリント基板１上に載置、接続する。
（ｄ）さらに、半導体素子２のゲート電極２ｇを周辺回路部３０の電極３０ｄと、ソース電極２ｓを接地用電極３０ｓと、ドレイン電極２ｄを周辺回路部４０の電極４０ｄとワイヤによりそれぞれ接続する。
このようにして、半導体素子２ではなく、周辺回路部３０にヴィアホールを形成して接地することにより、半導体素子２にＳｉＣ基板を用いた場合でも、ヴィアホールにより熱伝導が阻害されることなく、接地することが可能となる。
本発明の第１の実施の形態によれば、基板上に半導体素子と周辺回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
[第２の実施の形態]
図３は、本発明の第２の実施の形態に係る半導体装置の模式的平面図を示し、図４は、本発明の第２の実施の形態に係る半導体装置であって、図３のＩ−Ｉ線に沿う模式的断面構造図を示す。
本発明の第２の実施の形態に係る半導体装置は、前記第１の実施の形態に係る半導体装置の周辺回路部３０,４０、電極３０ｅ, 電極４０ｅ、金属層３０ｍ、接地用電極３０ｓ、ヴィアホール３０ｖ、ワイヤ６０の代わりに整合回路部１３０,１４０、電極１３０ｅ, 電極１４０ｅ、金属層１３０ｍ、接地用電極１３０ｓ、ヴィアホール１３０ｖ、ワイヤ１６０が設けられている点で異なる。
本発明の第２の実施の形態に係る半導体装置は、図３および図４に示すように、基板１上に載置された半導体素子２と、基板１上に載置され,半導体素子２と接続される整合回路部１３０,１４０と、整合回路部１３０に設けられ,接地される電極１３０ｅ,金属層１３０ｍと、電極１３０ｅ,金属層１３０ｍ及び半導体素子２と接続される接地用電極１３０ｓと、半導体素子２のゲート電極２ｇに接続される電極１３０ｄを備える。
整合回路部１３０,１４０としては、例えばＦＥＴなどのアクティブ素子を含む整合回路、ＬＣ回路などで構成される整合回路、ストリップ線路などの伝送回路で構成される整合回路、ＬＣ回路などで構成されるフィルタ回路などを想定することができる。図３、図４においては、このような整合回路部１３０,１４０を模式的に図示したものあり、詳細な構成については、各回路の具体的な構成に応じて表示することができる。
半導体素子２は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板２ｓ上に形成された電界効果トランジスタであっても良い。
また、金属層１３０ｍは、整合回路部１３０を貫通するヴィアホール１３０ｖ内に形成される。
また、一つの前記ヴィアホール１３０ｖに対して、複数の接地用電極１３０ｓが接続される構成を備えていても良い。
図３および図４に示すように、夫々所定配線パターンが形成されたプリント基板もしくは金属プレートなどの基板１上に、例えばＳｉＣ基板上に形成されたＦＥＴなどの半導体素子２、整合回路部１３０、１４０が載置され、はんだ５により夫々電極２ｅ、１３０ｅ、１４０ｅと接続されている。整合回路部１３０、１４０は、例えば、アルミナなどの高誘電体基板１３０ｋ、１４０ｋを、夫々電極１３０ｅと接地用電極１３０ｓおよび電極１３０ｄ、電極１４０ｅと電極１４０ｄで挟んだ構造になっている。
整合回路部１３０においては、高誘電体基板１３０ｓを貫通するようにヴィアホール１３０ｖが形成されている。ヴィアホール１３０ｖの内壁には、金属層１３０ｍが形成され、整合回路部１３０上面に形成された接地用電極１３０ｓと接続されている。
そして、半導体素子２のゲート電極２ｇは、整合回路部１３０の電極１３０ｄと、ソース電極２ｓは、接地用電極１３０ｓと、ドレイン電極２ｄは整合回路部１４０の電極１４０ｄと夫々ワイヤ１６０により接続されている。
（製造方法）
このような半導体装置は以下のように形成される。
（ａ）予め成形時にヴィアホールが形成された、或いは成形後レーザなどを用いてヴィアホールが形成されたアルミナなどの高誘電体基板１３０ｋのヴィアホール１３０ｖ内部を、例えばＡｕ無電界メッキなどによりメタライズし、金属層１３０ｍを形成する。そして、高誘電体基板１３０ｋの上下面に、例えばＡｕ／Ｐｄ（Ｎｉ）／Ｔｉの蒸着により電極１３０ｅ，１３０ｄ及びヴィアホール１３０ｖに対応する接地用電極１３０ｓを形成し、整合回路部１３０を形成する。
（ｂ）同様に、高誘電体基板１４０ｋの上下面に、蒸着により電極１４０ｅ，１４０ｄを形成して、整合回路部１４０を形成する。
（ｃ）そして、このようにして形成された整合回路部１３０、１４０を、素子領域が形成され、チップに分離されたＦＥＴなどの半導体素子２とともに、予め所定配線パターンが形成されたプリント基板１上に載置、接続する。
（ｄ）さらに、半導体素子２のゲート電極２ｇを整合回路部１３０の電極１３０ｄと、ソース電極２ｓを接地用電極１３０ｓと、ドレイン電極２ｄを整合回路部１４０の電極１４０ｄと接続する。
このようにして、半導体素子２ではなく、整合回路部１３０にヴィアホールを形成して接地することにより、半導体素子２にＳｉＣ基板を用いた場合でも、ヴィアホールにより熱伝導が阻害されることなく、接地することが可能となる。
本発明の第２の実施の形態によれば、基板上に半導体素子と整合回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
[第３の実施の形態]
図５は、本発明の第３の実施の形態に係る半導体装置の模式的平面図を示し、図６は、本発明の第３の実施の形態に係る半導体装置であって、図５のＩ−Ｉ線に沿う模式的断面構造図を示す。
本発明の第３の実施の形態に係る半導体装置は、図５および図６に示すように、基板１上に載置された半導体素子２と、基板１上に載置され,半導体素子２と接続されるバイアス回路部２３０,２４０と、バイアス回路部２３０に設けられ,接地される電極２３０ｅ,金属層２３０ｍと、電極２３０ｅ, 金属層２３０ｍ及び半導体素子２と接続される接地用電極２３０ｓと、半導体素子２の２ｇに接続される電極２３０ｄを備える。
バイアス回路部２３０,２４０としては、例えばＦＥＴなどのアクティブ素子を含むバイアス回路、ＬＣ回路などで構成されるバイアス回路、ストリップ線路などの伝送回路で構成されるバイアス回路、ＬＣ回路などで構成されるバイアス回路、インダクタ回路素子で構成されるバイアス回路などを想定することができる。図５、図６においては、このようなバイス回路部２３０,２４０を模式的に図示したものあり、詳細な構成については、各回路の具体的な構成に応じて表示することができる。
半導体素子２は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板２ｓ上に形成された電界効果トランジスタであっても良い。
また、金属層２３０ｍは、バイアス回路部２３０を貫通するヴィアホール２３０ｖ内に形成される。
また、一つのヴィアホール２３０ｖに対して、複数の接地用電極２３０ｓが接続される構成を備えていても良い。
また、本発明の第３の実施の形態に係る半導体装置において、さらに同一基板１上に第２の実施の形態と同様に配置された整合回路部１３０、１４０を備えていても良い。
本発明の第３の実施の形態に係る半導体装置は、基板上に載置された半導体素子と、基板上に載置され、半導体素子と接続される整合回路部およびバイアス回路部と、整合回路部およびバイアス回路部のいずれか一方若しくは両方に設けられ,接地される金属層と、金属層及び半導体素子と接続される接地用電極とを備えていても良い。
また、金属層は、整合回路部およびバイアス回路部のいずれか一方若しくは両方を貫通するヴィアホール内に形成される構成をそなえていても良い。
また、一つのヴィアホールに対して、複数の接地用電極が接続される構成を備えていても良い。
図５および図６に示すように、夫々所定配線パターンが形成されたプリント基板もしくは金属プレートなどの基板１上に、例えばＳｉＣ基板上に形成されたＦＥＴなどの半導体素子２、バイアス回路部２３０、２４０が載置され、はんだ５により夫々電極２ｅ、２３０ｅ、２４０ｅと接続されている。バイアス回路部２３０、２４０は、例えば、アルミナなどの高誘電体基板２３０ｋ、２４０ｋを、夫々電極２３０ｅと２３０ｄ、電極２４０ｅと２４０ｄで挟んだ構造になっている。
バイアス回路部２３０においては、高誘電体基板２３０ｋを貫通するようにヴィアホール２３０ｖが形成されている。ヴィアホール２３０ｖの内壁には、金属層２３０ｍが形成され、バイアス回路部２３０上面に形成された接地用電極２３０ｓと接続されている。
そして、半導体素子２のゲート電極２ｇは、バイアス回路部２３０の電極２３０ｄと、ソース電極２ｓは、接地用電極２３０ｓと、ドレイン電極２ｄはバイアス回路部２４０の電極２４０ｄと夫々ワイヤ２６０により接続されている。
（製造方法）
このような半導体装置は以下のように形成される。
（ａ）予め成形時にヴィアホールが形成された、或いは成形後レーザなどを用いてヴィアホールが形成されたアルミナなどの高誘電体基板２３０ｋのヴィアホール２３０ｖ内部を、例えばＡｕ無電界メッキなどによりメタライズし、金属層２３０ｍを形成する。そして、高誘電体基板２３０ｋの上下面に、例えばＡｕ／Ｐｄ（Ｎｉ）／Ｔｉの蒸着により電極２３０ｅ、２３０ｄ及びヴィアホール２３０ｖに対応する接地用電極２３０ｓを形成し、バイアス回路部２３０を形成する。
（ｂ）同様に、高誘電体基板２４０ｋの上下面に、蒸着により電極２４０ｅ、２４０ｄを形成して、バイアス回路部２４０を形成する。
（ｃ）そして、このようにして形成されたバイアス回路部２３０、２４０を、素子領域が形成され、チップに分離されたＦＥＴなどの半導体素子２とともに、予め所定配線パターンが形成されたプリント基板１上に載置、接続する。
（ｄ）さらに、半導体素子２のゲート電極２ｇをバイアス回路部２３０の電極２３０ｄと、ソース電極２ｓを接地用電極２３０ｓと、ドレイン電極２ｄをバイアス回路部２４０の電極２４０ｄと接続する。
このようにして、半導体素子２ではなく、バイアス回路部２３０、２４０にヴィアホールを形成して接地することにより、半導体素子２にＳｉＣ基板を用いた場合でも、ヴィアホールにより熱伝導が阻害されることなく、接地することが可能となる。
本発明の第３の実施の形態によれば、基板上に半導体素子とバイアス回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
[第４の実施の形態]
図７は、本発明の第４の実施の形態に係る半導体装置の模式的平面図を示し、図８は、本発明の第４の実施の形態に係る半導体装置であって、図７のＩ−Ｉ線に沿う模式的断面構造図を示す。
本発明の第４の実施の形態に係る半導体装置は、図７および図８に示すように、基板１上に載置された半導体素子２と、基板１上に載置され,半導体素子２と接続されるコンデンサ素子３,４と、コンデンサ素子３に設けられ,接地される電極３ｅ,金属層３ｍと、電極３ｅ,金属層３ｍと半導体素子２と接続される接地用電極３ｓと、半導体素子２のゲート電極２ｇに接続される電極３ｄを備える。
半導体素子２は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板２ｓ上に形成された電界効果トランジスタであっても良い。
また、金属層３ｍは、コンデンサ素子３を貫通するヴィアホール３ｖ内に形成される。
また、後述するように、一つの前記ヴィアホール３ｖに対して、複数の接地用電極３ｓが接続されていても良い。
図７および図８に示すように、夫々所定配線パターンが形成されたプリント基板もしくは金属プレートなどの基板１上に、例えばＳｉＣ基板上に形成されたＦＥＴなどの半導体素子２、薄膜コンデンサ３、４が載置され、はんだ５により夫々電極２ｅ、３ｅ、４ｅと接続されている。薄膜コンデンサ３、４は、アルミナなどの高誘電体基板３ｋ、４ｋを、夫々電極３ｅ，３ｄ、４ｅ，４ｄで挟んだ構造になっている。薄膜コンデンサ３においては、高誘電体基板３ｋを貫通するようにヴィアホール３ｖが形成されている。ヴィアホール３ｖの内壁には、金属層３ｍが形成され、薄膜コンデンサ３上面に形成された接地用電極３ｓと接続されている。そして、半導体素子２のゲート電極２ｇは薄膜コンデンサ３の電極３ｄと、ソース電極２ｓは接地用電極３ｓと、ドレイン電極２ｄは薄膜コンデンサ４の電極４ｄと夫々ワイヤ６により接続されている。
（製造方法）
このような半導体装置は以下のように形成される。
（ａ）予め成形時にヴィアホールが形成された、或いは成形後レーザなどを用いてヴィアホールが形成されたアルミナなどの高誘電体基板３ｋのヴィアホール３ｖ内部を、例えばＡｕ無電界メッキなどによりメタライズし、金属層３ｍを形成する。そして、高誘電体基板３ｋの上下面に、例えばＡｕ／Ｐｄ（Ｎｉ）／Ｔｉの蒸着により電極３ｅ，３ｄ及びヴィアホール３ｖに対応する接地用電極３ｓを形成し、薄膜コンデンサ３を形成する。
（ｂ）同様に、高誘電体基板４ｋの上下面に、蒸着により電極４ｅ，４ｄを形成して、薄膜コンデンサ４を形成する。
（ｃ）そして、このようにして形成された薄膜コンデンサ３、４を、素子領域が形成され、チップに分離されたＦＥＴなどの半導体素子２とともに、予め所定配線パターンが形成されたプリント基板１上に載置、接続する。
（ｄ）さらに、半導体素子２のゲート電極２ｇを薄膜コンデンサ３の電極３ｄと、ソース電極２ｓを接地用電極３ｓと、ドレイン電極２ｄを薄膜コンデンサ４の電極４ｄと接続する。
このようにして、半導体素子２ではなく、薄膜コンデンサ３にヴィアホールを形成して接地することにより、半導体素子２にＳｉＣ基板を用いた場合でも、ヴィアホールにより熱伝導が阻害されることなく、接地することが可能となる。
図９は、本発明の第４の実施の形態に係る半導体装置の薄膜コンデンサの電極を示す模式的平面図を示す。また、図１０は、本発明の第４の実施の形態に係る半導体装置の薄膜コンデンサの電極を示す模式的平面図を示す。
本発明の第４の実施の形態において、薄膜コンデンサ３のヴィアホール３ｖに夫々対応するように接地用電極３ｓを形成したが、必ずしも１対１に対応しなくても、図９に示すように、薄膜コンデンサ３３の１つのヴィアホール３３ｖに対して２つ以上の接地用電極３３ｓを形成して、夫々の接地用電極３３ｓとワイヤ３６と接続しても良い。ヴィアホール３３ｖの形成には、加工性、強度により設置間隔などにある程度制限があるが、これにより、設計の自由度を向上させることができる。
また、図１０に示すように、薄膜コンデンサ４３のヴィアホール４３ｖ間に電極４３ｄの一部が配置されるように形成しても良い。これにより、半導体素子４２のゲート電極４２ｇと薄膜コンデンサ４３の接地用電極４３ｄを接続するワイヤ４６を短くすることができ、寄生抵抗及び寄生インダクタを低減することが可能となる。
本発明の第４の実施の形態によれば、基板上に半導体素子とコンデンサ素子が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
[第５の実施の形態]
図１１は、本発明の第５の実施の形態に係る半導体装置の模式的平面図を示し、図１２は、本発明の第５の実施の形態に係る半導体装置であって、図１１のＩ−Ｉ線に沿う模式的断面構造図を示す。
本発明の第５の実施の形態に係る半導体装置は、図１１および図１２に示すように、基板１１上に載置された半導体素子１２と、基板１１上に載置され,半導体素子１２と接続されるコンデンサ素子１３,１４と、コンデンサ素子１３に設けられ,接地される電極１３ｅ,金属層１３ｍと、電極１３ｅ,金属層１３ｍ及び半導体素子１２と接続される接地用電極１３ｓと、半導体素子１２のゲート電極１２ｇに接続される電極３０ｄを備える。
また、半導体素子１２は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板１２ｋ上に形成された電界効果トランジスタであっても良い。
また、金属層１３ｍは、コンデンサ素子１３の側壁に形成される。
図１１および図１２に示すように、例えばＳｉＣ基板上に形成されたＦＥＴなどの半導体素子１２、薄膜コンデンサ１３、１４が、夫々所定配線パターンが形成されたプリント基板もしくは金属プレートなどの基板１１上に載置され、はんだ５により接続されている。薄膜コンデンサ１３、１４は、アルミナなどの高誘電体基板１３ｋ、１４ｋを、電極１３ｅ，１３ｄ、１４ｅ，１４ｄで挟んだ構造になっている。薄膜コンデンサ１３においては、高誘電体基板１３のエッジ部分にテーパが形成されており、高誘電体基板１３ｋの側面からテーパに金属層１３ｍが形成され、薄膜コンデンサ１３上面に形成された接地用電極１３ｓと接続されている。そして、半導体素子１２のゲート電極１２ｇは、薄膜コンデンサ１３の電極１３ｄと、ソース電極１２ｓは、接地用電極１３ｓと、ドレイン電極１２ｄは薄膜コンデンサ１４の電極１４ｄと夫々ワイヤ１６により接続されている。
（製造方法）
このような半導体装置は以下のように形成される。
（ａ）予め成形時、或いは成形後にテーパが形成されたアルミナなどの高誘電体基板１３ｋの上下面及び側面、テーパに、例えばＡｕ／Ｐｄ（Ｎｉ）／Ｔｉの蒸着により電極１３ｅ，１３ｄ及び接地用電極１３ｓを形成する。このとき、上面方向、側面方向の２方向より蒸着を行なうことにより、テーパ部にも良好な金属層１３ｍが形成される。このようにして、薄膜コンデンサ１３が形成される。
（ｂ）同様に、高誘電体基板１４ｋの上下面に、蒸着により電極１４ｅ，１４ｄを形成して、薄膜コンデンサ１４が形成される。
（ｃ）そして、このようにして形成された薄膜コンデンサ１３、１４を、素子領域が形成され、チップに分離されたＦＥＴなどの半導体素子１２とともに、予め所定配線パターンが形成されたプリント基板１１上に載置、接続する。
（ｄ）さらに、半導体素子１２のゲート電極１２ｇを薄膜コンデンサ１３の電極１３ｄと、ソース電極１３ｓを接地用電極１３ｓと、ドレイン電極１３ｄを薄膜コンデンサ１４の電極１４ｄと接続する。
このようにして、第５の実施の形態において、半導体素子１２ではなく、薄膜コンデンサ１３の側面に金属層を設けて接地することにより、半導体素子１２にＳｉＣ基板を用いた場合でも、ヴィアホールにより熱伝導が阻害されることなく、また、ヴィアホールの形成には、加工性、強度により設置間隔などにある程度制限があるが、このようなヴィアホールを形成することなく、接地することが可能となる。
本発明の第５の実施の形態によれば、基板上に半導体素子とコンデンサ素子が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１乃至第５の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
第１乃至第４の実施の形態に係る半導体装置においても第５の実施の形態と同様の構成を採用することができる。すなわち、ヴィアホールコンタクトの代わりに側壁コンタクトを設けることで、基板上に半導体素子と、整合回路部、バイアス回路部、コンデンサ素子などの周辺回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、側壁コンタクトにおいて、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。
第１乃至第５の実施の形態において、半導体素子２、１２に用いられる基板として、ＳｉＣ基板を挙げているが、これに限定されるものではなく、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板などの放熱性の良好な基板を用いる場合においても、良好な熱伝導がヴィアホール形成により阻害されることなく接地することが可能となる。
シリコンやＧａＡｓ基板の場合には、ヴィアホールの形成のための加工が容易であるが、ＳｉＣ基板やサファイア基板などのヴィアホールの形成のための加工が困難な基板を用いる場合にも適用することも有効である。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態によれば、基板上に半導体素子と、整合回路部、バイアス回路部、コンデンサ素子などの周辺回路部が載置・接続された半導体装置において、半導体基板中にヴィアホールを設けることなく、半導体素子の接地を行なうことが可能となり、半導体素子の放熱性に優れた半導体装置を提供することができる。

Claims (8)

  1. 基板と、
    前記基板上に載置され、半導体基板を有する半導体素子と、
    前記半導体素子上に配置されたソース電極と、
    前記基板上に前記半導体素子に隣接して載置され、高誘電体基板を有する周辺回路部と、
    前記高誘電体基板をその表面からその裏面まで貫通するヴィアホールと、
    前記ヴィアホールの内壁に設けられた第１金属層と、
    前記高誘電体基板の前記基板に接する裏面に配置された第２金属層と、
    前記高誘電体基板の表面上に配置され、前記第１金属層を介して前記第２金属層に接続され、かつ前記ソース電極にボンディングワイヤのみを介して接続される接地用電極と
    を備え、
    前記ソース電極は、前記周辺回路部の内部に設けられた前記ヴィアホールを介して、前記周辺回路部と前記基板との間に配置された前記第２金属層により接地されることを特徴とする半導体装置。
  2. 前記半導体素子は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板上に形成された電界効果トランジスタであることを特徴とする請求項1に記載の半導体装置。
  3. 一つの前記ヴィアホールに対して、複数の前記接地用電極が接続されることを特徴とする請求項１に記載の半導体装置。
  4. 前記周辺回路部は整合回路部であることを特徴とする請求項１に記載の半導体装置。
  5. 前記周辺回路部はバイアス回路部であることを特徴とする請求項１に記載の半導体装置。
  6. 前記周辺回路部は整合回路部およびバイアス回路部であることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１金属層は、前記整合回路部および前記バイアス回路部のいずれか一方若しくは両方を貫通するヴィアホール内に形成されることを特徴とする請求項６に記載の半導体装置。
  8. 前記周辺回路部はコンデンサ素子を含むことを特徴とする請求項１に記載の半導体装置。
JP2008537526A 2006-10-02 2007-10-01 半導体装置 Expired - Fee Related JP5085552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008537526A JP5085552B2 (ja) 2006-10-02 2007-10-01 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006270511 2006-10-02
JP2006270511 2006-10-02
JP2008537526A JP5085552B2 (ja) 2006-10-02 2007-10-01 半導体装置
PCT/JP2007/069221 WO2008041682A1 (fr) 2006-10-02 2007-10-01 Dispositif à semi-conducteur

Publications (2)

Publication Number Publication Date
JPWO2008041682A1 JPWO2008041682A1 (ja) 2010-02-04
JP5085552B2 true JP5085552B2 (ja) 2012-11-28

Family

ID=39268537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537526A Expired - Fee Related JP5085552B2 (ja) 2006-10-02 2007-10-01 半導体装置

Country Status (6)

Country Link
US (1) US8357942B2 (ja)
EP (1) EP2073264B1 (ja)
JP (1) JP5085552B2 (ja)
KR (1) KR101058991B1 (ja)
TW (1) TW200834870A (ja)
WO (1) WO2008041682A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2161754A3 (en) * 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
TWI655656B (zh) * 2016-12-20 2019-04-01 日商 Tdk 股份有限公司 Substrate with film capacitor sheet
JP6912716B2 (ja) * 2017-08-10 2021-08-04 富士通株式会社 半導体装置及びその製造方法
US11715720B2 (en) 2020-09-11 2023-08-01 Navitas Semiconductor Limited Integrated half-bridge power converter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108577A (ja) * 1985-11-06 1987-05-19 Nec Corp 混成集積回路
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP2002134636A (ja) * 2000-10-24 2002-05-10 Murata Mfg Co Ltd 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置および高周波回路基板の製造方法
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
JP2006197021A (ja) * 2005-01-11 2006-07-27 Mitsubishi Electric Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104265A (en) 1980-12-19 1982-06-29 Fujitsu Ltd Semiconductor device
US4648955A (en) 1985-04-19 1987-03-10 Ivac Corporation Planar multi-junction electrochemical cell
JPH04196489A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 薄膜半導体装置
JP3489926B2 (ja) * 1995-11-28 2004-01-26 三菱電機株式会社 高周波回路装置
WO1998035389A1 (en) * 1997-02-07 1998-08-13 Northrop Grumman Corporation Silicon carbide power mesfet
SE520119C2 (sv) 1998-10-13 2003-05-27 Ericsson Telefon Ab L M Förfarande och anordning för hopkoppling av radiofrekvens-SiC-fälteffekttransistorer för högeffekttillämpningar
WO2001056083A2 (en) * 2000-01-28 2001-08-02 Ericsson Inc. Ldmos power package with a plurality of ground signal paths
JP4907070B2 (ja) * 2004-09-10 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4575147B2 (ja) 2004-12-28 2010-11-04 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108577A (ja) * 1985-11-06 1987-05-19 Nec Corp 混成集積回路
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP2002134636A (ja) * 2000-10-24 2002-05-10 Murata Mfg Co Ltd 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置および高周波回路基板の製造方法
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
JP2006197021A (ja) * 2005-01-11 2006-07-27 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
EP2073264B1 (en) 2019-12-11
TW200834870A (en) 2008-08-16
EP2073264A4 (en) 2010-05-05
EP2073264A1 (en) 2009-06-24
JPWO2008041682A1 (ja) 2010-02-04
KR20080114803A (ko) 2008-12-31
WO2008041682A1 (fr) 2008-04-10
KR101058991B1 (ko) 2011-08-23
TWI376780B (ja) 2012-11-11
US20090267080A1 (en) 2009-10-29
US8357942B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
JP5085552B2 (ja) 半導体装置
US9673109B2 (en) Method for fabricating a semiconductor package with conductive carrier integrated heat spreader
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
JP2010135722A (ja) 半導体装置
TWI736050B (zh) 具有分布閘極之功率電晶體
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
JP5439415B2 (ja) Ｍｍｉｃ用パッケージ
JP2015035495A (ja) 半導体装置及びその製造方法
JP2010165789A (ja) 半導体集積回路およびその製造方法
US10475777B2 (en) Semiconductor apparatus installing passive device
JP7416638B2 (ja) 半導体装置および半導体装置の製造方法
KR20130054114A (ko) 패키지
KR20180089873A (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
JP2013206942A (ja) 半導体装置
JP5843703B2 (ja) 高周波半導体用パッケージ
JP2010245351A (ja) 半導体装置
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP5562898B2 (ja) 半導体装置およびその製造方法
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP2020107685A (ja) 半導体モジュール
JP2010186965A (ja) 半導体パッケージおよびその作製方法
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP5759777B2 (ja) Ｍｍｉｃ用パッケージ
JP2010245350A (ja) 半導体装置
JP2022081809A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees