JP7416638B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7416638B2 JP7416638B2 JP2020018261A JP2020018261A JP7416638B2 JP 7416638 B2 JP7416638 B2 JP 7416638B2 JP 2020018261 A JP2020018261 A JP 2020018261A JP 2020018261 A JP2020018261 A JP 2020018261A JP 7416638 B2 JP7416638 B2 JP 7416638B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- terminal
- semiconductor device
- semiconductor element
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 750
- 238000004519 manufacturing process Methods 0.000 title description 76
- 229920005989 resin Polymers 0.000 claims description 441
- 239000011347 resin Substances 0.000 claims description 441
- 238000007747 plating Methods 0.000 claims description 84
- 238000007789 sealing Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 description 51
- 239000000758 substrate Substances 0.000 description 51
- 239000004020 conductor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 230000017525 heat dissipation Effects 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(半導体装置の構成)
図1~図6を参照して、第1実施形態の半導体装置1Aの構成について説明する。以降の説明において、半導体装置1Aの平面視において、互いに直交する2方向をそれぞれx方向およびy方向とし、x方向およびy方向と直交する方向をz方向とする。
図8~図19を参照して、第1実施形態の半導体装置1Aの製造方法について説明する。なお、理解を容易にするため、図8~図19では、便宜上、1個の半導体装置1Aの製造工程について示している。実際には、複数の半導体装置1Aが同時に製造される。
図15に示すように、まず、第1樹脂層830Aの樹脂主面830Asの全体にわたり主面側シード層840aを形成する。主面側シード層840aは、各半導体装置1A,1Bのドレイン電極11A,11B上にも形成される。主面側シード層840aは、Tiからなり、たとえばスパッタリング法によって樹脂主面830Asに形成される。次に、主面側シード層840aを導電経路とした電解めっき法によって主面側シード層840aの表面にめっき金属を析出させて主面側めっき層840bを形成する。主面側めっき層840bは、主面側シード層840aのz方向の表面の全体にわたり形成される。
本実施形態の作用について説明する。
半導体装置1Aは、主面側端子40および裏面側端子50を有することによって、半導体装置1Aを実装基板に実装する場合、樹脂主面30sを実装基板に対面させるような半導体装置1Aの向きで実装基板に半導体装置1Aを実装することができ、樹脂裏面30rを実装基板に対面させるような半導体装置1Aの向きで実装基板に半導体装置1Aを実装することができる。また、z方向に離間した第1実装基板と第2実装基板との間に半導体装置1Aを配置し、第1実装基板にたとえば主面側端子40を接続させ、第2実装基板にたとえば裏面側端子50を接続させてもよい。この構成によれば、第1実装基板と第2実装基板とをz方向から視て互いに重なるように配置することができ、z方向と直交する方向における実装基板の小型化を図ることができる。
本実施形態の半導体装置1Aによれば、以下の効果が得られる。
(1-1)半導体装置1Aは、第1半導体素子10Aおよび第2半導体素子10Bのそれぞれに個別に電気的に接続された主面側端子40と、第1半導体素子10Aおよび第2半導体素子10Bのそれぞれに個別に電気的に接続された裏面側端子50と、を備えている。主面側端子40は、第1半導体素子10Aおよび第2半導体素子10Bを封止する封止樹脂30の樹脂主面30sに形成されている。裏面側端子50は、封止樹脂30の樹脂裏面30rに形成されている。この構成によれば、半導体装置1Aを実装基板に実装する場合、樹脂主面30sが実装基板と対面するように配置してもよいし、樹脂裏面30rが実装基板と対面するように配置してもよい。したがって、半導体装置1Aの配置の自由度を向上できる。加えて、樹脂主面30sおよび樹脂裏面30rの一方のみに端子を有する半導体装置と比較して、z方向における封止樹脂30の反り、すなわちz方向における半導体装置1Aの反りを抑制できる。
図20~図33を参照して、第2実施形態の半導体装置1Bについて説明する。本実施形態の半導体装置1Bは、第1実施形態の半導体装置1Aと比較して、制御回路素子20が省略された点と、第1半導体素子10Aの向きとが異なる。以下の説明において、第1実施形態の半導体装置1Aと共通する構成要素については同一の符号を付し、その説明を省略する。
図20~図24に示すように、半導体装置1Bは、第1半導体素子10Aおよび第2半導体素子10Bが封止樹脂30によって封止された構成である。封止樹脂30の樹脂主面30sには主面側端子70が形成されており、樹脂裏面30rには裏面側端子80が形成されている。主面側端子70および裏面側端子80はそれぞれ、導電性の材料からなり、たとえばCuからなる。
図25~図31を参照して、本実施形態の半導体装置1Bの製造方法について説明する。なお、理解を容易にするため、図25~図31では、便宜上、1個の半導体装置1Bの製造工程について示している。実際には、複数の半導体装置1Bが同時に製造される。なお、半導体装置1Bの製造方法について、第1実施形態の半導体装置1Aの製造方法と共通する工程については簡易に説明する場合がある。
(2-1)共通裏面側端子81は、第1半導体素子10Aのソース電極12Aと第2半導体素子10Bのドレイン電極11Bとを電気的に接続している。この構成によれば、第1実施形態の接続部材60が不要となるため、半導体装置1Bの部品点数を低減することができる。
上記各実施形態は本開示に関する半導体装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記各実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
・第1実施形態において、各半導体素子10A,10Bおよび制御回路素子20のそれぞれのz方向における配置方向は任意に変更可能である。各半導体素子10A,10Bおよび制御回路素子20のうちの少なくとも1つのz方向における配置方向が第1実施形態の配置方向とは逆向きであってもよい。
・各実施形態において、第2半導体素子10Bがスイッチング素子以外の半導体素子であってもよい。
<付記>
[付記1]
第1半導体素子および第2半導体素子と、
前記第1半導体素子および前記第2半導体素子を封止するものであって、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有する封止樹脂と、
前記樹脂主面から前記厚さ方向に露出するように形成されており、前記第1半導体素子および前記第2半導体素子の少なくとも一方と電気的に接続された主面側端子と、
前記樹脂裏面から前記厚さ方向に露出するように形成されており、前記第1半導体素子および前記第2半導体素子の少なくとも一方と電気的に接続された裏面側端子と、を備える
半導体装置。
[付記2]
前記主面側端子は、前記樹脂主面上に形成されている
付記1に記載の半導体装置。
[付記3]
前記半導体装置は、前記主面側端子として、前記第1半導体素子に電気的に接続された第1主面側端子と、前記第2半導体素子に電気的に接続された第2主面側端子と、を有している
付記1または2に記載の半導体装置。
[付記4]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子主面に形成された第1主面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第1主面側駆動電極と前記第1主面側端子とを接続する第1主面側駆動内部端子と、を有している
付記3に記載の半導体装置。
[付記5]
前記第1主面側駆動内部端子は、前記厚さ方向において前記第1主面側駆動電極と重なる部分から前記厚さ方向に延びている
付記4に記載の半導体装置。
[付記6]
前記厚さ方向から視て、前記第1主面側端子の面積は、前記第1主面側駆動内部端子の面積よりも大きい
付記4または5に記載の半導体装置。
[付記7]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子主面に形成された第1主面側駆動電極と、を有しており、
前記厚さ方向において、前記第1主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第1主面側端子に直接的に接続されている
付記3に記載の半導体装置。
[付記8]
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第2主面側駆動電極と前記第2主面側端子とを接続する第2主面側駆動内部端子と、を有している
付記3~7のいずれか1つに記載の半導体装置。
[付記9]
前記第2主面側駆動内部端子は、前記厚さ方向において前記第2主面側駆動電極と重なる部分から前記厚さ方向に延びている
付記8に記載の半導体装置。
[付記10]
前記厚さ方向から視て、前記第2主面側端子の面積は、前記第2主面側駆動内部端子の面積よりも大きい
付記8または9に記載の半導体装置。
[付記11]
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、を有しており、
前記厚さ方向において、前記第2主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第2主面側端子に直接的に接続されている
付記3~7のいずれか1つに記載の半導体装置。
[付記12]
前記半導体装置は、前記裏面側端子として、前記第1半導体素子に電気的に接続された第1裏面側端子と、前記第2半導体素子に電気的に接続された第2裏面側端子と、を有している
付記1~11のいずれか1つに記載の半導体装置。
[付記13]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第1裏面側駆動電極と前記第1裏面側端子とを接続する第1裏面側駆動内部端子と、を有している
付記12に記載の半導体装置。
[付記14]
前記第1裏面側駆動内部端子は、前記厚さ方向において前記第1裏面側駆動電極と重なる部分から前記厚さ方向に延びている
付記13に記載の半導体装置。
[付記15]
前記厚さ方向から視て、前記第1裏面側端子の面積は、前記第1裏面側駆動内部端子の面積よりも大きい
付記13または14に記載の半導体装置。
[付記16]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第1裏面側端子は、前記第1裏面側駆動電極に直接的に接続されている
付記12に記載の半導体装置。
[付記17]
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第2裏面側駆動電極と前記第2裏面側端子とを接続する第2裏面側駆動内部端子と、を有している
付記12~16のいずれか1つに記載の半導体装置。
[付記18]
前記第2裏面側駆動内部端子は、前記厚さ方向において前記第2裏面側駆動電極と重なる部分から前記厚さ方向に延びている
付記17に記載の半導体装置。
[付記19]
前記厚さ方向から視て、前記第2裏面側端子の面積は、前記第2裏面側駆動内部端子の面積よりも大きい
付記17または18に記載の半導体装置。
[付記20]
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、を有しており、
前記第2裏面側端子は、前記第2裏面側駆動電極に直接的に接続されている
付記12~16のいずれか1つに記載の半導体装置。
[付記21]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、を有しており、
前記主面側端子は、前記第2主面側駆動電極と電気的に接続された第2主面側端子を有しており、
前記裏面側端子は、前記第1裏面側駆動電極と電気的に接続された第1裏面側端子を有しており、
前記半導体装置は、前記第2主面側端子と前記第1裏面側端子とを接続する導電性の接続部材を有している
付記1~20のいずれか1つに記載の半導体装置。
[付記22]
前記厚さ方向から視て、前記接続部材は、前記第1半導体素子と前記第2半導体素子との間に配置されている
付記21に記載の半導体装置。
[付記23]
前記裏面側端子は、前記第1半導体素子および前記第2半導体素子の両方と電気的に接続する共通裏面側端子を有している
付記1~11のいずれか1つに記載の半導体装置。
[付記24]
前記共通裏面側端子は、前記厚さ方向から視て、前記第1半導体素子および前記第2半導体素子の両方と重なるように設けられている
付記23に記載の半導体装置。
[付記25]
前記半導体装置は、前記第1半導体素子および前記第2半導体素子の動作をそれぞれ制御する制御回路素子を有しており、
前記制御回路素子は、前記封止樹脂によって封止されている
付記1~24のいずれか1つに記載の半導体装置。
[付記26]
前記半導体装置は、前記制御回路素子と電気的に接続された制御回路端子を有しており、
前記制御回路端子は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
付記25に記載の半導体装置。
[付記27]
前記制御回路素子は、
前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、
前記素子裏面に形成された制御回路電極と、
前記封止樹脂の内部に配置されており、前記制御回路電極と前記制御回路端子とを接続する制御回路内部端子と、を有している
付記26に記載の半導体装置。
[付記28]
前記制御回路内部端子は、前記厚さ方向において前記制御回路電極と重なる部分から前記厚さ方向に延びている
付記27に記載の半導体装置。
[付記29]
前記厚さ方向から視て、前記制御回路端子の面積は、前記制御回路内部端子の面積よりも大きい
付記27または28に記載の半導体装置。
[付記30]
前記半導体装置は、前記制御回路素子と前記第1半導体素子とを接続する第1接続配線を有しており、
前記第1接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
付記25~29のいずれか1つに記載の半導体装置。
[付記31]
前記半導体装置は、前記制御回路素子と前記第2半導体素子とを接続する第2接続配線を有しており、
前記第2接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
付記25~30のいずれか1つに記載の半導体装置。
[付記32]
前記封止樹脂は、前記厚さ方向において互いに積層された第1樹脂層および第2樹脂層を有しており、
前記第1樹脂層は、前記樹脂主面を構成するものであって、前記第1半導体素子および前記第2半導体素子を封止しており、
前記第1半導体素子および前記第2半導体素子はそれぞれ、前記第2樹脂層に搭載されており、
前記第2樹脂層は、前記樹脂裏面を構成するものであって、前記裏面側端子を前記樹脂裏面から前記厚さ方向に露出するように封止しており、
前記主面側端子は、前記第1樹脂層から前記厚さ方向に露出している
付記1または2に記載の半導体装置。
[付記33]
前記半導体装置は、
前記第1半導体素子および前記第2半導体素子の動作をそれぞれ制御する制御回路素子と、
前記制御回路素子と電気的に接続された制御回路端子と、を有しており、
前記制御回路素子は、前記第2樹脂層に搭載されており、
前記第2樹脂層は、前記制御回路端子を前記樹脂裏面から露出するように封止している
付記32に記載の半導体装置。
[付記34]
前記裏面側端子は、前記第1半導体素子と電気的に接続する第1裏面側端子を有しており、
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、
前記第1裏面側駆動電極と前記第1裏面側端子とを接続する第1裏面側駆動内部端子と、を有しており、
前記第1樹脂層は、前記第1素子裏面、前記第1裏面側駆動電極および前記第1裏面側駆動内部端子を少なくとも封止しており、
前記第2樹脂層は、前記第1裏面側端子を封止している
付記32または33に記載の半導体装置。
[付記35]
前記主面側端子は、前記第1半導体素子と電気的に接続する第1主面側端子を有しており、
前記第1半導体素子は、前記第1素子主面に形成された第1主面側駆動電極を有しており、
前記第1樹脂層は、前記第1素子主面が前記厚さ方向に露出するように前記第1半導体素子を封止しており、
前記第1主面側端子は、前記第1樹脂層上に形成されており、前記第1主面側駆動電極と接続されている
付記34に記載の半導体装置。
[付記36]
前記裏面側端子は、前記第2半導体素子と電気的に接続する第2裏面側端子を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、
前記第2裏面側駆動電極と前記第2裏面側端子とを接続する第2裏面側駆動内部端子と、を有しており、
前記第1樹脂層は、前記第2素子裏面、前記第2裏面側駆動電極および前記第2裏面側駆動内部端子を少なくとも封止しており、
前記第2樹脂層は、前記第2裏面側端子を封止している
付記32~35のいずれか1つに記載の半導体装置。
[付記37]
前記主面側端子は、前記第2半導体素子と電気的に接続する第2主面側端子を有しており、
前記第2半導体素子は、前記第2素子主面に形成された第2主面側駆動電極を有しており、
前記第1樹脂層は、前記第2素子主面が前記厚さ方向に露出するように前記第2半導体素子を封止しており、
前記第2主面側端子は、前記第1樹脂層上に形成されており、前記第2主面側駆動電極と接続されている
付記36に記載の半導体装置。
[付記38]
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、を有しており、
前記主面側端子は、前記第2主面側駆動電極と電気的に接続された第2主面側端子を有しており、
前記裏面側端子は、前記第1裏面側駆動電極と電気的に接続された第1裏面側端子を有しており、
前記半導体装置は、前記第1裏面側端子と前記第2主面側端子とを接続する導電性の接続部材を有しており、
前記接続部材は、前記厚さ方向において前記第1樹脂層を貫通するように設けられている
付記32~37のいずれか1つに記載の半導体装置。
[付記39]
前記裏面側端子は、裏面側めっき層を含む
付記1~38のいずれか1つに記載の半導体装置。
[付記40]
前記裏面側端子は、裏面側シード層および前記裏面側めっき層の積層体からなる
付記39に記載の半導体装置。
[付記41]
前記主面側端子は、主面側めっき層を含む
付記1~40のいずれか1つに記載の半導体装置。
[付記42]
前記主面側端子は、主面側シード層および前記主面側めっき層の積層体からなる
付記41に記載の半導体装置。
[付記43]
厚さ方向において互いに反対側を向く基板主面および基板裏面を有する支持基板の前記基板主面上に裏面側端子を形成する工程と、
前記裏面側端子を前記厚さ方向において露出するように前記裏面側端子を封止する第2樹脂層を形成する工程と、
前記第2樹脂層上に第1半導体素子および第2半導体素子を搭載し、前記第1半導体素子および前記第2半導体素子の少なくとも一方と前記裏面側端子を接続する工程と、
前記第1半導体素子および前記第2半導体素子を封止する第1樹脂層を形成する工程と、
前記第1樹脂層から露出し、前記第1半導体素子および前記第2半導体素子の少なくとも一方と接続する主面側端子を形成する工程と、を備える
半導体装置の製造方法。
[付記44]
前記主面側端子は、前記第1樹脂層上に形成されている
付記43に記載の半導体装置の製造方法。
[付記45]
前記主面側端子を形成する工程は、
前記第1樹脂層の樹脂主面上に主面側シード層を形成する工程と、
前記主面側シード層上に主面側めっき層を形成する工程と、を有している
付記44に記載の半導体装置の製造方法。
[付記46]
前記裏面側端子を形成する工程は、
前記基板主面上に裏面側シード層を形成する工程と、
前記裏面側シード層上に裏面側めっき層を形成する工程と、を有している
付記43~45のいずれか1つに記載の半導体装置の製造方法。
10A…第1半導体素子
10As…第1素子主面
10Ar…第1素子裏面
11A…ドレイン電極
12A…ソース電極
13A…ゲート電極
14A…ソース電極端子
15A…ゲート電極端子
10B…第2半導体素子
10Bs…第2素子主面
10Br…第2素子裏面
11B…ドレイン電極
12B…ソース電極
13B…ゲート電極
14B…ソース電極端子
15B…ゲート電極端子
20…制御回路素子
20s…素子主面
20r…素子裏面
21…制御回路内部端子
22…制御回路電極
30…封止樹脂
30A…第1樹脂層
30B…第2樹脂層
30s…樹脂主面
30r…樹脂裏面
31~34…樹脂側面
40…主面側端子
40a…主面側シード層
40b…主面側めっき層
41…第1主面側端子
42…第2主面側端子
50…裏面側端子
50a…裏面側シード層
50b…裏面側めっき層
51…第1裏面側端子
52…第2裏面側端子
53…第1制御配線
54…第2制御配線
58…制御回路端子
60…接続部材
70…主面側端子
70a…主面側シード層
70b…主面側めっき層
71…第1主面側端子
72…第2主面側端子
80…裏面側端子
80a…裏面側シード層
80b…裏面側めっき層
81…共通裏面側端子
800…支持基板
801…基板主面
802…基板裏面
830A…第1樹脂層
830As…樹脂主面
830B…第2樹脂層
840a…主面側シード層
840b…主面側めっき層
841…第1主面側端子
842…第2主面側端子
Claims (39)
- 半導体装置であって、
第1半導体素子および第2半導体素子と、
前記第1半導体素子および前記第2半導体素子を封止するものであって、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有する封止樹脂と、
前記樹脂主面から前記厚さ方向に露出するように形成されており、前記第1半導体素子および前記第2半導体素子の少なくとも一方と電気的に接続された主面側端子と、
前記樹脂裏面から前記厚さ方向に露出するように形成されており、前記第1半導体素子および前記第2半導体素子の少なくとも一方と電気的に接続された裏面側端子と、
前記第1半導体素子および前記第2半導体素子の動作をそれぞれ制御する制御回路素子と、
を備え、
前記制御回路素子は、前記封止樹脂によって封止されており、
前記半導体装置は、前記制御回路素子と電気的に接続された制御回路端子を有しており、
前記制御回路端子は、前記樹脂主面または前記樹脂裏面から露出するように形成されており、
前記制御回路素子は、
前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、
前記素子裏面に形成された制御回路電極と、
前記封止樹脂の内部に配置されており、前記制御回路電極と前記制御回路端子とを接続する制御回路内部端子と、
を有している
半導体装置。 - 前記主面側端子は、前記樹脂主面上に形成されている
請求項1に記載の半導体装置。 - 前記半導体装置は、前記主面側端子として、前記第1半導体素子に電気的に接続された第1主面側端子と、前記第2半導体素子に電気的に接続された第2主面側端子と、を有している
請求項1または2に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子主面に形成された第1主面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第1主面側駆動電極と前記第1主面側端子とを接続する第1主面側駆動内部端子と、
を有している
請求項3に記載の半導体装置。 - 前記第1主面側駆動内部端子は、前記厚さ方向において前記第1主面側駆動電極と重なる部分から前記厚さ方向に延びている
請求項4に記載の半導体装置。 - 前記厚さ方向から視て、前記第1主面側端子の面積は、前記第1主面側駆動内部端子の面積よりも大きい
請求項4または5に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子主面に形成された第1主面側駆動電極と、
を有しており、
前記厚さ方向において、前記第1主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第1主面側端子に直接的に接続されている
請求項3に記載の半導体装置。 - 前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第2主面側駆動電極と前記第2主面側端子とを接続する第2主面側駆動内部端子と、
を有している
請求項3~7のいずれか一項に記載の半導体装置。 - 前記第2主面側駆動内部端子は、前記厚さ方向において前記第2主面側駆動電極と重なる部分から前記厚さ方向に延びている
請求項8に記載の半導体装置。 - 前記厚さ方向から視て、前記第2主面側端子の面積は、前記第2主面側駆動内部端子の面積よりも大きい
請求項8または9に記載の半導体装置。 - 前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、
を有しており、
前記厚さ方向において、前記第2主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第2主面側端子に直接的に接続されている
請求項3~7のいずれか一項に記載の半導体装置。 - 前記半導体装置は、前記裏面側端子として、前記第1半導体素子に電気的に接続された第1裏面側端子と、前記第2半導体素子に電気的に接続された第2裏面側端子と、を有している
請求項1~11のいずれか一項に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第1裏面側駆動電極と前記第1裏面側端子とを接続する第1裏面側駆動内部端子と、
を有している
請求項12に記載の半導体装置。 - 前記第1裏面側駆動内部端子は、前記厚さ方向において前記第1裏面側駆動電極と重なる部分から前記厚さ方向に延びている
請求項13に記載の半導体装置。 - 前記厚さ方向から視て、前記第1裏面側端子の面積は、前記第1裏面側駆動内部端子の面積よりも大きい
請求項13または14に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第1裏面側端子は、前記第1裏面側駆動電極に直接的に接続されている
請求項12に記載の半導体装置。 - 前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、
前記封止樹脂の内部に配置されており、前記第2裏面側駆動電極と前記第2裏面側端子とを接続する第2裏面側駆動内部端子と、
を有している
請求項12~16のいずれか一項に記載の半導体装置。 - 前記第2裏面側駆動内部端子は、前記厚さ方向において前記第2裏面側駆動電極と重なる部分から前記厚さ方向に延びている
請求項17に記載の半導体装置。 - 前記厚さ方向から視て、前記第2裏面側端子の面積は、前記第2裏面側駆動内部端子の面積よりも大きい
請求項17または18に記載の半導体装置。 - 前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、を有しており、
前記第2裏面側端子は、前記第2裏面側駆動電極に直接的に接続されている
請求項12~16のいずれか一項に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、を有しており、
前記主面側端子は、前記第2主面側駆動電極と電気的に接続された第2主面側端子を有しており、
前記裏面側端子は、前記第1裏面側駆動電極と電気的に接続された第1裏面側端子を有しており、
前記半導体装置は、前記第2主面側端子と前記第1裏面側端子とを接続する導電性の接続部材を有している
請求項1~20のいずれか一項に記載の半導体装置。 - 前記厚さ方向から視て、前記接続部材は、前記第1半導体素子と前記第2半導体素子との間に配置されている
請求項21に記載の半導体装置。 - 前記裏面側端子は、前記第1半導体素子および前記第2半導体素子の両方と電気的に接続する共通裏面側端子を有している
請求項1~11のいずれか一項に記載の半導体装置。 - 前記共通裏面側端子は、前記厚さ方向から視て、前記第1半導体素子および前記第2半導体素子の両方と重なるように設けられている
請求項23に記載の半導体装置。 - 前記制御回路内部端子は、前記厚さ方向において前記制御回路電極と重なる部分から前記厚さ方向に延びている
請求項1~24のいずれか一項に記載の半導体装置。 - 前記厚さ方向から視て、前記制御回路端子の面積は、前記制御回路内部端子の面積よりも大きい
請求項1~25のいずれか一項に記載の半導体装置。 - 前記半導体装置は、前記制御回路素子と前記第1半導体素子とを接続する第1接続配線を有しており、
前記第1接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
請求項1~26のいずれか一項に記載の半導体装置。 - 前記半導体装置は、前記制御回路素子と前記第2半導体素子とを接続する第2接続配線を有しており、
前記第2接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
請求項1~27のいずれか一項に記載の半導体装置。 - 前記封止樹脂は、前記厚さ方向において互いに積層された第1樹脂層および第2樹脂層を有しており、
前記第1樹脂層は、前記樹脂主面を構成するものであって、前記第1半導体素子および前記第2半導体素子を封止しており、
前記第1半導体素子および前記第2半導体素子はそれぞれ、前記第2樹脂層に搭載されており、
前記第2樹脂層は、前記樹脂裏面を構成するものであって、前記裏面側端子を前記樹脂裏面から前記厚さ方向に露出するように封止しており、
前記主面側端子は、前記第1樹脂層から前記厚さ方向に露出している
請求項1または2に記載の半導体装置。 - 前記制御回路素子は、前記第2樹脂層に搭載されており、
前記第2樹脂層は、前記制御回路端子を前記樹脂裏面から露出するように封止している
請求項29に記載の半導体装置。 - 前記裏面側端子は、前記第1半導体素子と電気的に接続する第1裏面側端子を有しており、
前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、
前記第1裏面側駆動電極と前記第1裏面側端子とを接続する第1裏面側駆動内部端子と、を有しており、
前記第1樹脂層は、前記第1素子裏面、前記第1裏面側駆動電極および前記第1裏面側駆動内部端子を少なくとも封止しており、
前記第2樹脂層は、前記第1裏面側端子を封止している
請求項29または30に記載の半導体装置。 - 前記主面側端子は、前記第1半導体素子と電気的に接続する第1主面側端子を有しており、
前記第1半導体素子は、前記第1素子主面に形成された第1主面側駆動電極を有しており、
前記第1樹脂層は、前記第1素子主面が前記厚さ方向に露出するように前記第1半導体素子を封止しており、
前記第1主面側端子は、前記第1樹脂層上に形成されており、前記第1主面側駆動電極と接続されている
請求項31に記載の半導体装置。 - 前記裏面側端子は、前記第2半導体素子と電気的に接続する第2裏面側端子を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子裏面に形成された第2裏面側駆動電極と、
前記第2裏面側駆動電極と前記第2裏面側端子とを接続する第2裏面側駆動内部端子と、を有しており、
前記第1樹脂層は、前記第2素子裏面、前記第2裏面側駆動電極および前記第2裏面側駆動内部端子を少なくとも封止しており、
前記第2樹脂層は、前記第2裏面側端子を封止している
請求項29~32のいずれか一項に記載の半導体装置。 - 前記主面側端子は、前記第2半導体素子と電気的に接続する第2主面側端子を有しており、
前記第2半導体素子は、前記第2素子主面に形成された第2主面側駆動電極を有しており、
前記第1樹脂層は、前記第2素子主面が前記厚さ方向に露出するように前記第2半導体素子を封止しており、
前記第2主面側端子は、前記第1樹脂層上に形成されており、前記第2主面側駆動電極と接続されている
請求項33に記載の半導体装置。 - 前記第1半導体素子は、
前記厚さ方向において互いに反対側を向く第1素子主面および第1素子裏面と、
前記第1素子裏面に形成された第1裏面側駆動電極と、を有しており、
前記第2半導体素子は、
前記厚さ方向において互いに反対側を向く第2素子主面および第2素子裏面と、
前記第2素子主面に形成された第2主面側駆動電極と、を有しており、
前記主面側端子は、前記第2主面側駆動電極と電気的に接続された第2主面側端子を有しており、
前記裏面側端子は、前記第1裏面側駆動電極と電気的に接続された第1裏面側端子を有しており、
前記半導体装置は、前記第1裏面側端子と前記第2主面側端子とを接続する導電性の接続部材を有しており、
前記接続部材は、前記厚さ方向において前記第1樹脂層を貫通するように設けられている
請求項29~34のいずれか一項に記載の半導体装置。 - 前記裏面側端子は、裏面側めっき層を含む
請求項1~35のいずれか一項に記載の半導体装置。 - 前記裏面側端子は、裏面側シード層および前記裏面側めっき層の積層体からなる
請求項36に記載の半導体装置。 - 前記主面側端子は、主面側めっき層を含む
請求項1~37のいずれか一項に記載の半導体装置。 - 前記主面側端子は、主面側シード層および前記主面側めっき層の積層体からなる
請求項38に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020018261A JP7416638B2 (ja) | 2020-02-05 | 2020-02-05 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020018261A JP7416638B2 (ja) | 2020-02-05 | 2020-02-05 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021125569A JP2021125569A (ja) | 2021-08-30 |
JP7416638B2 true JP7416638B2 (ja) | 2024-01-17 |
Family
ID=77459506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020018261A Active JP7416638B2 (ja) | 2020-02-05 | 2020-02-05 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7416638B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023090261A1 (ja) * | 2021-11-19 | 2023-05-25 | ローム株式会社 | 半導体装置 |
JP2023160176A (ja) * | 2022-04-21 | 2023-11-02 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050161785A1 (en) | 2004-01-28 | 2005-07-28 | Tetsuya Kawashima | Semiconductor device |
US20050167849A1 (en) | 2004-02-03 | 2005-08-04 | Kabushiki Kaisha Toshiba | Semiconductor module |
JP2010098000A (ja) | 2008-10-14 | 2010-04-30 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法及び半導体装置 |
US20120313234A1 (en) | 2011-06-10 | 2012-12-13 | Geng-Shin Shen | Qfn package and manufacturing process thereof |
-
2020
- 2020-02-05 JP JP2020018261A patent/JP7416638B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050161785A1 (en) | 2004-01-28 | 2005-07-28 | Tetsuya Kawashima | Semiconductor device |
JP2005217072A (ja) | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
US20050167849A1 (en) | 2004-02-03 | 2005-08-04 | Kabushiki Kaisha Toshiba | Semiconductor module |
JP2005223008A (ja) | 2004-02-03 | 2005-08-18 | Toshiba Corp | 半導体モジュール |
JP2010098000A (ja) | 2008-10-14 | 2010-04-30 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法及び半導体装置 |
US20120313234A1 (en) | 2011-06-10 | 2012-12-13 | Geng-Shin Shen | Qfn package and manufacturing process thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2021125569A (ja) | 2021-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
EP2469591B1 (en) | Semiconductor device package and method for fabricating the same | |
JP7416638B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20220122906A1 (en) | Stacked transistor chip package with source coupling | |
JP2020167330A (ja) | 半導体装置および半導体パッケージ | |
JP2011077187A (ja) | 半導体装置 | |
US11587877B2 (en) | Semiconductor device in which peeling off of sealing resin from the wire is suppressed | |
US10236244B2 (en) | Semiconductor device and production method therefor | |
WO2021192384A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2022270305A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2020155483A (ja) | 半導体装置および半導体パッケージ | |
US11817439B2 (en) | Semiconductor device having distinguishable electrodes | |
US20230145328A1 (en) | Semiconductor device | |
US20230145182A1 (en) | Semiconductor device | |
WO2021079846A1 (ja) | 半導体装置 | |
US20230145565A1 (en) | Semiconductor device | |
WO2022030339A1 (ja) | 半導体装置 | |
JP7290960B2 (ja) | 半導体装置 | |
WO2023203934A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2024042182A (ja) | 半導体装置、および半導体装置の製造方法 | |
WO2022054572A1 (ja) | 半導体装置 | |
JP7156641B2 (ja) | 半導体装置用のパッケージおよび半導体装置 | |
WO2023176404A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2023082291A (ja) | 半導体素子、半導体装置、および、半導体素子の製造方法 | |
JP2024063837A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7416638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |