WO2021079846A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021079846A1
WO2021079846A1 PCT/JP2020/039258 JP2020039258W WO2021079846A1 WO 2021079846 A1 WO2021079846 A1 WO 2021079846A1 JP 2020039258 W JP2020039258 W JP 2020039258W WO 2021079846 A1 WO2021079846 A1 WO 2021079846A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
wiring
power supply
top surface
output
Prior art date
Application number
PCT/JP2020/039258
Other languages
English (en)
French (fr)
Inventor
洋 大路
寛之 新開
夏希 坂本
佐野　直幸
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2021553426A priority Critical patent/JPWO2021079846A1/ja
Priority to US17/768,374 priority patent/US20240112996A1/en
Priority to CN202080074018.XA priority patent/CN114586148A/zh
Publication of WO2021079846A1 publication Critical patent/WO2021079846A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/057—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05738—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • This disclosure relates to semiconductor devices.
  • the present disclosure also relates to a method for manufacturing a semiconductor device.
  • a semiconductor element having a plurality of electrodes, an insulating layer covering the back surface on which the plurality of electrodes are formed among the semiconductor elements, and a plurality of semiconductor elements formed in the insulating layer and electrically connected to the plurality of electrodes.
  • a configuration including wiring is known (see, for example, Patent Document 1).
  • the semiconductor device disclosed in Patent Document 2 includes a Si substrate (base), a semiconductor element (light emitting element), and a wiring layer (wiring pattern), and the semiconductor element is mounted on the Si substrate.
  • the wiring layer is formed on the Si substrate and conducts to the semiconductor element.
  • the wiring layer serves as a terminal when the semiconductor device is mounted on a circuit board of an electronic device or the like.
  • the wiring layer is formed on the upper surface of the Si substrate.
  • the manufacturing method of the semiconductor device having the above configuration has, for example, the following steps. That is, a step of forming a wiring layer on a Si wafer, a step of mounting a plurality of semiconductor elements on the Si wafer, and a step of dicing the Si wafer and dividing it into individual pieces for each semiconductor element.
  • a substrate made of Si silicon
  • a plurality of wirings formed on a substrate main surface which is one surface in the thickness direction of the substrate and a substrate main
  • a configuration including a sealing resin for sealing a plurality of conductors and a sealing resin for sealing a plurality of conductors can be considered. The plurality of conductors are exposed from the surface of the sealing resin on the side opposite to the substrate in the thickness direction.
  • the plurality of conductors include a plurality of driving conductors for driving the semiconductor element and a plurality of control conductors for controlling the driving of the semiconductor element.
  • the plurality of driving conductors When viewed in the thickness direction, the plurality of driving conductors are arranged on both sides of the semiconductor element in a predetermined direction, and are arranged in a direction orthogonal to the predetermined direction and the thickness direction.
  • the plurality of control conductors are arranged on both sides of the semiconductor element in the direction in which the plurality of driving conductors are arranged, and are arranged in the predetermined direction.
  • each driving conductor is made larger than the volume of the control conductor, for example, which requires only a relatively small current to flow. As a result, the electrical resistance of the driving conductor is reduced.
  • each drive conductor is formed on the wiring formed on the main surface of the base material before being separated into pieces constituting the plurality of substrates in the manufacturing process of the semiconductor device.
  • the base material may warp due to heating due to the formation of a sealing resin or the like.
  • it may be difficult to stably manufacture the semiconductor device, for example, it becomes difficult to transport the base material and it becomes difficult to accurately separate the base material.
  • one object of the present disclosure is to provide a semiconductor device that can be stably manufactured. Another object of the present disclosure is to provide a semiconductor device capable of easily confirming the solder bonding state when mounted on a circuit board. Yet another object of the present disclosure is to provide a manufacturing method suitable for manufacturing such a semiconductor device.
  • the semiconductor device provided based on one embodiment of the first aspect of the present disclosure is arranged on a substrate having a substrate main surface and a substrate back surface facing each other in the thickness direction and the substrate main surface.
  • the wiring including the first drive wiring and the second drive wiring, and the semiconductor element electrically connected to the first drive wiring and the second drive wiring are outside the semiconductor element when viewed in the thickness direction.
  • the first driving conductor which is arranged on the same side as the semiconductor element with respect to the substrate in the side portion and is electrically connected to the first driving wiring, and the semiconductor element when viewed in the thickness direction.
  • the second drive conductor which is arranged on the same side as the semiconductor element with respect to the substrate in the outer portion thereof and is electrically connected to the second drive wiring, and the wiring and the semiconductor element.
  • the first drive conductor and the second drive conductor are sealed so that the surfaces of the first drive conductor and the second drive conductor on the opposite side of the substrate are exposed in the thickness direction.
  • a sealing resin that covers the conductor is provided, and the first driving conductor and the second driving conductor are arranged apart from each other in a predetermined direction in the direction along the main surface of the substrate.
  • the volume of the first driving conductor is smaller than the volume of the second driving conductor.
  • the inventor of the present application constitutes a plurality of substrates when heated by forming a sealing resin or the like in the manufacturing process of a semiconductor device as the volume of the first driving conductor and the volume of the second driving conductor increase. We know that the base material is easily warped.
  • the volume of the first drive conductor is made smaller than the volume of the second drive conductor.
  • the semiconductor device provided based on another embodiment of the first aspect of the present disclosure is arranged on a substrate having a substrate main surface and a substrate back surface facing each other in the thickness direction and the substrate main surface.
  • the first driving conductor and the second driving conductor are arranged so as to be separated from each other in a predetermined direction when viewed from the back surface of the substrate, and the volume of the first driving conductor is the second. It is smaller than the volume of the driving conductor.
  • the inventor of the present application constitutes a plurality of substrates when heated by forming a sealing resin or the like in the manufacturing process of a semiconductor device as the volume of the first driving conductor and the volume of the second driving conductor increase. We know that the base material is easily warped.
  • the volume of the first drive conductor is made smaller than the volume of the second drive conductor.
  • the semiconductor device provided based on the embodiment of the second aspect of the present disclosure is located on one side of the semiconductor element on which the element electrode is formed and the semiconductor element in the thickness direction of the semiconductor element.
  • a wiring layer conductive to the element electrode, a first columnar electrode protruding from the wiring layer to the other side in the thickness direction, and a resin member covering the semiconductor element are provided, and the resin member has the thickness. It has a resin main surface and a resin back surface that are separated in the vertical direction, a first resin side surface that is connected to the resin main surface, and a second resin side surface that is connected to the resin back surface, and the first resin side surface is in the thickness direction.
  • the first columnar electrode is located inward of the second resin side surface, and the first columnar electrode has a first exposed side surface exposed from the resin member, a first coated side surface covered with the resin member, and the first covered surface. It has a first top surface that is connected to one exposed side surface and is flush with the resin main surface, and the first exposed side surface is larger than the first coated side surface when viewed in the thickness direction. It is located inward and is flush with the first resin side surface, and the first coating side surface and the second resin side surface each face the first direction orthogonal to the thickness direction, and the first The 1-coated side surface overlaps the second resin side surface when viewed in the first direction.
  • the method for manufacturing a semiconductor device includes a substrate preparation step of preparing a substrate having a substrate main surface and a substrate back surface that are separated from each other in the thickness direction, and the above-mentioned.
  • the first exposed side surface exposed from the resin member and the first coated side surface covered with the resin member are formed on the first columnar electrode by the first cutting step, and the first columnar electrode is formed.
  • the resin side surface is formed on the resin member, the second resin side surface is formed on the resin member by the second cutting step, and the first resin side surface is seen from the second resin side surface when viewed in the thickness direction.
  • the first exposed side surface is located inward of the first covering side surface when viewed in the thickness direction, and is flush with the first resin side surface.
  • the coated side surface and the second resin side surface each face a first direction orthogonal to the thickness direction, and the first coated side surface overlaps the second resin side surface when viewed in the first direction.
  • a semiconductor device can be stably manufactured. Further, when the semiconductor device is mounted on the circuit board, the solder bonding state can be easily visually confirmed.
  • FIG. 5 is a cross-sectional view taken along the line 8-8 of FIG. 4 in a state where the sealing resin and terminals are provided.
  • 9 is a cross-sectional view taken along the line 9-9 of FIG. 4 in a state where the sealing resin and terminals are provided.
  • FIG. 5 is a cross-sectional view taken along the line 10-10 of FIG. 4 in a state where the sealing resin and terminals are provided. It is an enlarged view of the junction portion of one element electrode of the semiconductor element of FIG. 8 and a wiring, and the periphery thereof. It is an enlarged view of the junction portion of one element electrode of the semiconductor element of FIG. 10 and a wiring, and the periphery thereof. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment.
  • FIG. 16 is a plan view of FIG. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment.
  • FIG. 21 is a plan view of FIG. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is explanatory drawing which shows an example of one step of the manufacturing method of the semiconductor device of the said 1st Embodiment. It is a bottom view of the semiconductor device based on 2nd Embodiment of 1st side surface. FIG. 6 is a bottom view of the semiconductor device in a state where the sealing resin is removed from FIG. 26.
  • FIG. 5 is a cross-sectional view taken along the line 54-54 of FIG.
  • FIG. 5 is a partially enlarged cross-sectional view of a part of FIG.
  • FIG. 5 is a cross-sectional view taken along the line 56-56 of FIG. It is a partially enlarged sectional view which is a part of FIG. 56 enlarged.
  • FIG. 5 is a cross-sectional view taken along the line 58-58 of FIG.
  • FIG. 5 is an enlarged partially enlarged cross-sectional view of a part of FIG.
  • FIG. 6 is a partially enlarged cross-sectional view in which a part of FIG. 68 is enlarged. It is sectional drawing which shows one step of the manufacturing method of the said semiconductor device (second side surface). It is sectional drawing which shows one step of the manufacturing method of the said semiconductor device (second side surface). It is sectional drawing which shows one step of the manufacturing method of the said semiconductor device (second side surface). It is sectional drawing which shows one step of the manufacturing method of the said semiconductor device (second side surface). It is a partially enlarged sectional view which is a part of FIG. 72 enlarged. It is sectional drawing which shows the semiconductor device based on 2nd Embodiment of 2 side surface. It is sectional drawing which shows the semiconductor device based on 3rd Embodiment of 2 side surface. It is a partially enlarged sectional view which shows the joint part which concerns on the modification of the 2nd side surface.
  • FIGS. 1 to 48 semiconductor devices (and manufacturing methods) based on various embodiments and modifications of the first aspect of the present disclosure will be described with reference to FIGS. 1 to 48. Further, semiconductor devices (and manufacturing methods) based on various embodiments and modifications of the second aspect of the present disclosure will be described with reference to FIGS. 49 to 76.
  • the reference codes in FIGS. 1 to 48 (first side surface) and the reference codes in FIGS. 49 to 76 (second side surface) are used independently of each other, and the same reference numerals may be different components. It may indicate, or different codes may indicate the same (or similar) components.
  • the same or similar components may be designated by the same reference numerals and the description thereof may be omitted as appropriate.
  • the configuration of the semiconductor device 1A based on the first embodiment of the first aspect will be described with reference to FIGS. 1 to 11.
  • the semiconductor device 1A is formed in a rectangular flat plate shape.
  • the semiconductor device 1A includes a flat plate-shaped substrate 10, a plurality of terminals 20, and a sealing resin 30.
  • the plurality of terminals 20 are provided on the surface of the sealing resin 30 opposite to the surface on which the substrate 10 is arranged.
  • the plurality of terminals 20 are provided inside the peripheral edge of the surface of the sealing resin 30 where the plurality of terminals 20 are provided.
  • the semiconductor device 1A of the present embodiment is a surface mount type semiconductor device.
  • the semiconductor device 1A includes a plurality of wirings 40, a plurality of conductors 50, and a semiconductor element 60.
  • the plurality of wirings 40 and the plurality of conductors 50 form a conductive path that electrically connects the semiconductor element 60 and the plurality of terminals 20.
  • the plurality of wirings 40 are electrically connected to the semiconductor element 60, respectively, and the plurality of conductors 50 are electrically connected to the plurality of wirings 40 and the plurality of terminals 20, respectively.
  • the plurality of wirings 40, the plurality of conductors 50, and the semiconductor element 60 are sealed by the sealing resin 30.
  • the semiconductor element 60 includes a first circuit 61 including a plurality of switching circuits that perform power conversion, and a second circuit 62 including a control circuit for controlling the switching circuit of the first circuit 61. have.
  • the second circuit 62 controls the switching circuit of the first circuit 61 based on an electric signal input from the outside of the semiconductor device 1A.
  • the semiconductor device 1A constitutes a part of a power conversion device such as a DC / DC converter.
  • the semiconductor device 1A is in the form of a resin package that is surface-mounted on the wiring board of the target power conversion device. This package format is a QFN (Quad Flat Non-leaded) package.
  • the thickness direction of the substrate 10 will be the z direction, and the two directions orthogonal to the z direction will be the x direction and the y direction, respectively.
  • the semiconductor device 1A has a rectangular shape having a long side direction and a short side direction when viewed in the z direction.
  • the long side direction of the semiconductor device 1A is the x direction
  • the short side direction is the y direction.
  • the direction from the substrate 10 to the sealing resin 30 in the z direction is referred to as "upward”
  • the direction from the sealing resin 30 toward the substrate 10 is referred to as "downward”.
  • the substrate 10 is made of a single crystal intrinsic semiconductor material.
  • Si silicon
  • the substrate 10 has a substrate main surface 11 and a substrate back surface 12 facing opposite sides in the z direction.
  • Four substrate side surfaces 13, 14, 15, and 16 are provided between the substrate main surface 11 and the substrate back surface 12 in the z direction.
  • the substrate side surfaces 13 and 14 are surfaces that are separated from each other in the x direction and face the opposite sides in the x direction.
  • the substrate side surfaces 13 and 14 extend along the y direction, respectively.
  • the substrate side surfaces 15 and 16 are surfaces that are separated from each other in the y direction and face opposite to each other in the y direction.
  • the substrate side surfaces 15 and 16 extend along the x direction, respectively.
  • the shape of the substrate 10 viewed in the z direction is a rectangular shape in which the x direction is the long side direction and the y direction is the short side direction. Therefore, the substrate side surfaces 13 and 14 form the short side of the substrate 10 viewed in the z direction, and the substrate side surfaces 15 and 16 form the long side.
  • the x direction can be said to be the first direction forming the long side direction of the substrate 10
  • the y direction can be said to be the second direction forming the short side direction of the substrate 10.
  • a plurality of wirings 40, a plurality of conductors 50, and a semiconductor element 60 are arranged on the main surface 11 of the substrate.
  • a sealing resin 30 is provided on the main surface 11 of the substrate so as to seal the plurality of wirings 40, the plurality of conductors 50, and the semiconductor element 60.
  • the sealing resin 30 is formed over the entire main surface of the substrate 11.
  • the back surface 12 of the substrate is a surface that constitutes the upper surface when the semiconductor device 1A is mounted on the wiring board.
  • an insulating film 17 is formed at the end of the substrate 10 in the z direction on the sealing resin 30 side.
  • the insulating film 17 is composed of an oxide film (SiO2) and a nitride film (Si3N4) laminated on the oxide film.
  • the substrate main surface 11 refers to the surface of the insulating film 17. Therefore, the plurality of wirings 40 are formed on the surface of the insulating film 17.
  • each of the plurality of wirings 40 is composed of a base layer 40A and a plating layer 40B, respectively.
  • the base layer 40A is in contact with the insulating film 17 (the main surface of the substrate 11).
  • the base layer 40A is composed of a barrier layer in contact with the main surface 11 of the substrate and a seed layer laminated on the barrier layer.
  • the barrier layer is made of, for example, Ti (titanium).
  • the seed layer is made of, for example, Cu (copper).
  • the plating layer 40B is laminated on the base layer 40A.
  • the thickness of the plating layer 40B is thicker than the thickness of the base layer 40A.
  • the plating layer 40B is the main conductive path.
  • the plating layer 40B is made of, for example, Cu.
  • the plurality of wirings 40 include the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, the first ground wiring 43, the second power supply wiring 44A, 44B, and the second output wiring 45A, 45B.
  • the first power supply wiring 41A, 41B and the second power supply wiring 44A, 44B correspond to the first drive wiring
  • 45B and the second ground wiring 46 correspond to the second drive wiring.
  • the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, the first ground wiring 43, the second power supply wiring 44A, 44B, the second output wiring 45A, 45B, and the second ground wiring 46 are the first circuit 61, respectively. (See FIG. 4) and electrically connected.
  • the first power supply wirings 41A and 41B and the second power supply wirings 44A and 44B are wirings for supplying current to the first circuit 61 of the semiconductor element 60, respectively.
  • the first output wirings 42A and 42B and the second output wirings 45A and 45B are wirings for supplying the current output from the first circuit 61 of the semiconductor element 60 to the outside of the semiconductor device 1A, respectively.
  • the first ground wiring 43 and the second ground wiring 46 are wirings for setting the ground of the first circuit 61.
  • Each of the plurality of control wirings 47 is electrically connected to the second circuit 62 (see FIG. 4) of the semiconductor element 60.
  • the plurality of control wirings 47 are wirings for inputting an electric signal from the outside of the semiconductor device 1A to the second circuit 62, or for outputting an electric signal output from the second circuit 62 to the outside of the semiconductor device 1A. Wiring.
  • the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 are arranged near the substrate side surface 13 in the x direction.
  • the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the first ground wiring 43 is arranged at the center of the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 in the y direction. In the present embodiment, the first ground wiring 43 is arranged at the center of the substrate 10 in the y direction.
  • the first output wirings 42A and 42B are dispersedly arranged on both sides of the first ground wiring 43 in the y direction.
  • the first output wiring 42A is arranged near the substrate side surface 15 with respect to the first ground wiring 43 in the y direction.
  • the first output wiring 42B is arranged near the side surface 16 of the substrate with respect to the first ground wiring 43 in the y direction.
  • the first power supply wiring 41A is arranged on the side opposite to the first ground wiring 43 with respect to the first output wiring 42A in the y direction.
  • the first power supply wiring 41B is arranged on the side opposite to the first ground wiring 43 with respect to the first output wiring 42B in the y direction.
  • the first power supply wirings 41A and 41B are arranged so as to be dispersed outside in the y direction with respect to the first output wirings 42A and 42B and the first ground wiring 43.
  • the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 extend in the x direction, respectively. More specifically, the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 are mounted on the substrate 10 from both ends in the x direction, whichever is closer to the substrate side surface 13. It extends along the x direction toward the center of the 10 x direction. As shown in FIG. 5, the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 each extend from the outside of the semiconductor element 60 to the inside of the semiconductor element 60 in the x direction. Therefore, the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 each have a portion that overlaps with the semiconductor element 60 when viewed in the z direction.
  • the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 are arranged near the substrate side surface 14 in the x direction.
  • the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the second ground wiring 46 is arranged at the center of the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 in the y direction. In the present embodiment, the second ground wiring 46 is arranged at the center of the substrate 10 in the y direction.
  • the second output wirings 45A and 45B are dispersedly arranged on both sides of the second ground wiring 46 in the y direction.
  • the second output wiring 45A is arranged near the substrate side surface 15 with respect to the second ground wiring 46 in the y direction.
  • the second output wiring 45B is arranged near the side surface 16 of the substrate with respect to the second ground wiring 46 in the y direction.
  • the second power supply wiring 44A is arranged on the side opposite to the second ground wiring 46 with respect to the second output wiring 45A in the y direction.
  • the second power supply wiring 44B is arranged on the side opposite to the second ground wiring 46 with respect to the second output wiring 45B in the y direction.
  • the second power supply wirings 44A and 44B are arranged so as to be dispersed outside in the y direction with respect to the second output wirings 45A and 45B and the second ground wiring 46.
  • the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 extend in the x direction, respectively. More specifically, the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 are mounted on the substrate 10 from both ends in the x direction, whichever is closer to the substrate side surface 14. It extends along the x direction toward the center of the 10 x direction. As shown in FIG. 5, the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 each extend from the outside of the semiconductor element 60 to the inside of the semiconductor element 60 in the x direction. Therefore, the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 each have a portion that overlaps with the semiconductor element 60 when viewed in the z direction.
  • the first power supply wiring 41A, 41B, the first output wiring 42A, 42B and the first ground wiring 43, the second power supply wiring 44A, 44B, the second output wiring 45A, 45B and the second ground wiring 46 and 46 are arranged apart from each other in the x direction.
  • the first power supply wiring 41A is arranged so as to overlap the second power supply wiring 44A
  • the first power supply wiring 41B is arranged so as to overlap the second power supply wiring 44B.
  • the first output wiring 42A is arranged so as to overlap the second output wiring 45A
  • the first output wiring 42B is arranged so as to overlap the second output wiring 45B.
  • the first ground wiring 43 is arranged so as to overlap the second ground wiring 46. Further, as shown in FIG. 5, when viewed in the x direction, the first power supply wiring 41A, 41B, the first output wiring 42A, 42B and the first ground wiring 43, and the second power supply wiring 44A, 44B, the second output wiring The 45A, 45B and the second ground wiring 46 are arranged so as to overlap the semiconductor element 60, respectively.
  • the plurality of control wirings 47 are arranged at both ends of the substrate 10 in the y direction so as to be separated from each other in the x direction.
  • the plurality of control wirings 47 are dispersedly arranged on both sides of the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, and the first ground wiring 43 in the y direction. Further, the plurality of control wirings 47 are dispersedly arranged on both sides of the second power supply wirings 44A and 44B, the second output wirings 45A and 45B, and the second ground wiring 46 in the y direction.
  • control wiring 47A the plurality of control wirings 47 arranged at the ends of the substrate 10 in the y direction closer to the side surface 15 of the substrate are designated as “control wiring 47A”, and among the both ends of the substrate 10 in the y direction.
  • control wiring 47B Each of the plurality of control wirings 47 arranged at the end closer to the side surface 16 of the board is referred to as “control wiring 47B”.
  • the control wiring 47A includes a rectangular wiring end portion 47a arranged at the end portion of the substrate 10 in the y direction closer to the side surface 15 of the substrate, and the wiring end portion 47a toward the inside of the substrate 10. It has an extending connection wiring portion 47b and a connection end portion 47c provided at the tip end portion of the connection wiring portion 47b.
  • the control wiring 47B includes a rectangular wiring end portion 47a arranged at the end portion of the substrate 10 in the y direction closer to the side surface 16 of the substrate, and the wiring end portion 47a toward the inside of the substrate 10. It has an extending connection wiring portion 47b and a connection end portion 47c provided at the tip end portion of the connection wiring portion 47b. As shown in FIG. 5, the wiring end portions 47a of the control wirings 47A and 47B are located outside the semiconductor element 60 in the y direction, respectively. The wiring end portion 47a of the control wiring 47A is arranged between the semiconductor element 60 and the substrate side surface 15 in the y direction when viewed in the z direction.
  • the wiring end portion 47a of the control wiring 47B is arranged between the semiconductor element 60 and the substrate side surface 16 in the y direction when viewed in the z direction.
  • the connection wiring portions 47b of the control wirings 47A and 47B each extend from the outside of the semiconductor element 60 toward the inside of the semiconductor element 60 when viewed in the z direction.
  • the connection end portions 47c of the control wirings 47A and 47B are arranged at positions overlapping with the semiconductor element 60 when viewed in the z direction, respectively.
  • the plurality of wirings 40 extend from the portion overlapping the semiconductor element 60 in the z direction to the outside of the semiconductor element 60, and the plurality of conductors 50 are arranged outside the semiconductor element 60. It is also a so-called Fan-Out type semiconductor device.
  • the semiconductor element 60 is mounted on a plurality of wirings 40.
  • the semiconductor element 60 has an element main surface 60s and an element back surface 60r facing opposite sides in the z direction.
  • the element main surface 60s is a surface facing the same side as the substrate main surface 11 in the z direction
  • the element back surface 60r is a surface facing the same side as the substrate back surface 12 in the z direction.
  • An insulating film 60x and a plurality of element electrodes 60a are formed on the back surface 60r of the element.
  • the semiconductor element 60 is a flip chip mounting type semiconductor element.
  • a plurality of element electrodes 60a are bonded to the plurality of wirings 40 via a solder layer 48.
  • the plurality of element electrodes 60a include a conductive portion 60b and a barrier layer 60c.
  • the conductive portion 60b is made of, for example, Cu.
  • the barrier layer 60c is made of a Ni layer.
  • the barrier layer 60c is laminated on the conductive portion 60b so as to cover the line end surface of the conductive portion 60b.
  • the barrier layer 60c may be composed of a Ni layer, a Pd (palladium) layer, and an Au layer laminated on each other.
  • the insulating film 60x covers the back surface 60r of the device and the peripheral edge of the device electrode 60a.
  • the insulating film 60x is made of, for example, a polyimide resin.
  • the insulating film 60x covers a part of the element electrode 60a, and a part of the surface of the element electrode 60a is exposed as a connection terminal.
  • the insulating film 60x may be made of SiN (silicon nitride).
  • the plurality of conductors 50 are individually arranged in the plurality of wirings 40. As shown in FIG. 4, when viewed in the z direction, the plurality of conductors 50 are arranged outside the semiconductor element 60. It can be said that the semiconductor element 60 is surrounded by a plurality of conductors 50. As shown in FIGS. 8 to 10, the conductor 50 is laminated on the surface of the wiring 40 opposite to the substrate 10 in the z direction. Therefore, it can be said that the conductor 50 projects in the direction away from the substrate main surface 11 in the z direction. As shown in FIGS. 4 and 5, the plurality of conductors 50 are located inward of the side surfaces 13 to 16 of the substrate when viewed in the z direction.
  • the plurality of conductors 50 are arranged at positions that overlap with the substrate main surface 11 when viewed in the z direction. Therefore, as shown in FIG. 3, the plurality of conductors 50 are located inward of the peripheral edge of the sealing resin 30 when viewed in the z direction.
  • Each of the plurality of conductors 50 is made of, for example, Cu.
  • Each of the plurality of conductors 50 has a top surface 50A facing the same side as the substrate main surface 11 in the z direction.
  • Each of the top surfaces 50A of the plurality of conductors 50 is a surface exposed from the sealing resin 30 in the z direction.
  • the plurality of conductors 50 include the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, and the second. It has output conductors 55A and 55B, a second ground conductor 56, and a plurality of control conductors 57.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, the second output conductors 55A and 55B and the second ground conductor 56 are Each is electrically connected to the first circuit 61 of the semiconductor element 60.
  • the plurality of control conductors 57 are electrically connected to the second circuit 62 of the semiconductor element 60.
  • the first power supply conductors 51A and 51B and the second power supply conductors 54A and 54B correspond to the first drive conductors
  • the second output conductors 55A and 55B and the second ground conductor 56 correspond to the second driving conductor.
  • the shapes of the top surfaces 50A of the 55A and 55B and the second ground conductor 56 are rectangular in which the x direction is the long side direction and the y direction is the short side direction, respectively.
  • the shape of each control conductor 57 viewed in the z direction is a rectangular shape having a side along the x direction and a side along the y direction.
  • the shape of the top surface 50A of the second ground conductor 56 can be changed as desired.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, and the second output conductors 55A and 55B viewed in the z direction.
  • the shape of the top surface 50A of the second ground conductor 56 is an ellipse having a major axis in the x direction and a minor axis in the y direction, respectively.
  • the shape of each control conductor 57 viewed in the z direction is circular or elliptical.
  • the first power supply conductor 51A is electrically connected to the first power supply wiring 41A of the wiring 40. That is, the first power supply conductor 51A is electrically connected to the first circuit 61 via the first power supply wiring 41A.
  • the first power supply conductor 51B is electrically connected to the first power supply wiring 41B of the wiring 40. That is, the first power supply conductor 51B is electrically connected to the first circuit 61 via the first power supply wiring 41B.
  • the first output conductor 52A is electrically connected to the first output wiring 42A of the wiring 40. That is, the first output conductor 52A is electrically connected to the first circuit 61 via the first output wiring 42A.
  • the first output conductor 52B is electrically connected to the first output wiring 42B of the wiring 40. That is, the first output conductor 52B is electrically connected to the first circuit 61 via the first output wiring 42B.
  • the first ground conductor 53 is electrically connected to the first ground wiring 43 of the wiring 40. That is, the first ground conductor 53 is electrically connected to the first circuit 61 via the first ground wiring 43.
  • the second power supply conductor 54A is electrically connected to the second power supply wiring 44A of the wiring 40. That is, the second power supply conductor 54A is electrically connected to the first circuit 61 via the second power supply wiring 44A.
  • the second power supply conductor 54B is electrically connected to the second power supply wiring 44B of the wiring 40. That is, the second power supply conductor 54B is electrically connected to the first circuit 61 via the second power supply wiring 44B.
  • the second output conductor 55A is electrically connected to the second output wiring 45A of the wiring 40. That is, the second output conductor 55A is electrically connected to the first circuit 61 via the second output wiring 45A.
  • the second output conductor 55B is electrically connected to the second output wiring 45B of the wiring 40. That is, the second output conductor 55B is electrically connected to the first circuit 61 via the second output wiring 45B.
  • the second ground conductor 56 is electrically connected to the second ground wiring 46 of the wiring 40. That is, the second ground conductor 56 is electrically connected to the first circuit 61 via the second ground wiring 46.
  • the plurality of control conductors 57 are individually electrically connected to the plurality of control wires 47 of the wiring 40. That is, the plurality of control conductors 57 are electrically connected to the second circuit 62 via the plurality of control wirings 47.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 are arranged at the end of the substrate main surface 11 near the substrate side surface 13 in the x direction.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 are arranged at the end of the substrate main surface 11 near the substrate side surface 14 in the x direction.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 are arranged in the y direction, which is the short side direction of the substrate 10, and the length of the substrate 10 is long. It extends in the x direction, which is the side direction.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 are arranged in the y direction, which is the short side direction of the substrate 10, and are arranged in the long side direction of the substrate 10. It extends in the x direction.
  • the sealing resin 30 is formed in a rectangular flat plate shape in contact with the main surface 11 of the substrate.
  • the thickness of the sealing resin 30 is thinner than the thickness of the substrate 10. In other words, the thickness of the substrate 10 is thicker than the thickness of the sealing resin 30.
  • the sealing resin 30 is made of a resin material having electrical insulation.
  • a thermosetting resin is used as the sealing resin 30.
  • a black epoxy resin is used as the sealing resin 30.
  • the sealing resin 30 has a mounting surface 31 facing the same side as the substrate main surface 11 in the z direction, and four resin side surfaces 32 to 35. doing.
  • the resin side surfaces 32 and 33 are surfaces that are separated from each other in the x direction and face each other in the x direction.
  • the resin side surfaces 32 and 33 extend along the y direction, respectively.
  • the resin side surfaces 34 and 35 are surfaces that are separated from each other in the y direction and face opposite to each other in the y direction.
  • the resin side surfaces 34 and 35 extend along the x direction, respectively. As shown in FIG.
  • the shape of the sealing resin 30 viewed in the z direction is a rectangular shape in which the x direction is the long side direction and the y direction is the short side direction. Therefore, the resin side surfaces 32 and 33 form the short side of the sealing resin 30 viewed in the z direction, and the resin side surfaces 34 and 35 form the long side.
  • the substrate side surface 13 and the resin side surface 32 are flush with each other, and the substrate side surface 14 and the resin side surface 33 are flush with each other.
  • the substrate side surface 15 and the resin side surface 34 are flush with each other, and the substrate side surface 16 and the resin side surface 35 are flush with each other.
  • the mounting surface 31 is a surface facing the wiring board when the semiconductor device 1A is mounted on the wiring board.
  • the top surfaces 50A of the plurality of conductors 50 are each exposed from the mounting surface 31.
  • a plurality of terminals 20 are individually arranged on the top surface 50A of the plurality of conductors 50 exposed from the mounting surface 31.
  • the top surface 50A of each conductor 50 is a surface facing the same direction as the mounting surface 31 (board main surface 11) in the z direction.
  • each of the plurality of terminals 20 is exposed to the outside of the semiconductor device 1A.
  • the top surface 50A of the plurality of conductors 50 is exposed from the mounting surface 31, but is individually covered by the plurality of terminals 20, so that the semiconductor device 1A Not exposed to the outside.
  • the semiconductor device 1A is mounted on the wiring board by joining the plurality of terminals 20 to the wiring board via, for example, solder.
  • Each of the plurality of terminals 20 is composed of a plurality of metal layers in which a Ni layer, a Pd layer, and an Au (gold) layer are laminated in this order from the side closest to the top surface 50A of the plurality of conductors 50.
  • the first circuit 61 includes a first switching unit 61A, a second switching unit 61B, a third switching unit 61C, and a fourth switching unit 61D.
  • Each of the switching units 61A to 61D has two switching elements connected in series to each other as a plurality of switching circuits for performing power conversion, and two driver circuits for driving each of the two switching elements.
  • the second circuit 62 has, for example, a control circuit that controls each of the switching units 61A to 61D.
  • each of the switching units 61A to 61D has a configuration in which the source of the MOSFET forming the upper arm and the drain of the MOSFET forming the lower arm are connected.
  • each driver circuit supplies an electrical signal to the gate of the MOSFET to control the drive of the MOSFE.
  • the switching element is not limited to the MOSFET, and may be another transistor such as an IGBT (Insulated Gate Bipolar Transistor).
  • the driver circuit of the first switching unit 61A includes a driver circuit that drives one of the two switching elements of the first switching unit 61A and a driver circuit that drives another switching element. It may have the configuration provided in.
  • the driver circuits of the switching units 61B to 61D may be changed in the same manner as the driver circuits of the first switching unit 61A.
  • the circuit region RD on which the second circuit 62 is formed has an H shape having two recesses RD1 and RD2 recessed on opposite sides in the x direction when viewed in the z direction. It is formed.
  • the circuit region RD is formed over substantially the entire semiconductor element 60 when viewed in the z direction.
  • the recess RD1 is a rectangular recess that is recessed from the edge of both end edges of the circuit region RD in the x direction closer to the side surface 13 of the substrate toward the central portion of the semiconductor element 60 in the x direction.
  • the recess RD2 is a rectangular recess that is recessed from the edge of both end edges of the circuit region RD in the x direction closer to the side surface 14 of the substrate toward the central portion of the semiconductor element 60 in the x direction.
  • the circuit area in which the first switching unit 61A is formed is the circuit area RSA
  • the circuit area in which the second switching unit 61B is formed is the circuit area RSB
  • the circuit area in which the third switching unit 61C is formed is the circuit area RSC, and the like.
  • the circuit area in which the fourth switching unit 61D is formed is defined as the circuit area RSA.
  • the shapes of the circuit regions RSA to RSD viewed in the z direction are rectangular. Further, the sizes of the circuit regions RSA to RSD viewed in the z direction are equal to each other.
  • the circuit areas RSA and RSB are respectively arranged in the recess RD1 of the circuit area RD.
  • the circuit regions RSA and RSB are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the circuit area RSA is arranged closer to the substrate side surface 15 than the circuit area RSB in the x direction.
  • the circuit area RSB is arranged closer to the substrate side surface 16 than the circuit area RSA in the x direction.
  • the circuit areas RSC and RSD are respectively arranged in the recess RD2 of the circuit area RD.
  • the circuit regions RSC and RSD are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the circuit area RSC is arranged closer to the substrate side surface 15 than the circuit area RSD in the x direction.
  • the circuit area RSD is arranged closer to the substrate side surface 16 than the circuit area RSC in the x direction.
  • the circuit area RSC overlaps with the circuit area RSA
  • the circuit area RSD overlaps with the circuit area RSB.
  • the second circuit 62 is electrically connected to a plurality of control wirings 47 at the four corners of the semiconductor element 60 when viewed in the z direction.
  • the regions close to the substrate side surfaces 13 and 15 are referred to as the first region R1
  • the regions close to the substrate side surfaces 13 and 16 are referred to as the second region R2
  • the substrate side surface 14 is used.
  • the region close to each of the 15th and 15th is referred to as the third region R3, and the region close to the side surfaces 15 and 16 of the substrate is referred to as the fourth region R4.
  • the control wiring 47A is connected to the second circuit 62 in the first region R1 and the third region R3.
  • the control wiring 47A arranged closer to the board side surface 13 of the control wiring 47A is connected to the second circuit 62 in the first region R1, and is arranged closer to the board side surface 14 of the control wiring 47A.
  • the control wiring 47A is connected to the second circuit 62 in the third region R3.
  • the control wiring 47B is connected to the second circuit 62 in the second region R2 and the fourth region R4.
  • the control wiring 47B arranged closer to the board side surface 13 of the control wiring 47B is connected to the second circuit 62 in the second region R2, and is arranged closer to the board side surface 14 of the control wiring 47B.
  • the control wiring 47B is connected to the second circuit 62 in the fourth region R4.
  • the first switching unit 61A is electrically connected to the first power supply wiring 41A, the first output wiring 42A, and the first ground wiring 43.
  • the second switching unit 61B is electrically connected to the first power supply wiring 41B, the first output wiring 42B, and the first ground wiring 43.
  • the first ground wiring 43 extends along the x direction.
  • the width of the first ground wiring 43 is constant in the x direction. Further, the width of the first ground wiring 43 is larger than the width of the connection wiring portion 47b of the control wiring 47.
  • the width of the first ground wiring 43 means the length of the first ground wiring 43 in the direction orthogonal to the direction in which the first ground wiring 43 extends when viewed in the z direction.
  • the width of the first ground wiring 43 is the length of the first ground wiring 43 in the y direction.
  • a slit 43a extending along the x direction is formed in the central portion of the first ground wiring 43 in the y direction.
  • the slit 43a is formed from the edge of the first ground wiring 43 in the x direction on the central portion side in the x direction of the substrate 10 to the portion on the side surface 13 side of the substrate.
  • the first ground wiring 43 divided by the slit 43a so as to be separated in the y direction is referred to as a first wiring portion 43b and a second wiring portion 43c, respectively.
  • the first wiring portion 43b is arranged closer to the first output wiring 42A than the second wiring portion 43c.
  • the second wiring unit 43c is arranged closer to the first output wiring 42B than the first wiring unit 43b.
  • a plurality of (five in this embodiment) element electrodes 60a are bonded to a portion of the first wiring portion 43b that overlaps with the semiconductor element 60 when viewed in the z direction. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • a plurality of (five in this embodiment) element electrodes 60a are bonded to a portion of the second wiring portion 43c that overlaps with the semiconductor element 60 when viewed in the z direction. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • the first output wiring 42A has a wide wiring portion 42a that is wide and a narrow wiring portion 41b that is narrow.
  • the width of the first output wiring 42A is larger than the width of the connection wiring portion 47b of the control wiring 47.
  • the width of the first output wiring 42A is the length of the first output wiring 42A in the direction orthogonal to the direction in which the first output wiring 42A extends when viewed in the z direction.
  • the wide wiring portion 42a is arranged closer to the side surface 13 of the board than the narrow wiring portion 42b in the x direction.
  • the narrow wiring portion 42b is arranged closer to the semiconductor element 60 than the wide wiring portion 42a in the x direction.
  • the wide wiring portion 42a is arranged closer to the side surface 13 of the substrate than the semiconductor element 60 when viewed in the z direction.
  • the narrow wiring portion 42b overlaps with the semiconductor element 60 when viewed in the z direction.
  • the narrow wiring portion 42b extends along the x direction.
  • a plurality of element electrodes 60a (10 in this embodiment) are bonded to the narrow wiring portion 42b. As shown in FIG. 5, among the 10 element electrodes 60a, rows of 5 element electrodes 60a that are aligned in the y direction and arranged apart from each other in the x direction are arranged apart from each other in the y direction. ing.
  • an inclined portion 42c in which the width of the wide wiring portion 42a becomes narrower toward the narrow wiring portion 42b in the x direction is formed.
  • the inclined portion 42c is formed on the first power supply wiring 41A side of the wide wiring portion 42a in the y direction.
  • the first output wiring 42A is formed with a recessed region 42d dented in the y direction by the inclined portion 42c and the narrow wiring portion 42b.
  • the first power supply wiring 41A includes a wide wiring portion 41a that is wide, a narrow wiring portion 41b that is narrow, and a connection wiring portion 41c that connects the wide wiring portion 41a and the narrow wiring portion 41b. ing.
  • the width of the first power supply wiring 41A is larger than the width of the connection wiring portion 47b of the control wiring 47.
  • the width of the first power supply wiring 41A is the length of the first power supply wiring 41A in the direction orthogonal to the direction in which the first power supply wiring 41A extends when viewed in the z direction.
  • the width of the connection wiring portion 47b is the length of the connection wiring portion 47b in the direction orthogonal to the direction in which the connection wiring portion 47b extends when viewed in the z direction.
  • the wide wiring portion 41a is arranged closer to the side surface 13 of the board than the narrow wiring portion 41b in the x direction. In other words, the narrow wiring portion 41b is arranged closer to the semiconductor element 60 than the wide wiring portion 41a in the x direction.
  • the wide wiring portion 41a is located closer to the side surface 13 of the substrate than the semiconductor element 60.
  • the wide wiring portion 41a extends along the x direction at the end portion of the substrate main surface 11 on the substrate side surface 13 side.
  • the width of the wide wiring portion 41a is smaller than the width of the wide wiring portion 42a of the first output wiring 42A. In other words, the width of the wide wiring portion 42a is larger than the width of the wide wiring portion 41a of the first power supply wiring 41A.
  • the width of the wide wiring portion 41a is the length of the wide wiring portion 41a in the direction orthogonal to the direction in which the wide wiring portion 41a extends when viewed in the z direction.
  • the width of the wide wiring portion 41a is the length of the wide wiring portion 41a in the y direction.
  • the width of the wide wiring portion 42a is the length of the wide wiring portion 42a in the direction orthogonal to the direction in which the wide wiring portion 42a extends when viewed in the z direction.
  • the width of the wide wiring portion 42a is the length of the wide wiring portion 42a in the y direction.
  • the narrow wiring portion 41b is arranged closer to the first output wiring 42A than the wide wiring portion 41a in the y direction.
  • the narrow wiring portion 41b overlaps with the semiconductor element 60 when viewed in the z direction.
  • the narrow wiring portion 41b extends along the x direction.
  • the width of the narrow wiring portion 41b is smaller than the width of the narrow wiring portion 42b of the first output wiring 42A. In other words, the width of the narrow wiring portion 42b is larger than the width of the narrow wiring portion 41b of the first power supply wiring 41A.
  • the width of the narrow wiring portion 41b is the length of the narrow wiring portion 41b in the direction orthogonal to the direction in which the narrow wiring portion 41b extends when viewed in the z direction.
  • the width of the narrow wiring portion 41b is the length of the narrow wiring portion 41b in the y direction.
  • the width of the narrow wiring portion 42b is the length of the narrow wiring portion 42b in the direction orthogonal to the direction in which the narrow wiring portion 42b extends when viewed in the z direction.
  • the width of the narrow wiring portion 42b is the length of the narrow wiring portion 42b in the y direction.
  • a plurality of (five in this embodiment) element electrodes 60a are joined to the narrow wiring portion 41b. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • connection wiring portion 41c extends diagonally from the wide wiring portion 41a toward the narrow wiring portion 41b in the x direction so as to approach the first output wiring 42A in the y direction. A part of the connection wiring portion 41c overlaps with the semiconductor element 60 when viewed in the z direction. When viewed in the y direction, the connection wiring portion 41c overlaps with the inclined portion 42c of the first output wiring 42A.
  • the width of the connection wiring portion 41c (the length of the connection wiring portion 41c in the y direction) is larger than the width of the narrow wiring portion 41b.
  • the first power supply wiring 41A is formed with a recessed region 41d recessed in the y direction by the narrow wiring portion 41b and the connection wiring portion 41c.
  • the recessed region 41d is a region that overlaps with the semiconductor element 60 when viewed in the z direction.
  • the connection ends 47c of the five control wirings 47A near the side surface 13 of the substrate of the control wirings 47A are arranged.
  • the side of the first power supply wiring 41A near the center portion in the x direction of the substrate 10 is provided.
  • the width of the part becomes narrower. In this way, the narrow wiring portion 41b of the first power supply wiring 41A is formed.
  • the narrow wiring portion 41b and the connection wiring portion 41c enter the recessed region 42d of the first output wiring 42A.
  • the narrow wiring portion 41b can be arranged closer to the central portion of the substrate 10 in the y direction than the wide wiring portion 41a, so that the connection ends of the five control wirings 47A near the side surface 13 of the substrate among the control wirings 47A.
  • the 47c can be arranged at a position where it overlaps with the first region R1 (see FIG. 4) of the semiconductor element 60 when viewed in the z direction.
  • the first output wiring 42B has a symmetrical shape with the first output wiring 42A with respect to the virtual center line extending along the x direction at the center of the board main surface 11 in the y direction. Therefore, the first output wiring 42B has a wide wiring portion 42a, a narrow wiring portion 42b, and an inclined portion 42c, similarly to the first output wiring 42A. Further, a recessed region 42d is formed in the first output wiring 42B. Ten element electrodes 60a are joined to the narrow wiring portion 42b. The arrangement mode of the 10 element electrodes 60a is the same as the arrangement mode of the 10 element electrodes 60a of the narrow wiring portion 42b of the first output wiring 42A.
  • the first power supply wiring 41B has a symmetrical shape with the first power supply wiring 41A with respect to the virtual center line extending along the x direction at the central portion of the board main surface 11 in the y direction. Therefore, the first power supply wiring 41B has a wide wiring portion 41a, a narrow wiring portion 41b, and a connection wiring portion 41c, similarly to the first power supply wiring 41A.
  • Five element electrodes 60a are joined to the narrow wiring portion 41b.
  • the arrangement of the five element electrodes 60a is the same as the arrangement of the five element electrodes 60a of the narrow wiring portion 41b of the first power supply wiring 41A.
  • the narrow wiring portion 41b and the connection wiring portion 41c respectively, enter the recessed region 42d of the first output wiring 42B, similarly to the narrow wiring portion 41b and the connection wiring portion 41c of the first power supply wiring 41A.
  • the connection ends 47c of the four control wirings 47B near the side surface 13 of the substrate of the control wirings 47B can be arranged at positions where they overlap with the second region R2 (see FIG. 4) of the semiconductor element 60 when viewed in the z direction.
  • the area of the first output wiring 42A viewed in the z direction and the area of the first ground wiring 43 viewed in the z direction are larger than the area of the first power supply wiring 41A viewed in the z direction.
  • the area of the first output wiring 42B viewed in the z direction and the area of the first ground wiring 43 viewed in the z direction are larger than the area of the first power supply wiring 41B viewed in the z direction.
  • the third switching unit 61C is electrically connected to the second power supply wiring 44A, the second output wiring 45A, and the second ground wiring 46.
  • the fourth switching unit 61D is electrically connected to the second power supply wiring 44B, the second output wiring 45B, and the second ground wiring 46.
  • the second ground wiring 46 extends along the x direction. More specifically, the shape of the second ground wiring 46 viewed in the z direction is the first ground wiring 43 viewed in the z direction with respect to the virtual line extending along the y direction at the center of the substrate 10 in the x direction. The shape is symmetrical with the shape of. Therefore, the second ground wiring 46 includes a slit 46a corresponding to the slit 43a of the first ground wiring 43, and the first wiring portion 46b and the second wiring portion 46c corresponding to the first wiring portion 43b and the second wiring portion 43c. And have. The first wiring portion 46b is arranged closer to the second output wiring 45A than the second wiring portion 46c. In other words, the second wiring portion 46c is arranged closer to the second output wiring 45B than the first wiring portion 46b.
  • a plurality of (five in this embodiment) element electrodes 60a are bonded to a portion of the first wiring portion 46b that overlaps with the semiconductor element 60 when viewed in the z direction. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • a plurality of (five in this embodiment) element electrodes 60a are bonded to a portion of the second wiring portion 46c that overlaps with the semiconductor element 60 when viewed in the z direction. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • the second output wiring 45A extends along the x direction. More specifically, the shape of the second output wiring 45A viewed in the z direction is the first output wiring 42A viewed in the z direction with respect to the virtual line extending along the y direction at the center of the substrate 10 in the x direction. The shape is symmetrical with the shape of. Therefore, the second output wiring 45A has a wide wiring portion 42a, a narrow wiring portion 42b, and a wide wiring portion 45a corresponding to the inclined portion 42c, the narrow wiring portion 45b, and the inclined portion 45c of the first output wiring 42A. ing. Further, the second output wiring 45A is formed with a recessed region 45d corresponding to the recessed region 42d of the first output wiring 42A.
  • the wide wiring portion 45a is arranged closer to the side surface 14 of the substrate than the narrow wiring portion 45b in the x direction.
  • the narrow wiring portion 45b is arranged closer to the semiconductor element 60 (see FIG. 4) than the wide wiring portion 45a in the x direction.
  • the wide wiring portion 45a is arranged closer to the side surface 14 of the substrate than the semiconductor element 60 when viewed in the z direction.
  • the narrow wiring portion 45b overlaps with the semiconductor element 60 when viewed in the z direction.
  • a plurality of element electrodes 60a (10 in this embodiment) are bonded to the narrow wiring portion 45b.
  • the arrangement mode of the element electrodes 60a is the same as the arrangement mode of the 10 element electrodes 60a of the first output wiring 42A.
  • the second power supply wiring 44A extends along the x direction. More specifically, the shape of the second power supply wiring 44A viewed in the z direction is the first power supply wiring 41A viewed in the z direction with respect to the virtual line extending along the y direction in the central portion of the substrate 10 in the x direction. The shape is symmetrical with the shape of. Therefore, the second power supply wiring 44A includes the wide wiring portion 41a, the narrow wiring portion 41b, and the wide wiring portion 44a, the narrow wiring portion 44b, and the connection wiring portion 44c corresponding to the connection wiring portion 41c of the first power supply wiring 41A. Have. Further, the second power supply wiring 44A is formed with a recessed region 44d corresponding to the recessed region 41d of the first power supply wiring 41A.
  • the wide wiring portion 44a is arranged closer to the side surface 14 of the substrate than the narrow wiring portion 44b in the x direction.
  • the narrow wiring portion 44b is arranged closer to the semiconductor element 60 than the wide wiring portion 44a in the x direction.
  • the wide wiring portion 44a has a portion located closer to the side surface 14 of the substrate than the semiconductor element 60.
  • the narrow wiring portion 44b is arranged closer to the second output wiring 45A than the wide wiring portion 44a in the y direction.
  • a plurality of (five in this embodiment) element electrodes 60a are joined to the narrow wiring portion 44b. These element electrodes 60a are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • connection wiring portion 44c extends diagonally from the wide wiring portion 44a toward the narrow wiring portion 44b in the x direction so as to approach the second output wiring 45A in the y direction.
  • the connection ends 47c of the four control wirings 47A near the substrate side surface 14 of the control wirings 47A are arranged.
  • the side of the second power supply wiring 44A near the center portion in the x direction of the substrate 10 is provided.
  • the width of the part becomes narrower. In this way, the narrow wiring portion 44b of the second power supply wiring 44A is formed.
  • the narrow wiring portion 44b and the connection wiring portion 44c are arranged in the recessed region 44d of the second output wiring 45A.
  • the narrow wiring portion 44b can be arranged closer to the central portion of the substrate 10 in the y direction than the wide wiring portion 44a, so that the connection ends of the four control wirings 47A near the side surface 14 of the substrate among the control wirings 47A.
  • the 47c can be arranged at a position where it overlaps with the third region R3 (see FIG. 4) of the semiconductor element 60 when viewed in the z direction.
  • the second output wiring 45B has a symmetrical shape with the second output wiring 45A with respect to the virtual center line extending along the x direction at the center of the board main surface 11 in the y direction. Therefore, the second output wiring 45B has a wide wiring portion 45a, a narrow wiring portion 45b, and an inclined portion 45c, similarly to the second output wiring 45A. Further, a recessed region 45d is formed in the second output wiring 45B. Ten element electrodes 60a are joined to the narrow wiring portion 45b. The arrangement mode of the 10 element electrodes 60a is the same as the arrangement mode of the 10 element electrodes 60a of the narrow wiring portion 45b of the second output wiring 45A.
  • the second power supply wiring 44B has a symmetrical shape with the second power supply wiring 44A with respect to the virtual center line extending along the x direction at the central portion of the board main surface 11 in the y direction. Therefore, the second power supply wiring 44B has a wide wiring portion 44a, a narrow wiring portion 44b, and a connection wiring portion 44c, similarly to the second power supply wiring 44A.
  • the wide wiring portion 44a is arranged closer to the side surface 14 of the substrate than the semiconductor element 60 when viewed in the z direction.
  • the narrow wiring portion 44b overlaps with the semiconductor element 60 when viewed in the z direction.
  • the arrangement mode of the five element electrodes 60a is the same as the arrangement mode of the five element electrodes 60a of the narrow wiring portion 44b of the second power supply wiring 44B.
  • the narrow wiring portion 44b and the connection wiring portion 44c are arranged in the recessed region 45d of the second output wiring 45B, respectively, similarly to the narrow wiring portion 44b and the connection wiring portion 44c of the second power supply wiring 44A.
  • the connection ends 47c of the four control wirings 47B near the side surface 14 of the substrate of the control wirings 47B can be arranged at positions where they overlap with the fourth region R4 (see FIG. 4) of the semiconductor element 60 when viewed in the z direction.
  • the area of the second output wiring 45A viewed in the z direction and the area of the second ground wiring 46 viewed in the z direction are larger than the area of the second power supply wiring 44A viewed in the z direction.
  • the area of the second output wiring 45B viewed in the z direction and the area of the second ground wiring 46 viewed in the z direction are larger than the area of the second power supply wiring 44B viewed in the z direction.
  • the area of the control wiring 47A arranged at both ends in the x direction as viewed in the z direction of the wiring end portions 47a of the control wiring 47A is the z of the wiring end portions 47a of the other control wiring 47A. It is larger than the area seen in the direction.
  • the area of the wiring end portion 47a of the control wiring 47A arranged in the center of the control wiring 47A in the x direction as viewed in the z direction is the control wiring other than the control wiring 47A arranged at both ends in the y direction of the control wiring 47A. It is larger than the area of the wiring end portion 47a of 47A seen in the z direction.
  • the shape of the wiring end portion 47a of the control wiring 47A arranged in the center of the x direction when viewed in the z direction is a rectangular shape in which the x direction is the long side direction and the y direction is the short side direction. ..
  • control wiring 47A the control wiring 47A arranged in the center in the x direction and the control wiring 47A adjacent to the side surface 13 side of the board in the x direction have two connection wiring portions 47b and two connection end portions 47c. ..
  • the control wiring 47A is another connection with an extension wiring portion 47d extending from one connection end portion 47c toward the second power supply wiring 44B and a connection end portion 47e provided at the tip end portion of the extension wiring portion 47d. It has an extension wiring portion 47f extending from the end portion 47c toward the first power supply wiring 41B, and a connection end portion 47g provided at the tip end portion of the extension wiring portion 47f.
  • the element electrode 60a of the fourth region R4 (see FIG. 4) of the semiconductor element 60 is bonded to the connection end portion 47e by the solder layer 48.
  • the element electrode 60a of the second region R2 (see FIG. 4) of the semiconductor element 60 is bonded to the connection end portion 47g by the solder layer 48.
  • the first power supply conductor 51A is arranged in the wide wiring portion 41a of the first power supply wiring 41A.
  • the first power supply conductor 51A is arranged at the end of the wide wiring portion 41a of the first power supply wiring 41A near the side surface 13 of the substrate in the x direction.
  • the end edge of the first power supply conductor 51A in the x direction whichever is closer to the substrate side surface 13, is the wide wiring portion 41a of the first power supply wiring 41A in the x direction. Of these, it is aligned with the edge close to the side surface 13 of the substrate.
  • the length of the top surface 50A of the first power supply conductor 51A in the y direction is shorter than the width of the wide wiring portion 41a of the first power supply wiring 41A.
  • the first power supply conductor 51A is arranged closer to the end edge of the wide wiring portion 41a in the first power supply wiring 41A, which is closer to the substrate side surface 16 (first output wiring 42A), out of both end edges in the y direction.
  • the distance between the first power supply conductor 51A and the end edge of the wide wiring portion 41a in the first power supply wiring 41A closer to the substrate side surface 16 (first output wiring 42A) in the y direction is ,
  • the distance between both ends of the wide wiring portion 41a of the first power supply conductor 51A and the first power supply wiring 41A in the y direction, whichever is closer to the side surface 15 of the substrate, is smaller than the distance.
  • the edge of the first power supply conductor 51A in the y direction that is closer to the side surface 16 of the substrate is the edge of the wide wiring portion 41a in the first power supply wiring 41A in the y direction. It is aligned with the edge of both ends that is closer to the side surface 16 of the substrate.
  • the length of the top surface 50A of the first power supply conductor 51A in the x direction is shorter than the length of the wide wiring portion 41a of the first power supply wiring 41A in the x direction.
  • the length of the top surface 50A of the first power supply conductor 51A in the x direction is 1 ⁇ 2 or less of the length of the wide wiring portion 41a of the first power supply wiring 41A in the x direction.
  • the first power supply conductor 51B is arranged in the wide wiring portion 41a of the first power supply wiring 41B.
  • the first power supply conductor 51B is arranged at the end of the wide wiring portion 41a of the first power supply wiring 41B near the side surface 13 of the substrate in the x direction.
  • the edge of the first power supply conductor 51B in the x direction that is closer to the side surface 13 of the substrate is the wide wiring portion 41a of the first power supply wiring 41B in the x direction. Of these, it is aligned with the edge close to the side surface 13 of the substrate.
  • the length of the top surface 50A of the first power supply conductor 51B in the y direction is shorter than the width of the wide wiring portion 41a of the first power supply wiring 41B.
  • the first power supply conductor 51B is arranged closer to the edge of the wide wiring portion 41a in the first power supply wiring 41B in the y direction, whichever is closer to the side surface 15 of the substrate. Therefore, the distance between the first power supply conductor 51B and the end edge of the wide wiring portion 41a in the first power supply wiring 41B in the y direction, which is closer to the side surface 15 of the substrate, is the distance between the first power supply conductor 51B.
  • the edge of the first power supply conductor 51B in the y direction that is closer to the side surface 15 of the substrate is the edge of the wide wiring portion 41a in the first power supply wiring 41B in the y direction. It is aligned with the edge of both ends that is closer to the side surface 15 of the substrate.
  • the length of the top surface 50A of the first power supply conductor 51B in the x direction is shorter than the length of the wide wiring portion 41a of the first power supply wiring 41B in the x direction.
  • the length of the top surface 50A of the first power supply conductor 51B in the x direction is 1 ⁇ 2 or less of the length of the wide wiring portion 41a of the first power supply wiring 41B in the x direction.
  • the length of the top surface 50A of the first power supply conductor 51B in the x direction is equal to the length of the top surface 50A of the first power supply conductor 51A in the x direction, and the length of the top surface 50A of the first power supply conductor 51B in the y direction. Is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction. Therefore, the area of the top surface 50A of the first power supply conductor 51B is equal to the area of the top surface 50A of the first power supply conductor 51A.
  • the difference between the area of the top surface 50A of the first power supply conductor 51B and the area of the top surface 50A of the first power supply conductor 51A is, for example, within 5% of the area of the top surface 50A of the first power supply conductor 51A. If so, it can be said that the area of the top surface 50A of the first power supply conductor 51B is equal to the area of the top surface 50A of the first power supply conductor 51A.
  • both the first power supply conductors 51A and 51B are rectangular parallelepipeds, the length of the portion of the first power supply conductor 51A closer to the substrate 10 than the top surface 50A is the first in the x direction and the length in the y direction.
  • the length in the x direction and the length in the y direction of the top surface 50A of the power conductor 51A are equal to the length in the x direction and the length in the y direction of the portion of the first power conductor 51B closer to the substrate 10 than the top surface 50A. Is equal to the length of the top surface 50A of the first power supply conductor 51A in the x direction and the length in the y direction.
  • the thickness of the first power supply conductor 51B is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of the first power supply conductor 51B is equal to the volume of the first power supply conductor 51A.
  • the difference between the volume of the first power supply conductor 51B and the volume of the first power supply conductor 51A is within 5% of the volume of the first power supply conductor 51A, for example, the volume of the first power supply conductor 51B is It can be said that it is equal to the volume of the first power supply conductor 51A.
  • the first output conductor 52A is arranged in the wide wiring portion 42a of the first output wiring 42A.
  • the first output conductor 52A is arranged at the end of the wide wiring portion 42a of the first output wiring 42A near the side surface 13 of the substrate in the x direction.
  • the edge of the first output conductor 52A in the x direction that is closer to the substrate side surface 13 is the edge of the wide wiring portion 42a of the first output wiring 42A in the x direction. Of these, it is aligned with the edge close to the side surface 13 of the substrate.
  • the length of the top surface 50A of the first output conductor 52A in the y direction is shorter than the width of the wide wiring portion 42a of the first output wiring 42A.
  • the length of the top surface 50A of the first output conductor 52A in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the wide wiring portion 42a of the first output wiring 42A.
  • the first output conductor 52A is arranged closer to the end edge of the wide wiring portion 42a in the first output wiring 42A, whichever is closer to the substrate side surface 16 (first ground wiring 43), among both end edges in the y direction.
  • the distance between both ends of the wide wiring portion 42a in the first output conductor 52A and the first output wiring 42A in the y direction, whichever is closer to the substrate side surface 16 (first ground wiring 43), is , It is smaller than the distance between both ends of the wide wiring portion 42a in the first output conductor 52A and the first output wiring 42A in the y direction, whichever is closer to the substrate side surface 15 (first power supply wiring 41A). ..
  • the length of the first output conductor 52A in the x direction is shorter than the length of the wide wiring portion 42a of the first output wiring 42A in the x direction.
  • the first output conductor 52A is arranged closer to the side surface 13 of the substrate than the inclined portion 42c of the first output wiring 42A in the x direction.
  • the length of the top surface 50A of the first output conductor 52A in the x direction is longer than the length of the top surface 50A of the first power supply conductor 51A in the x direction. In other words, the length of the top surface 50A of the first power supply conductor 51A in the x direction is shorter than the length of the top surface 50A of the first output conductor 52A in the x direction. In the present embodiment, the length of the top surface 50A of the first power conductor 51A in the x direction is 1 ⁇ 2 or more and 2/3 or less of the length of the top surface 50A of the first output conductor 52A in the x direction. ..
  • the length of the top surface 50A of the first output conductor 52A in the y direction is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction. Therefore, the area of the top surface 50A of the first power supply conductor 51A is smaller than the area of the top surface 50A of the first output conductor 52A. Since the area of the top surface 50A of the first power supply conductor 51A is equal to the area of the top surface 50A of the first power supply conductor 51B, the area of the top surface 50A of the first power supply conductor 51B is the area of the first output conductor 52A. It is smaller than the area of the top surface 50A.
  • the area of the top surface 50A of the first output conductor 52A is larger than the area of the top surface 50A of the first power supply conductor 51A and larger than the area of the top surface 50A of the first power supply conductor 51B.
  • the first output conductor 52A is a rectangular parallelepiped
  • the length in the x direction and the length in the y direction of the portion of the first output conductor 52A closer to the substrate 10 than the top surface 50A is the first output conductor. It is equal to the length of the top surface 50A of 52A in the x direction and the length in the y direction.
  • the thickness of the first output conductor 52A is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of the first output conductor 52A is larger than the volume of the first power supply conductor 51A. In other words, the volume of the first power supply conductor 51A is smaller than the volume of the first output conductor 52A.
  • the volume of the first output conductor 52A is It can be said that it is equal to the volume of the first power supply conductor 51A. Since the volume of the first power supply conductor 51A is equal to the volume of the first power supply conductor 51B, it can be said that the volume of the first power supply conductor 51B is smaller than the volume of the first output conductor 52A.
  • the first output conductor 52B is arranged in the wide wiring portion 42a of the first output wiring 42B.
  • the first output conductor 52B is arranged at the end of the wide wiring portion 42a of the first output wiring 42B near the side surface 13 of the substrate in the x direction.
  • the edge of the first output conductor 52B in the x direction that is closer to the substrate side surface 13 is the edge of the wide wiring portion 42a of the first output wiring 42B in the x direction. Of these, it is aligned with the edge close to the side surface 13 of the substrate.
  • the length of the top surface 50A of the first output conductor 52B in the y direction is shorter than the width of the wide wiring portion 42a of the first output wiring 42B.
  • the length of the top surface 50A of the first output conductor 52B in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the wide wiring portion 42a of the first output wiring 42B.
  • the first output conductor 52B is arranged closer to the end edge of the wide wiring portion 42a in the first output wiring 42B, whichever is closer to the substrate side surface 15 (first ground wiring 43), among both end edges in the y direction.
  • the distance between both ends of the wide wiring portion 42a in the first output conductor 52B and the first output wiring 42B in the y direction, whichever is closer to the substrate side surface 15 (first ground wiring 43), is , It is smaller than the distance between both ends of the wide wiring portion 42a in the first output conductor 52B and the first output wiring 42B in the y direction, whichever is closer to the substrate side surface 16 (first power supply wiring 41B). ..
  • the length of the first output conductor 52B in the x direction is shorter than the length of the wide wiring portion 42a of the first output wiring 42B in the x direction.
  • the first output conductor 52B is arranged closer to the side surface 13 of the substrate than the inclined portion 42c of the first output wiring 42B in the x direction.
  • the length of the top surface 50A of the first output conductor 52B in the x direction is equal to the length of the top surface 50A of the first output conductor 52A in the x direction, and the length of the top surface 50A of the first output conductor 52B in the y direction. Is equal to the length of the top surface 50A of the first output conductor 52A in the y direction. Therefore, the area of the top surface 50A of the first output conductor 52B is equal to the area of the top surface 50A of the first output conductor 52A.
  • the difference between the area of the top surface 50A of the first output conductor 52B and the area of the top surface 50A of the first output conductor 52A is, for example, within 5% of the area of the top surface 50A of the first output conductor 52A. If so, it can be said that the area of the top surface 50A of the first output conductor 52B is equal to the area of the top surface 50A of the first output conductor 52A. Since the area of the top surface 50A of the first output conductor 52B is equal to the area of the top surface 50A of the first output conductor 52A, the area of the top surface 50A of the first output conductor 52B is the top of the first power supply conductor 51A.
  • the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B are smaller than the area of the top surface 50A of the first output conductor 52B, respectively.
  • the first output conductor 52B is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the first output conductor 52B closer to the substrate 10 than the top surface 50A is the first output conductor. It is equal to the length of the top surface 50A of 52B in the x direction and the length in the y direction.
  • the thickness of the first output conductor 52B is equal to the thickness of the first output conductor 52A. Therefore, the volume of the first output conductor 52B is equal to the volume of the first output conductor 52A.
  • the volume of the first output conductor 52B is It can be said that it is equal to the volume of the first output conductor 52A.
  • the volume of the first output conductor 52B is equal to the volume of the first output conductor 52A, the volume of the first output conductor 52B is larger than the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B. large. In other words, each of the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B is smaller than the volume of the first output conductor 52B.
  • the first ground conductor 53 is arranged at both ends of the first ground wiring 43 in the x direction, whichever is closer to the side surface 13 of the substrate. Specifically, when viewed in the z direction, the edge of the first ground conductor 53 in the x direction that is closer to the side surface 13 of the substrate is the edge of the first ground wiring 43 in the x direction of the substrate. It is aligned with the edge closer to the side surface 13.
  • the length of the top surface 50A of the first ground conductor 53 in the y direction is shorter than the width of the first ground wiring 43.
  • the length of the top surface 50A of the first ground conductor 53 in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the first ground wiring 43.
  • the first ground conductor 53 is arranged at the center of the first ground wiring 43 in the y direction.
  • the length of the top surface 50A of the first ground conductor 53 in the x direction is equal to the length of the top surface 50A of the first output conductor 52A in the x direction.
  • the length of the top surface 50A of the first ground conductor 53 in the y direction is equal to the length of the top surface 50A of the first output conductor 52A in the y direction. Therefore, the area of the top surface 50A of the first ground conductor 53 is equal to the area of the top surface 50A of the first output conductor 52A.
  • the difference between the area of the top surface 50A of the first ground conductor 53 and the area of the top surface 50A of the first output conductor 52A is, for example, within 5% of the area of the top surface 50A of the first output conductor 52A.
  • the area of the top surface 50A of the first ground conductor 53 is equal to the area of the top surface 50A of the first output conductor 52A.
  • the area of the top surface 50A of the first ground conductor 53 is the area of the first power supply. It is larger than the area of the top surface 50A of the conductor 51A and the area of the top surface 50A of the first power supply conductor 51B.
  • the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B are smaller than the area of the top surface 50A of the first ground conductor 53, respectively.
  • the first ground conductor 53 is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the first ground conductor 53 closer to the substrate 10 than the top surface 50A is the first ground conductor. It is equal to the length of the top surface 50A of 53 in the x direction and the length in the y direction.
  • the thickness of the first ground conductor 53 is equal to the thickness of the first output conductor 52A. Therefore, the volume of the first ground conductor 53 is equal to the volume of the first output conductor 52A.
  • the volume of the first ground conductor 53 is the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B. Is larger than the volume of. In other words, the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B are each smaller than the volume of the first ground conductor 53.
  • the second power supply conductor 54A is arranged in the wide wiring portion 44a of the second power supply wiring 44A.
  • the second power supply conductor 54A is arranged at the end of the wide wiring portion 44a of the second power supply wiring 44A near the side surface 14 of the substrate in the x direction.
  • the end edge of the second power supply conductor 54A in the x direction whichever is closer to the side surface 14 of the substrate, is the wide wiring portion 44a of the second power supply wiring 44A in the x direction. Of these, it is aligned with the edge close to the side surface 14 of the substrate.
  • the length of the top surface 50A of the second power supply conductor 54A in the y direction is shorter than the width of the wide wiring portion 44a of the second power supply wiring 44A.
  • the width of the wide wiring portion 44a of the second power supply wiring 44A is the size of the wide wiring portion 44a of the second power supply wiring 44A in the direction orthogonal to the direction in which the wide wiring portion 44a of the second power supply wiring 44A extends in the z direction. Is.
  • the width of the wide wiring portion 44a of the second power supply wiring 44A is the length of the wide wiring portion 44a of the second power supply wiring 44A in the y direction.
  • the second power supply conductor 54A is arranged closer to the end edge of the wide wiring portion 44a in the second power supply wiring 44A closer to the substrate side surface 16 (second output wiring 45A) of both end edges in the y direction. Therefore, the distance between the second power supply conductor 54A and the end edge of the wide wiring portion 44a in the second power supply wiring 44A, whichever is closer to the substrate side surface 16 (second output wiring 45A), is the distance between both ends in the y direction. , It is smaller than the distance between both ends of the wide wiring portion 44a in the second power supply conductor 54A and the second power supply wiring 44A in the y direction, whichever is closer to the side surface 15 of the substrate.
  • the edge of the second power supply conductor 54A in the y direction that is closer to the side surface 16 of the substrate is the edge of the second power supply wiring 44A in the y direction of the wide wiring portion 44a. It is aligned with the edge of both ends closer to the side surface 16 of the board (second output wiring 45A).
  • the length of the second power supply conductor 54A in the x direction is shorter than the length of the wide wiring portion 44a of the second power supply wiring 44A in the x direction.
  • the length of the second power supply conductor 54A in the x direction is 1 ⁇ 2 or less of the length of the wide wiring portion 44a of the second power supply wiring 44A in the x direction.
  • the length of the top surface 50A of the second power supply conductor 54A in the x direction is equal to the length of the top surface 50A of the first power supply conductor 51A in the x direction, and the top of the second power supply conductor 54A.
  • the length of the surface 50A in the y direction is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction. Therefore, the area of the top surface 50A of the second power supply conductor 54A is equal to the area of the top surface 50A of the first power supply conductor 51A.
  • the difference between the area of the top surface 50A of the second power supply conductor 54A and the area of the top surface 50A of the first power supply conductor 51A is, for example, within 5% of the area of the top surface 50A of the first power supply conductor 51A. If so, it can be said that the area of the top surface 50A of the second power supply conductor 54A is equal to the area of the top surface 50A of the first power supply conductor 51A. Therefore, the area of the top surface 50A of the second power conductor 54A is the area of the top surface 50A of the first output conductor 52A, the area of the top surface 50A of the first output conductor 52B, and the area of the first ground conductor 53. It is smaller than the area of the top surface 50A.
  • the second power supply conductor 54A is a rectangular parallelepiped
  • the length in the x direction and the length in the y direction of the portion of the second power supply conductor 54A closer to the substrate 10 than the top surface 50A is the second power supply conductor. It is equal to the length of the top surface 50A of 54A in the x direction and the length in the y direction.
  • the thickness of the second power supply conductor 54A is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of the second power supply conductor 54A is equal to the volume of the first power supply conductor 51A.
  • the volume of the second power supply conductor 54A is smaller than the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the volume of the first ground conductor 53.
  • the second power supply conductor 54B is arranged in the wide wiring portion 44a of the second power supply wiring 44B.
  • the second power supply conductor 54B is arranged at the end of the wide wiring portion 44a of the second power supply wiring 44B near the side surface 14 of the substrate in the x direction.
  • the end edge of the second power supply conductor 54B in the x direction whichever is closer to the side surface 14 of the substrate, is the wide wiring portion 44a of the second power supply wiring 44B in the x direction. Of these, it is aligned with the edge close to the side surface 14 of the substrate.
  • the length of the top surface 50A of the second power supply conductor 54B in the y direction is shorter than the width of the wide wiring portion 44a of the second power supply wiring 44B.
  • the width of the wide wiring portion 44a of the second power supply wiring 44B is the size of the wide wiring portion 44a of the second power supply wiring 44B in the direction orthogonal to the direction in which the wide wiring portion 44a of the second power supply wiring 44B extends in the z direction. Is.
  • the width of the wide wiring portion 44a of the second power supply wiring 44B is the length of the wide wiring portion 44a of the second power supply wiring 44B in the y direction.
  • the second power supply conductor 54B is arranged closer to the end edge of the wide wiring portion 44a in the second power supply wiring 44B closer to the substrate side surface 15 (second output wiring 45B) of both ends in the y direction. Therefore, the distance between the second power supply conductor 54B and the end edge of the wide wiring portion 44a in the second power supply wiring 44B that is closer to the substrate side surface 15 (second output wiring 45) among the both end edges in the y direction is , It is smaller than the distance between both ends of the wide wiring portion 44a in the second power supply conductor 54B and the second power supply wiring 44B in the y direction, whichever is closer to the side surface 16 of the substrate.
  • the end edge of the second power supply conductor 54B closer to the substrate side surface 15 (second output wiring 45) of both end edges in the y direction when viewed in the z direction is wide in the second power supply wiring 44B. It is aligned with the edge of both ends of the wiring portion 44a in the y direction, whichever is closer to the side surface 15 of the board (second output wiring 45).
  • the length of the second power supply conductor 54B in the x direction is shorter than the length of the wide wiring portion 44a of the second power supply wiring 44B in the x direction.
  • the length of the second power supply conductor 54B in the x direction is 1 ⁇ 2 or less of the length of the wide wiring portion 44a of the second power supply wiring 44B in the x direction.
  • the length of the top surface 50A of the second power supply conductor 54B in the x direction is equal to the length of the top surface 50A of the second power supply conductor 54A in the x direction, and the top of the second power supply conductor 54B.
  • the length of the surface 50A in the y direction is equal to the length of the top surface 50A of the second power supply conductor 54A in the y direction. Therefore, the area of the top surface 50A of the second power supply conductor 54B is equal to the area of the top surface 50A of the second power supply conductor 54A.
  • the difference between the area of the top surface 50A of the second power supply conductor 54B and the area of the top surface 50A of the second power supply conductor 54A is, for example, within 5% of the area of the top surface 50A of the second power supply conductor 54A. If so, it can be said that the area of the top surface 50A of the second power supply conductor 54B is equal to the area of the top surface 50A of the second power supply conductor 54A. Since the area of the top surface 50A of the second power supply conductor 54A is equal to the area of the top surface 50A of the first power supply conductor 51A, the area of the top surface 50A of the second power supply conductor 54A is that of the first output conductor 52A.
  • the second power supply conductor 54B is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the second power supply conductor 54B closer to the substrate 10 than the top surface 50A is the second power supply conductor. It is equal to the length of the top surface 50A of 54B in the x direction and the length in the y direction.
  • the thickness of the second power supply conductor 54B is equal to the thickness of the second power supply conductor 54A. Therefore, the volume of the second power supply conductor 54B is equal to the volume of the second power supply conductor 54A.
  • the difference between the volume of the second power supply conductor 54B and the volume of the second power supply conductor 54A is within 5% of the volume of the second power supply conductor 54A, for example, the volume of the second power supply conductor 54B is It can be said that it is equal to the volume of the second power supply conductor 54A.
  • the volume of the second power supply conductor 54A is equal to the volume of the first power supply conductor 51A
  • the volume of the second power supply conductor 54B is the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the first. 1 It is smaller than the volume of the ground conductor 53.
  • the second output conductor 55A is arranged in the wide wiring portion 45a of the second output wiring 45A.
  • the second output conductor 55A is arranged at the end of the wide wiring portion 45a of the second output wiring 45A near the side surface 14 of the substrate in the x direction.
  • the edge of the second output conductor 55A in the x direction that is closer to the side surface 14 of the substrate is the wide wiring portion 45a of the second output wiring 45A in the x direction. It is aligned with the edge closer to the side surface 14 of the substrate.
  • the length of the top surface 50A of the second output conductor 55A in the y direction is shorter than the width of the wide wiring portion 45a of the second output wiring 45A.
  • the length of the top surface 50A of the second output conductor 55A in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the wide wiring portion 45a of the second output wiring 45A.
  • the width of the wide wiring portion 45a of the second output wiring 45A is the size of the wide wiring portion 45a of the second output wiring 45A in the direction orthogonal to the direction in which the wide wiring portion 45a of the second output wiring 45A extends in the z direction. Is.
  • the width of the wide wiring portion 45a of the second output wiring 45A is the length of the wide wiring portion 45a of the second output wiring 45A in the y direction.
  • the second output conductor 55A is arranged closer to the edge of the wide wiring portion 45a in the second output wiring 45A in the y direction, whichever is closer to the side surface 16 of the substrate. Therefore, the distance between the second output conductor 55A and the edge of the wide wiring portion 45a in the second output wiring 45A in the y direction, whichever is closer to the side surface 16 of the substrate, is the distance between the second output conductor 55A. It is smaller than the distance between both ends of the wide wiring portion 45a in the second output wiring 45A in the y direction and the edge closer to the side surface 15 of the substrate.
  • the length of the second output conductor 55A in the x direction is shorter than the length of the wide wiring portion 45a of the second output wiring 45A in the x direction.
  • the second output conductor 55A is arranged closer to the side surface 14 of the substrate than the inclined portion 45c of the second output wiring 45A in the x direction.
  • the length of the top surface 50A of the second output conductor 55A in the x direction is longer than the length of the top surface 50A of the second power supply conductor 54A in the x direction. In other words, the length of the top surface 50A of the second power conductor 54A in the x direction is shorter than the length of the top surface 50A of the second output conductor 55A in the x direction.
  • the length of the top surface 50A of the second power conductor 54A in the x direction is 1 ⁇ 2 or more and 2/3 or less of the length of the top surface 50A of the second output conductor 55A in the x direction.
  • the length of the top surface 50A of the second output conductor 55A in the y direction is equal to the length of the top surface 50A of the second power supply conductor 54A in the y direction. Therefore, the area of the top surface 50A of the second power supply conductor 54A is smaller than the area of the top surface 50A of the second output conductor 55A. Since the area of the top surface 50A of the second power supply conductor 54A is equal to the area of the top surface 50A of the second power supply conductor 54B, the area of the top surface 50A of the second power supply conductor 54B is the area of the second output conductor 55A. It is smaller than the area of the top surface 50A.
  • the area of the top surface 50A of the second output conductor 55A is larger than the area of the top surface 50A of the second power supply conductor 54A and the area of the top surface 50A of the second power supply conductor 54B.
  • the second output conductor 55A is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the second output conductor 55A closer to the substrate 10 than the top surface 50A is the second output conductor. It is equal to the length of the top surface 50A of 55A in the x direction and the length in the y direction.
  • the thickness of the second output conductor 55A is equal to the thickness of the second power supply conductor 54A. Therefore, the volume of the second output conductor 55A is larger than the volume of the second power supply conductor 54A. In other words, the volume of the second power supply conductor 54A is smaller than the volume of the second output conductor 55A.
  • the volume of the second output conductor 55A is It can be said that it is equal to the volume of the second power supply conductor 54A. Since the volume of the second power supply conductor 54A is equal to the volume of the second power supply conductor 54B, it can be said that the volume of the second power supply conductor 54B is smaller than the volume of the second output conductor 55A.
  • the length of the top surface 50A of the second output conductor 55A in the x direction is equal to the length of the top surface 50A of the first output conductor 52A in the x direction, and the top of the second output conductor 55A.
  • the length of the surface 50A in the y direction is equal to the length of the top surface 50A of the first output conductor 52A in the y direction. Therefore, the area of the top surface 50A of the second output conductor 55A is equal to the area of the top surface 50A of the first output conductor 52A.
  • the difference between the area of the top surface 50A of the second output conductor 55A and the area of the top surface 50A of the first output conductor 52A is, for example, within 5% of the area of the top surface 50A of the first output conductor 52A. If so, it can be said that the area of the top surface 50A of the second output conductor 55A is equal to the area of the top surface 50A of the first output conductor 52A. Therefore, the area of the top surface 50A of the second output conductor 55A is larger than the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B. In other words, the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B are smaller than the area of the top surface 50A of the second output conductor 55A, respectively.
  • the thickness of the second output conductor 55A is equal to the thickness of the first output conductor 52A. Therefore, the volume of the second output conductor 55A is equal to the volume of the first output conductor 52A.
  • the volume of the second output conductor 55A is larger than the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B. In other words, the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B are each smaller than the volume of the second output conductor 55A.
  • the second output conductor 55B is arranged in the wide wiring portion 45a of the second output wiring 45B.
  • the second output conductor 55B is arranged at the end of the wide wiring portion 45a of the second output wiring 45B near the side surface 14 of the substrate in the x direction.
  • the edge of the second output conductor 55B in the x direction that is closer to the substrate side surface 14 is the edge of the wide wiring portion 45a of the second output wiring 45B in the x direction. Of these, it is aligned with the edge close to the side surface 14 of the substrate.
  • the length of the top surface 50A of the second output conductor 55B in the y direction is smaller than the width of the wide wiring portion 45a of the second output wiring 45B.
  • the length of the top surface 50A of the second output conductor 55B in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the wide wiring portion 45a of the second output wiring 45B.
  • the width of the wide wiring portion 45a of the second output wiring 45B is the size of the wide wiring portion 45a of the second output wiring 45B in the direction orthogonal to the direction in which the wide wiring portion 45a of the second output wiring 45B extends when viewed in the z direction. Is.
  • the width of the wide wiring portion 45a of the second output wiring 45B is the length of the wide wiring portion 45a of the second output wiring 45B in the y direction.
  • the second output conductor 55B is arranged closer to the edge of the wide wiring portion 45a in the second output wiring 45B in the y direction, whichever is closer to the side surface 15 of the substrate. Therefore, the distance between the second output conductor 55B and the edge of the wide wiring portion 45a in the second output wiring 45B in the y direction, whichever is closer to the side surface 15 of the substrate, is the distance between the second output conductor 55B. It is smaller than the distance between both ends of the wide wiring portion 45a in the second output wiring 45B in the y direction and the end edge closer to the side surface 16 of the substrate.
  • the length of the second output conductor 55B in the x direction is shorter than the length of the wide wiring portion 45a of the second output wiring 45B in the x direction.
  • the second output conductor 55B is arranged closer to the side surface 14 of the substrate than the inclined portion 45c of the second output wiring 45B in the x direction.
  • the length of the top surface 50A of the second output conductor 55B in the x direction is equal to the length of the top surface 50A of the second output conductor 55A in the x direction, and the length of the top surface 50A of the second output conductor 55B in the y direction. Is equal to the length of the top surface 50A of the second output conductor 55A in the y direction. Therefore, the area of the top surface 50A of the second output conductor 55B is equal to the area of the top surface 50A of the second output conductor 55A.
  • the difference between the area of the top surface 50A of the second output conductor 55B and the area of the top surface 50A of the second output conductor 55A is, for example, within 5% of the area of the top surface 50A of the second output conductor 55A. If so, it can be said that the area of the top surface 50A of the second output conductor 55B is equal to the area of the top surface 50A of the second output conductor 55A. Since the area of the top surface 50A of the second output conductor 55B is equal to the area of the top surface 50A of the second output conductor 55A, the area of the top surface 50A of the second output conductor 55B is the top of the second power supply conductor 54A.
  • the second output conductor 55B is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the second output conductor 55B closer to the substrate 10 than the top surface 50A is the second output conductor. It is equal to the length of the top surface 50A of 55B in the x direction and the length in the y direction.
  • the thickness of the second output conductor 55B is equal to the thickness of the second output conductor 55A. Therefore, the volume of the second output conductor 55B is equal to the volume of the second output conductor 55A.
  • the volume of the second output conductor 55B is It can be said that it is equal to the volume of the second output conductor 55A.
  • the volume of the second output conductor 55B is equal to the volume of the second output conductor 55A, the volume of the second output conductor 55B is larger than the volume of the second power supply conductor 54A and the volume of the second power supply conductor 54B. large. In other words, each of the volume of the second power supply conductor 54A and the volume of the second power supply conductor 54B is smaller than the volume of the second output conductor 55B.
  • the length of the top surface 50A of the second output conductor 55B in the x direction is equal to the length of the top surface 50A of the first output conductor 52B in the x direction, and the top of the second output conductor 55B.
  • the length of the surface 50A in the y direction is equal to the length of the top surface 50A of the first output conductor 52B in the y direction. Therefore, the area of the top surface 50A of the second output conductor 55B is equal to the area of the top surface 50A of the first output conductor 52B.
  • the difference between the area of the top surface 50A of the second output conductor 55B and the area of the top surface 50A of the first output conductor 52B is, for example, within 5% of the area of the top surface 50A of the first output conductor 52B. If so, it can be said that the area of the top surface 50A of the second output conductor 55B is equal to the area of the top surface 50A of the first output conductor 52B. Therefore, the area of the top surface 50A of the second output conductor 55B is larger than the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B. In other words, the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B are smaller than the area of the top surface 50A of the second output conductor 55B, respectively.
  • the thickness of the second output conductor 55B is equal to the thickness of the first output conductor 52B. Therefore, the volume of the second output conductor 55B is equal to the volume of the first output conductor 52B.
  • the volume of the second output conductor 55B is larger than the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B. In other words, the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B are smaller than the volume of the second output conductor 55B, respectively.
  • the second ground conductor 56 is arranged at both ends of the second ground wiring 46 in the x direction, whichever is closer to the side surface 14 of the substrate. Specifically, when viewed in the z direction, the edge of the second ground conductor 56 in the x direction that is closer to the side surface 14 of the substrate is the edge of the second ground wiring 46 in the x direction of the substrate. It is aligned with the edge closer to the side surface 14.
  • the length of the top surface 50A of the second ground conductor 56 in the y direction is smaller than the width of the second ground wiring 46.
  • the length of the top surface 50A of the second ground conductor 56 in the y direction is 1 ⁇ 2 or more and 2/3 or less of the width of the second ground wiring 46.
  • the width of the second ground wiring 46 is the size of the second ground wiring 46 in the direction orthogonal to the direction in which the second ground wiring 46 extends when viewed in the z direction. In the present embodiment, the width of the second ground wiring 46 is the length of the second ground wiring 46 in the y direction.
  • the second ground conductor 56 is arranged at the center of the second ground wiring 46 in the y direction.
  • the length of the top surface 50A of the second ground conductor 56 in the x direction is equal to the length of the top surface 50A of the second output conductor 55A in the x direction.
  • the length of the top surface 50A of the second ground conductor 56 in the y direction is equal to the length of the top surface 50A of the second output conductor 55A in the y direction. Therefore, the area of the top surface 50A of the second ground conductor 56 is equal to the area of the top surface 50A of the second output conductor 55A.
  • the difference between the area of the top surface 50A of the second ground conductor 56 and the area of the top surface 50A of the second output conductor 55A is, for example, within 5% of the area of the top surface 50A of the second output conductor 55A.
  • the area of the top surface 50A of the second ground conductor 56 is equal to the area of the top surface 50A of the second output conductor 55A.
  • the area of the top surface 50A of the second ground conductor 56 is the area of the second power supply. It is larger than the area of the top surface 50A of the conductor 54A and the area of the top surface 50A of the second power supply conductor 54B.
  • the area of the top surface 50A of the second power supply conductor 54A and the area of the top surface 50A of the second power supply conductor 54B are smaller than the area of the top surface 50A of the second ground conductor 56, respectively.
  • the second ground conductor 56 is a rectangular parallelepiped, the length in the x direction and the length in the y direction of the portion of the second ground conductor 56 closer to the substrate 10 than the top surface 50A is the second ground conductor. It is equal to the length of the top surface 50A of 56 in the x direction and the length in the y direction.
  • the thickness of the second ground conductor 56 is equal to the thickness of the second output conductor 55A. Therefore, the volume of the second ground conductor 56 is equal to the volume of the second output conductor 55A.
  • the volume of the second ground conductor 56 is the volume of the second power supply conductor 54A and the volume of the second power supply conductor 54B. Is larger than the volume of. In other words, the volume of the second power supply conductor 54A and the volume of the second power supply conductor 54B are each smaller than the volume of the second ground conductor 56.
  • the length of the top surface 50A of the second ground conductor 56 in the x direction is equal to the length of the top surface 50A of the first ground conductor 53 in the x direction, and the top of the second ground conductor 56.
  • the length of the surface 50A in the y direction is equal to the length of the top surface 50A of the first ground conductor 53 in the y direction. Therefore, the area of the top surface 50A of the second ground conductor 56 is equal to the area of the top surface 50A of the first ground conductor 53.
  • the difference between the area of the top surface 50A of the second ground conductor 56 and the area of the top surface 50A of the first ground conductor 53 is, for example, within 5% of the area of the top surface 50A of the first ground conductor 53. If so, it can be said that the area of the top surface 50A of the second ground conductor 56 is equal to the area of the top surface 50A of the first ground conductor 53. Therefore, the area of the top surface 50A of the second ground conductor 56 is larger than the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B. In other words, the area of the top surface 50A of the first power supply conductor 51A and the area of the top surface 50A of the first power supply conductor 51B are smaller than the area of the top surface 50A of the second ground conductor 56, respectively.
  • the thickness of the second ground conductor 56 is equal to the thickness of the first ground conductor 53. Therefore, the volume of the second ground conductor 56 is equal to the volume of the first ground conductor 53.
  • the volume of the second ground conductor 56 is larger than the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B. In other words, the volume of the first power supply conductor 51A and the volume of the first power supply conductor 51B are each smaller than the volume of the second ground conductor 56.
  • the plurality of control conductors 57 are a plurality of control conductors 57A (9 in this embodiment) individually arranged at the wiring end portions 47a of the plurality of control wirings 47A, and a plurality of controls. It has a plurality of control conductors 57B (9 in this embodiment) individually arranged at the wiring end portion 47a of the wiring 47B.
  • the number of control conductors 57A and 57B can be changed arbitrarily. In one example, the number of control conductors 57A and the number of control conductors 57B may be different from each other.
  • the plurality of control conductors 57A have two end control conductors 57C, one central control conductor 57D, and six intermediate control conductors 57E.
  • Each of the end control conductor 57C, the central control conductor 57D, and each intermediate control conductor 57E is formed as a rectangular parallelepiped.
  • the shape of the top surface 50A of the end control conductor 57C viewed in the z direction is a rectangular shape having a side along the x direction and a side along the y direction, and is a square in the present embodiment.
  • the shape of the top surface 50A of the central control conductor 57D viewed in the z direction is a rectangular shape having a side along the x direction and a side along the y direction.
  • the shape of the top surface 50A of the intermediate control conductor 57E viewed in the z direction is a rectangular shape having a side along the x direction and a side along the y direction, and is a square in the present embodiment.
  • the shape of the top surface 50A of the end control conductor 57C, the shape of the top surface 50A of the central control conductor 57D, and the shape of the top surface 50A of the intermediate control conductor 57E when viewed in the z direction can be arbitrarily changed. Is. In one example, the shape of the top surface 50A of the end control conductor 57C, the shape of the top surface 50A of the central control conductor 57D, and the shape of the top surface 50A of the intermediate control conductor 57E when viewed in the z direction are circular or elliptical, respectively. It is a shape.
  • the two end control conductors 57C are located at both ends of the plurality of control conductors 57A in the x direction.
  • the end control conductor 57C close to the substrate side surface 13 in the x direction is arranged so as to be aligned with the first power supply conductor 51A in the x direction and separated from the first power supply conductor 51A in the y direction.
  • the length of the top surface 50A of the end control conductor 57C in the x direction is equal to the length of the top surface 50A of the first power supply conductor 51A in the x direction, and the length of the top surface 50A of the end control conductor 57C in the y direction.
  • the length of the top surface 50A of the first power supply conductor 51A is longer than the length in the y direction. Therefore, the area of the top surface 50A of the end control conductor 57C is larger than the area of the top surface 50A of the first power supply conductor 51A. In other words, the area of the top surface 50A of the first power supply conductor 51A is smaller than the area of the top surface 50A of the end control conductor 57C.
  • the area of the top surface 50A of the end control conductor 57C is the area of the top surface 50A of the first output conductor 52A, the area of the top surface 50A of the first output conductor 52B, and the top of the first ground conductor 53. It is smaller than the area of surface 50A.
  • each end control conductor 57C is a rectangular parallelepiped
  • the length in the x direction and the length in the y direction of the portion of the end control conductor 57C closer to the substrate 10 than the top surface 50A is the end control conductor. It is equal to the length of the top surface 50A of the body 57C in the x direction and the length in the y direction.
  • the thickness of the end control conductor 57C is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of the end control conductor 57C is larger than the volume of the first power supply conductor 51A. In other words, the volume of the first power supply conductor 51A is smaller than the volume of the end control conductor 57C. Further, the volume of the end control conductor 57C near the side surface 13 of the substrate in the y direction is smaller than the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the volume of the first ground conductor 53.
  • the end control conductor 57C close to the substrate side surface 14 in the x direction is arranged so as to be aligned with the second power supply conductor 54A in the x direction and separated from the second power supply conductor 54A in the y direction.
  • the length of the top surface 50A of the end control conductor 57C in the x direction is equal to the length of the top surface 50A of the second power supply conductor 54A in the x direction, and the length of the top surface 50A of the end control conductor 57C in the y direction.
  • the length of the top surface 50A of the second power supply conductor 54A is longer than the length in the y direction.
  • the area of the top surface 50A of the end control conductor 57C is larger than the area of the top surface 50A of the second power supply conductor 54A.
  • the area of the top surface 50A of the end control conductor 57C is the area of the top surface 50A of the second output conductor 55A, the area of the top surface 50A of the second output conductor 55B, and the top of the second ground conductor 56. It is smaller than the area of surface 50A.
  • the thickness of the end control conductor 57C is equal to the thickness of the first power supply conductor 51B. Therefore, the volume of the end control conductor 57C is larger than the volume of the first power supply conductor 51B. In other words, the volume of the first power supply conductor 51B is smaller than the volume of the end control conductor 57C. Further, the volume of the end control conductor 57C near the substrate side surface 14 in the y direction is smaller than the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the volume of the first ground conductor 53.
  • the central control conductor 57D includes the power supply conductors 51A, 51B, the output conductors 52A, 52B, the first ground conductor 53, the power supply conductors 54A, 54B, the output conductors 55A, 55B, and the first in the x direction. 2 It is arranged between the ground conductor 56 and the ground conductor 56.
  • the central control conductor 57D has a notch 57x for indicating the orientation of the semiconductor device 1B.
  • the length of the top surface 50A of the central control conductor 57D in the x direction is longer than the length of the top surface 50A of the first power supply conductor 51A in the x direction, and the length of the top surface 50A of the central control conductor 57D in the y direction.
  • the area of the top surface 50A of the central control conductor 57D is larger than the area of the top surface 50A of the first power supply conductor 51A. In other words, the area of the top surface 50A of the first power supply conductor 51A is smaller than the area of the top surface 50A of the central control conductor 57D.
  • the area of the top surface 50A of the central control conductor 57D is the area of the top surface 50A of the first output conductor 52A, the area of the top surface 50A of the first output conductor 52B, and the top surface of the first ground conductor 53. It is smaller than the area of 50A.
  • the central control conductor 57D is a rectangular parallelepiped
  • the length in the x direction and the length in the y direction of the portion of the central control conductor 57D closer to the substrate 10 than the top surface 50A is the top of the central control conductor 57D. It is equal to the length of the surface 50A in the x direction and the length in the y direction.
  • the thickness of the central control conductor 57D is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of the central control conductor 57D is larger than the volume of the first power supply conductor 51A. In other words, the volume of the first power supply conductor 51A is smaller than the volume of the central control conductor 57D. The volume of the central control conductor 57D is smaller than the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the volume of the first ground conductor 53.
  • intermediate control conductors 57E Of the six intermediate control conductors 57E, three intermediate control conductors 57E are aligned with each other in the y direction between the end control conductor 57C near the substrate side surface 13 and the central control conductor 57D in the x direction. In the state, they are arranged apart from each other in the x direction.
  • the remaining three intermediate control conductors 57E are separated from each other in the x direction while being aligned with each other in the y direction between the end control conductor 57C near the substrate side surface 14 and the central control conductor 57D in the x direction. Are arranged.
  • the length of the top surface 50A of each intermediate control conductor 57E in the x direction is shorter than the length of the top surface 50A of the first power supply conductor 51A in the x direction, and the length of the top surface 50A of each intermediate control conductor 57E in the y direction.
  • the length is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction. Therefore, the area of the top surface 50A of each intermediate control conductor 57E is smaller than the area of the top surface 50A of the first power supply conductor 51A. In other words, the area of the top surface 50A of the first power supply conductor 51A is larger than the area of the top surface 50A of each intermediate control conductor 57E.
  • each intermediate control conductor 57E is a rectangular parallelepiped
  • the length in the x direction and the length in the y direction of the portion closer to the substrate 10 than the top surface 50A of the intermediate control conductor 57E is the length of the intermediate control conductor 57E. It is equal to the length of the top surface 50A in the x direction and the length in the y direction.
  • each intermediate control conductor 57E is equal to the thickness of the first power supply conductor 51A. Therefore, the volume of each intermediate control conductor 57E is smaller than the volume of the first power supply conductor 51A. In other words, the volume of the first power supply conductor 51A is smaller than the volume of each intermediate control conductor 57E.
  • the plurality of control conductors 57B have two end control conductors 57C and seven intermediate control conductors 57E. Each end control conductor 57C and each intermediate control conductor 57E are formed as rectangular parallelepipeds. The two end control conductors 57C are located at both ends of the plurality of control conductors 57A in the x direction. The seven intermediate control conductors 57E are arranged between the two end control conductors 57C in the x direction. The seven intermediate control conductors 57E are arranged so as to be aligned with each other in the y direction and separated from each other in the x direction.
  • the area of the top surface 50A of the end control conductor 57C of the control conductor 57B is equal to the area of the top surface 50A of the end control conductor 57C of the control conductor 57A. Therefore, the area of the top surface 50A of the end control conductor 57C of the control conductor 57B arranged near the side surface 13 of the substrate is larger than the area of the top surface 50A of the first power supply conductor 51B. Further, the area of the top surface 50A of the end control conductor 57C of the control conductor 57B arranged near the side surface 14 of the substrate is larger than the area of the top surface 50A of the second power supply conductor 54B.
  • the area of the top surface 50A of the end control conductor 57C near the substrate side surface 13 is the area of the top surface 50A of the first output conductor 52A, the area of the top surface 50A of the first output conductor 52B, and the first. It is smaller than the area of the top surface 50A of the ground conductor 53. Further, the area of the top surface 50A of the end control conductor 57C near the substrate side surface 14 is the area of the top surface 50A of the second output conductor 55A, the area of the top surface 50A of the second output conductor 55B, and the second. It is smaller than the area of the top surface 50A of the ground conductor 56.
  • each end control conductor 57C is equal to the thickness of the first power supply conductor 51B and the thickness of the second power supply conductor 54B. Therefore, the volume of each end control conductor 57C is larger than the volume of the first power supply conductor 51B and the volume of the second power supply conductor 54B. In other words, the volume of the first power supply conductor 51B and the volume of the second power supply conductor 54B are smaller than the volume of each end control conductor 57C, respectively. Further, the volume of the end control conductor 57C near the side surface 13 of the substrate is smaller than the volume of the first output conductor 52A, the volume of the first output conductor 52B, and the volume of the first ground conductor 53. Further, the volume of the end control conductor 57C near the side surface 14 of the substrate is smaller than the volume of the second output conductor 55A, the volume of the second output conductor 55B, and the volume of the second ground conductor 56.
  • the area of the top surface 50A of each intermediate control conductor 57E of the control conductor 57B is equal to the area of the top surface 50A of each intermediate control conductor 57E of the control conductor 57A. Therefore, the area of the top surface 50A of each intermediate control conductor 57E of the control conductor 57B is smaller than the area of the top surface 50A of the first power supply conductor 51A.
  • each intermediate control conductor 57E of the control conductor 57B is equal to the thickness of each intermediate control conductor 57E of the control conductor 57A. Therefore, the volume of each intermediate control conductor 57E of the control conductor 57B is equal to the volume of each intermediate control conductor 57E of the control conductor 57A. Therefore, the volume of each intermediate control conductor 57E of the control conductor 57B is smaller than the volume of the first power supply conductor 51A.
  • the plurality of terminals 20 include the first power supply terminals 21A and 21B, the first output terminals 22A and 22B, the first ground terminal 23, the second power supply terminals 24A and 24B, and the second output terminals 25A and 25B.
  • the first power supply terminals 21A and 21B and the second power supply terminals 24A and 24B correspond to the first drive terminals
  • 25B and the second ground terminal 26 correspond to the second drive terminal.
  • the first power supply terminal 21A covers the top surface 50A of the first power supply conductor 51A of the plurality of conductors 50.
  • the first power supply terminal 21B covers the top surface 50A of the first power supply conductor 51B.
  • the first output terminal 22A covers the top surface 50A of the first output conductors 52A of the plurality of conductors 50.
  • the first output terminal 22B covers the top surface 50A of the first output conductors 52B of the plurality of conductors 50.
  • the first ground terminal 23 covers the top surface 50A of the first ground conductors 53 of the plurality of conductors 50.
  • the second ground terminal 26 covers the top surface 50A of the second ground conductor 56 of the plurality of conductors 50.
  • the plurality of control terminals 27 individually cover the top surfaces 50A of the plurality of control conductors 57.
  • first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, and the second power supply conductor 54A as viewed in the z direction.
  • the relationship is the same as the relationship between the areas of the top surfaces 50A of the 54B, the second output conductors 55A and 55B, the second ground conductor 56 and the plurality of control conductors 57.
  • the method for manufacturing the semiconductor device 1A includes a step of forming an insulating film 817 on the base material 810. More specifically, first, a flat base material 810 is prepared. In this embodiment, a silicon wafer is used as the base material 810. Next, an insulating film 817 is formed on the surface of one side of the base material 810 in the thickness direction of the base material 810.
  • the insulating film 817 is formed by forming an oxide film on one surface of the base material 810 in the thickness direction of the base material 810 by a thermal oxidation method, and then plasma CVD (Chemical Vapor Deposition) a nitride film on the oxide film. ) Is formed by forming a film.
  • the surface of the insulating film 817 formed in this step facing the thickness direction is referred to as a base material main surface 811.
  • the surface facing the main surface 811 of the base material is referred to as the back surface of the base material 812.
  • the method for manufacturing the semiconductor device 1A includes a step of forming a plurality of wirings 840. More specifically, first, as shown in FIG. 14, a base layer 840A covering the main surface 811 of the base material is formed.
  • the base layer 840A is formed by forming a barrier layer on the entire main surface 811 of the base material by a sputtering method and then forming a seed layer on the barrier layer by a sputtering method.
  • the barrier layer is made of Ti having a thickness of 100 nm or more and 300 nm or less.
  • the seed layer is made of Cu having a thickness of 200 nm or more and 600 nm or less.
  • a plurality of plating layers 840B are formed on the base layer 840A.
  • the plurality of plating layers 840B are formed by electrolytic plating using the base layer 840A as a conductive path after performing lithography patterning on the base layer 840A.
  • the plurality of plating layers 840B are made of Cu having a thickness of 5 ⁇ m or more and 25 ⁇ m or less.
  • the method for manufacturing the semiconductor device 1A includes a step of forming a plurality of conductors 850. More specifically, a plurality of conductors 850 are formed on the plurality of plating layers 840B.
  • the conductor 850 is made of, for example, Cu.
  • the plurality of conductors 850 are formed by electrolytic plating using the base layer 840A and the plating layer 840B as a conductive path after performing lithography patterning on the plurality of plating layers 840B.
  • the plurality of conductors 850 have the same dimensions in the thickness direction. Further, as shown in FIG. 17, the shape of the plurality of conductors 850 viewed in the thickness direction is a rectangular shape having a long side and a short side. The length of the long side of a part of the plurality of conductors 850 is shorter than the length of the long side of the remaining conductors 850. In this way, the plurality of conductors 850 are formed as rectangular parallelepipeds.
  • the plurality of conductors 850 include the first power supply conductors 851A and 851B, the first output conductors 852A and 852B, the first ground conductor 853, and the second power supply conductor 854A. , 854B, second output conductors 855A, 855B, second ground conductor 856 and a plurality of control conductors 857.
  • the plurality of wirings 840 are the first power supply wiring 841A, 841B, the first output wiring 842A, 842B, the first ground wiring 843, the second power supply wiring 844A, 844B, the second output wiring 845A, 845B, the second ground wiring 846. And has a plurality of control wirings 847.
  • the first power supply conductor 851A is connected to the first power supply wiring 841A, and the first power supply conductor 851B is connected to the first power supply wiring 841B.
  • the first output conductor 852A is connected to the first output wiring 842A, and the first output conductor 852B is connected to the first output wiring 842B.
  • the first ground conductor 853 is connected to the first ground wiring 843.
  • the second power supply conductor 854A is connected to the second power supply wiring 844A, and the second power supply conductor 854B is connected to the second power supply wiring 844B.
  • the second output conductor 855A is connected to the second output wiring 845A, and the second output conductor 855B is connected to the second output wiring 845B.
  • the second ground conductor 856 is connected to the second ground wiring 846.
  • the plurality of control conductors 857 are individually connected to the plurality of control wirings 847. Therefore, the arrangement mode of the first power supply conductors 851A, 851B, the first output conductors 852A, 852B and the first ground conductor 853 is the first power supply conductors 51A, 51B, the first output conductor shown in FIG. It is the same as the arrangement mode of 52A, 52B and the first ground conductor 53.
  • the arrangement modes of the second power supply conductors 854A and 854B, the second output conductors 855A and 855B and the second ground conductor 856 are the second power supply conductors 54A and 54B and the second output conductors 55A and 55B shown in FIG. And the arrangement mode of the second ground conductor 56 is the same.
  • the shapes of the 855A, 855B, and the second ground conductor 856 are rectangular in which the x direction is the long side direction and the y direction is the short side direction.
  • the lengths of the top surfaces 850A of the first power conductors 851A and 851B in the x direction are the lengths of the top surfaces 850A of the first output conductors 852A and 852B in the x direction and the top surfaces 850A of the first ground conductor 853, respectively. Is shorter than the length in the x direction of.
  • the lengths of the top surfaces 850A of the first power conductors 851A and 851B in the y direction are the lengths of the top surfaces 850A of the first output conductors 852A and 852B in the y direction and the top surfaces 850A of the first ground conductor 853, respectively. Is equal to the length in the y direction of.
  • the thicknesses of the plurality of conductors 850 are equal to each other. Therefore, the volumes of the first power supply conductors 851A and 851B are smaller than the volumes of the first output conductors 852A and 852B and the volume of the first ground conductor 853, respectively.
  • the lengths of the top surfaces 850A of the second power conductors 854A and 854B in the x direction are the lengths of the top surfaces 850A of the second output conductors 855A and 855B in the x direction and the top surfaces 850A of the second ground conductor 856, respectively. Is shorter than the length in the x direction of.
  • the lengths of the top surfaces 850A of the second power conductors 854A and 854B in the y direction are the lengths of the top surfaces 850A of the second output conductors 855A and 855B in the y direction and the top surfaces 850A of the second ground conductor 856, respectively. Is equal to the length in the y direction of.
  • the volumes of the second power supply conductors 854A and 854B are the volumes of the second output conductors 855A and 855B and the volume of the second ground conductor 856, respectively. Smaller than
  • the manufacturing method of the semiconductor device 1A includes a step of removing a part of the base layer 840A. More specifically, the portion of the base layer 840A that is not covered by the plating layer 840B is removed. Underlayer 840A which is not covered with the plating layer 840B is removed by wet etching using a mixed solution of H 2 SO 4 (sulfuric acid) and H 2 0 2 (hydrogen peroxide). As a result, the remaining base layer 840A and the plurality of plating layers 840B laminated on the base layer 840A form a plurality of wirings 40 of the semiconductor device 1A.
  • H 2 SO 4 sulfuric acid
  • H 2 0 2 hydrogen peroxide
  • the manufacturing method of the semiconductor device 1A includes a step of mounting the semiconductor element 60. More specifically, the semiconductor element 60 is bonded onto the plurality of wirings 40 via the solder layer 48. In this embodiment, the semiconductor element 60 is bonded to a plurality of wirings 40 by flip chip bonding. Specifically, first, the solder layer 48 (see FIG. 12) is applied to each element electrode 60a of the semiconductor element 60. Next, using a collet (not shown), the plurality of element electrodes 60a of the semiconductor element 60 are individually temporarily attached to the plurality of wirings 40 via the solder layer 48. Next, the plurality of solder layers 48 are melted by the reflow treatment. Finally, the semiconductor element 60 is joined to the plurality of wirings 40 by cooling and solidifying the plurality of solder layers 48.
  • the method for manufacturing the semiconductor device 1A includes a step of forming the resin layer 830. More specifically, the resin layer 830 is formed so as to be in contact with the main surface 811 of the base material and cover the plurality of wirings 40, the semiconductor element 60, and the plurality of conductors 850.
  • the resin layer 830 for example, a thermosetting resin is used, and in this embodiment, a black epoxy resin is used.
  • the resin layer 830 is formed by compression molding.
  • the manufacturing method of the semiconductor device 1A includes a step of removing the resin layer 830 in the thickness direction. More specifically, the portion of the resin layer 830 opposite to the substrate main surface 11 in the thickness direction is removed by mechanical grinding. At this time, the portion of the plurality of conductors 850 that is opposite to the main surface of the base material 811 in the thickness direction is also removed by mechanical grinding. As a result, the thickness of the resin layer 830 is reduced, and a plurality of conductors 50 are formed.
  • the plurality of conductors 50 are exposed from the mounting surface 831 of the resin layer 830. That is, a plurality of first power supply conductors 51A and 51B, a plurality of first output conductors 52A and 52B, a plurality of first ground conductors 53, a plurality of second power supply conductors 54A and 54B, and a plurality of second output conductors.
  • the bodies 55A and 55B, the plurality of second ground conductors 56, and the top surfaces 50A of the plurality of control conductors 57 are exposed from the mounting surface 831, respectively.
  • the mounting surface 831 is a surface formed when the resin layer 830 is removed by mechanical grinding, and is a surface facing the same side as the base material main surface 811 (see FIG. 21).
  • the manufacturing method of the semiconductor device 1A includes a step of removing the base material 810 in the thickness direction. More specifically, the portion of the base material 810 including the back surface 812 of the base material is removed by mechanical grinding. As a result, the thickness of the base material 810 is reduced.
  • the manufacturing method of the semiconductor device 1A includes a step of forming a plurality of terminals 20. More specifically, the plurality of conductors 50 form a plurality of terminals 20 that are individually in contact with the top surface 50A exposed from the mounting surface 831 of the resin layer 830. Each of the plurality of terminals 20 is formed by electroless plating.
  • the manufacturing method of the semiconductor device 1A includes a step of individualizing the semiconductor device 1A. More specifically, the base material 810 and the resin layer 830 are divided into a plurality of pieces by cutting along the cutting line CL using a dicing blade. These individual pieces include one semiconductor element 60, which constitutes the semiconductor device 1A. By going through the above steps, the semiconductor device 1A is manufactured.
  • Each of the plurality of conductors 850 in the manufacturing method of the semiconductor device 1A is made of Cu.
  • a plurality of conductors 850 are individually formed on the plurality of wirings 840, and then the resin layer 830 is molded.
  • the resin layer 830 is formed by compression molding using a black epoxy resin.
  • warpage may occur in the assembly in which the base material 810 and the resin layer 830 are laminated in the z direction.
  • the warp of the assembly means a deformation in which the outer peripheral portion of the assembly rises in the z direction with respect to the central portion of the assembly.
  • the assembly is sucked and transported by the suction device, but it may not be sucked well due to the warp of the assembly.
  • the assembly is individually separated by using the dicing blade due to the warp of the assembly, it may not be possible to accurately separate the assembly. As described above, there is a possibility that the semiconductor device 1A cannot be stably manufactured.
  • the warp of the assembly in the x direction which is the direction in which the second group consisting of 54A, 54B, the second output conductors 55A, 55B, and the second ground conductor 56 is arranged, is the direction in which the control conductors 57A, 57B are arranged. It is larger than the warp of the assembly in the y direction, which is the direction.
  • the inventor of the present application has described the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, and the second output conductor. It was found that the warpage of the assembly increases as the total volume of the 55A, 55B and the second ground conductor 56 increases. The reason can be considered as follows.
  • the temperature inside the mold cavity rises when the epoxy resin constituting the resin layer 830 is filled or when the epoxy resin is cured.
  • Cu which is a plurality of conductors 850, is recrystallized. Since Cu condenses during the recrystallization of Cu, the assembly warps due to the stress applied to the base material 810 and the resin layer 830 when the plurality of conductors 50 condense.
  • the plurality of wirings 40 are also made of Cu, since the volume is smaller than that of the plurality of conductors 50, it is considered that the influence on the warp of the assembly is smaller than that of the plurality of conductors 50.
  • the first power supply conductors 851A, 851B, the first output conductors 852A, 852B, the first ground conductor 853, the second power supply conductors 854A, 854B, the second The total volume of the output conductors 855A and 855B and the second ground conductor 856 is reduced.
  • the volumes of the first power supply conductors 851A and 851B and the second power supply conductors 854A and 854B are the volumes of the first output conductors 852A and 852B, the volume of the first ground conductor 853, and the second output, respectively.
  • the volume is smaller than the volumes of the conductors 855A and 855B and the volume of the second ground conductor 856.
  • the following effects can be obtained.
  • (1-1) The current flowing through the first circuit 61 of the semiconductor element 60 is larger than the current flowing through the second circuit 62. Therefore, in order to reduce the electrical resistance in the conductive path between the first circuit 61 and the terminal 20 connected to the first circuit 61, the conductor is electrically connected to the first circuit 61 among the plurality of conductors 50.
  • the first power conductors 51A, 51A, the first output conductors 52A, 52B, the first ground conductor 53, the second power conductors 54A, 54B, the second output conductors 55A, 55B, and the second ground conductor 56 The volume is made larger than the volume of the control conductor 57.
  • the warp of the assembly of the base material 810 and the resin layer 830 increases when the resin layer 830 is formed in the manufacturing process of the semiconductor device 1A.
  • the volumes of the first power supply conductors 51A and 51B are made smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively.
  • the volumes of the second power supply conductors 54A and 54B are made smaller than the volumes of the second output conductors 55A and 55B and the volume of the second ground conductor 56, respectively.
  • the volume of the first power supply conductors 851A and 851B is the volume of the first output conductors 852A and 852B and the volume of the first ground conductor.
  • the resin layer 830 is formed because it is smaller than the volume of the body 853 and the volumes of the second power supply conductors 854A and 854B are smaller than the volumes of the second output conductors 855A and 855B and the volume of the second ground conductor 856.
  • the warp of the assembly between the base material 810 and the resin layer 830 can be reduced. Therefore, the assembly can be easily transported in the post-process, and dicing can be easily performed when the assembly is individualized. Therefore, the electrical resistance in the conductive path between the first circuit 61 and the terminal 20 connected to the first circuit 61 can be reduced, and the semiconductor device 1A can be stably manufactured.
  • the areas of the top surfaces 50A of the first power supply conductors 51A and 51B exposed in the z direction with respect to the sealing resin 30 are the first output conductors exposed in the z direction with respect to the sealing resin 30, respectively. It is smaller than the area of the top surface 50A of the bodies 52A and 52B and the area of the top surface 50A of the first ground conductor 53.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B exposed in the z direction with respect to the sealing resin 30 is the apex of the second output conductors 55A and 55B exposed in the z direction with respect to the sealing resin 30. It is smaller than the area of the surface 50A and the area of the top surface 50A of the second ground conductor 56.
  • the volume of the first power supply conductors 851A and 851B is the volume of the first output conductors 852A and 852B and the volume of the first ground conductor.
  • the volume is made smaller than the volume of the body 853, and the volumes of the second power supply conductors 854A and 854B are made smaller than the volumes of the second output conductors 855A and 855B and the volume of the second ground conductor 856.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B exposed in the z direction with respect to the sealing resin 30 by reducing the thickness of the resin layer 830 is sealed. It is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53 exposed with respect to the stop resin 30 in the z direction, with respect to the sealing resin 30.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B exposed in the z direction is the area of the top surface 50A of the second output conductors 55A and 55B exposed in the z direction with respect to the sealing resin 30 and the second.
  • each conductor 850 is changed. It can be simplified and each conductor 850 can be easily formed.
  • the volumes of the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B, and the second ground conductor 56 are larger than the volume of the control conductor 57, respectively. .. According to this configuration, the electrical resistance in the conductive path between the first circuit 61 through which a relatively large current flows and the terminal 20 electrically connected to the first circuit 61 can be reduced, and the heat dissipation of the semiconductor device 1A can be reduced. Can be improved.
  • the area of the surface 50A is larger than the area of the top surface 50A of the control conductor 57.
  • the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B, and the second ground conductor 56 each carry a larger current than the control conductor 57.
  • the configuration is particularly suitable.
  • the areas of the first output terminals 22A and 22B, the first ground terminal 23, the second output terminals 25A and 25B and the second ground terminal 26 viewed in the z direction are larger than the area of the control terminal 27 viewed in the z direction. growing.
  • the semiconductor device 1A is mounted on a wiring board (not shown)
  • the joint area with 26 is larger than the joint area between the wiring pattern of the wiring board and the control terminal 27.
  • the electrical resistance between the wiring board and the first output terminals 22A and 22B, the first ground terminal 23, the second output terminals 25A and 25B, and the second ground terminal 26 is between the wiring board and the control terminal 27. It is smaller than the electrical resistance of. Therefore, the first output terminals 22A and 22B, the first ground terminal 23, the second output terminals 25A and 25B, and the second ground terminal 26 each have a configuration suitable for passing a larger current than the control terminal 27.
  • the plurality of control conductors 57 include the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, and the second output.
  • the conductors 55A and 55B and the second ground conductor 56 are arranged outward in the y direction.
  • the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B, and the second ground conductor 56 are increased. Therefore, while suppressing the increase in size of the semiconductor device 1A in the y direction, the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B, and the second ground conductor 56 The volume can be increased.
  • a plurality of control conductors 57 can be arranged at positions overlapping the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 when viewed in the y direction, and the second power supply can be arranged. Since a plurality of control conductors 57 can be arranged at positions overlapping the conductors 54A and 54B, the second output conductors 55A and 55B and the second ground conductor 56, a space for arranging the plurality of control conductors 57 in the x direction is secured. it can.
  • the control conductor 57 is an intermediate control provided between the four end control conductors 57C provided at the four corners of the substrate 10 and the two end control conductors 57C separated in the x direction. It has a conductor 57E and. The area of the top surface 50A of the end control conductor 57C is larger than the area of the top surface 50A of the intermediate control conductor 57E. According to this configuration, by increasing the area of the end control conductor 57C, the control conductors 57 at the four corners of the substrate 10 are joined to the wiring board in a state where the semiconductor device 1A is mounted on the wiring board by solder or the like. The power increases.
  • the lengths of the top surfaces 50A of the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B and the second ground conductor 56 in the x direction are controlled conductive. It is longer than the length of the top surface 50A of the body 57 in the x direction.
  • the top surfaces 50A of the first output conductors 52A and 52B and the first ground conductor 53 are the first power conductors 51A and 51B, the first output conductors 52A and 52B and the first ground conductor 53, respectively.
  • the length in the x direction orthogonal to the y direction, which is the arrangement direction, is lengthened.
  • the top surfaces 50A of the second output conductors 55A and 55B and the second ground conductor 56 are arranged in the arrangement directions of the first power supply conductors 51A and 51B, the first output conductors 52A and 52B and the first ground conductor 53, respectively.
  • the length in the x direction orthogonal to a certain y direction is lengthened. According to this configuration, the first output conductors 52A and 52B, the first ground conductor 53, the second output conductors 55A and 55B and the second ground are suppressed while suppressing the increase in size of the semiconductor device 1A in the y direction.
  • the electrical resistance of the conductor 56 can be reduced.
  • the first output conductors 52A and 52B and the first ground conductor 53 facing the first circuit 61 in the x direction in the x direction can be brought closer to the first circuit 61.
  • the conductive path between the first output terminals 22A and 22B and the first ground terminal 23 and the first circuit 61 is shortened, so that the first output terminals 22A and 22B and the first ground terminal 23 and the first circuit 61 are shortened.
  • the electrical resistance between and is reduced.
  • the second output conductors 55A and 55B and the second ground conductor 56 facing the first circuit 61 in the x direction in the x direction can be brought closer to the first circuit 61.
  • the conductive path between the second output terminals 25A and 25B and the second ground terminal 26 and the first circuit 61 is shortened, so that the second output terminals 25A and 25B and the second ground terminal 26 and the first circuit 61 are shortened.
  • the electrical resistance between and is reduced.
  • the width of the 2 ground wiring 46 is larger than the width of the connection wiring portion 47b of the control wiring 47. According to this configuration, the electric resistance of the wiring 40 connected to the first circuit 61 through which a current larger than that of the second circuit 62 flows can be reduced.
  • the width of the wiring 40 connected to the conductor 50 having a large volume is the conductor 50 having a small volume. It is larger than the width of the connected wiring 40.
  • the widths of the first output wirings 42A and 42B and the widths of the first ground wiring 43 are larger than the widths of the first power supply wirings 41A and 41B, respectively.
  • the width of the second output wirings 45A and 45B and the width of the second ground wiring 46 are larger than the widths of the second power supply wirings 44A and 44B, respectively.
  • Each of the plurality of control conductors 57 is located outside the semiconductor element 60 in the y direction. According to this configuration, it is possible to secure the arrangement space of the plurality of control conductors 57 in the x direction. Therefore, it is possible to secure a space between the control conductors 57 adjacent to each other in the x direction, and to suppress the occurrence of a short circuit between the control conductors 57 when the semiconductor device 1A is mounted on the wiring board.
  • the first output wirings 42A and 42B each have an inclined portion 42c
  • the second output wirings 45A and 45B each have an inclined portion 45c. According to this configuration, it is possible to reduce the decrease in the area of the end portion of the wide wiring portions 42a of the first output wirings 42A and 42B near the narrow wiring portion 42b in the x direction, and the second output wiring 45A, in the x direction. It is possible to reduce the decrease in the area of the end portion of the wide wiring portion 45a of the 45B near the narrow wiring portion 45b. Therefore, the electrical resistance of the first output wirings 42A and 42B and the second output wirings 45A and 45B can be reduced.
  • the narrow wiring portions 41b of the first power supply wirings 41A and 41B are arranged closer to the central portion of the substrate 10 in the y direction than the wide wiring portions 41a, and the widths of the second power supply wirings 44A and 44B.
  • the narrow wiring portion 44b is arranged closer to the central portion of the substrate 10 in the y direction than the wide wiring portion 44a. According to this configuration, the width of the wide wiring portion 42a of the first output wirings 42A and 42B can be increased, and the width of the wide wiring portion 45a of the second output wirings 45A and 45B can be increased. Therefore, the electric resistance of the first output wirings 42A and 42B and the electric resistance of the second output wirings 45A and 45B can be reduced.
  • the semiconductor element 60 is bonded to a plurality of wirings 40 by flip-chip bonding. According to this configuration, the thickness of the sealing resin 30 can be reduced as compared with a configuration in which the element main surface 60s of the semiconductor element 60 and the plurality of wirings 40 are connected by, for example, wires. Therefore, the height of the semiconductor device 1A can be reduced.
  • the first ground wiring 43 has a slit 43a.
  • the element electrodes 60a of the semiconductor element 60 are joined to both sides of the first ground wiring 43 with the slit 43a interposed therebetween.
  • the element electrode 60a of the first switching portion 61A of the semiconductor element 60 is joined to the portion of the first ground wiring 43 closer to the substrate side surface 15 than the slit 43a, and the second switching portion 61B
  • the element electrode 60a of the above is joined to a portion of the first ground wiring 43 that is closer to the side surface 16 of the substrate than the slit 43a.
  • the second ground wiring 46 has a slit 46a.
  • the element electrodes 60a of the semiconductor element 60 are joined to both sides of the second ground wiring 46 with the slit 46a interposed therebetween.
  • the element electrode 60a of the third switching portion 61C of the semiconductor element 60 is joined to the portion of the second ground wiring 46 closer to the substrate side surface 15 than the slit 46a, and the fourth switching portion 61D
  • the element electrode 60a of the above is joined to a portion of the second ground wiring 46 closer to the side surface 16 of the substrate than the slit 46a.
  • the plurality of conductors 50 are located inward of the peripheral edge of the sealing resin 30 when viewed in the z direction.
  • the dicing blade does not cut the plurality of conductors 50, so that the plurality of conductors 50 are defective. It can be suppressed from occurring.
  • a semiconductor device 1B based on the second embodiment of the first aspect will be described with reference to FIGS. 26 to 28.
  • the semiconductor device 1B of the present embodiment is different from the semiconductor device 1A of the first embodiment in the configurations of a plurality of terminals, a plurality of wirings, a plurality of conductors, and a semiconductor element.
  • components common to the semiconductor device 1A of the first embodiment are designated by the same reference numerals, and the description thereof may be omitted.
  • the semiconductor device 1B includes a plurality of wirings 40X, a plurality of conductors 50X, and a semiconductor element 60X.
  • the semiconductor element 60X has a first circuit 61 and a second circuit 62.
  • the first circuit 61 has a smaller number of switching units than the first circuit 61 (see FIG. 4) of the first embodiment.
  • the first circuit 61 has a first switching unit 61A and a second switching unit 61B. In other words, the first circuit 61 of the present embodiment does not have the third switching unit 61C and the fourth switching unit 61D.
  • the configuration of the switching units 61A and 61B is the same as the configuration of the switching units 61A and 61B of the first embodiment.
  • the second circuit 62 has a control circuit that controls the switching units 61A and 61B.
  • the circuit area RD on which the second circuit 62 is formed has the same size and shape as the circuit area RD of the first embodiment. That is, the circuit region RD of the present embodiment has two recesses RD1 and RD2 and regions R1 to R4.
  • the circuit area RSA which is the circuit area in which the first switching unit 61A of the present embodiment is formed, is larger than the circuit area RSA of the first embodiment.
  • the area of the circuit area RSA of the present embodiment is about twice the area of the circuit area RSA of the first embodiment.
  • the shape of the circuit region RSA of the present embodiment as viewed in the z direction is a rectangular shape in which the y direction is the long side direction and the x direction is the short side direction.
  • the circuit area RSB which is the circuit area in which the second switching unit 61B of the present embodiment is formed, is larger than the circuit area RSB of the first embodiment.
  • the area of the circuit area RSB of the present embodiment is about twice the area of the circuit area RSB of the first embodiment.
  • the shape of the circuit region RSB of the present embodiment as viewed in the z direction is a rectangular shape in which the y direction is the long side direction and the x direction is the short side direction.
  • the size of the circuit area RSA is equal to the size of the circuit area RSA.
  • the circuit area RSA is arranged in the recess RD1 of the circuit area RD, and the circuit area RSB is arranged in the recess RD2 of the circuit area RD.
  • the circuit area RSA is arranged so as to be aligned with the circuit area RSB in the y direction and separated from each other in the x direction.
  • the plurality of wirings 40X have a first power supply wiring 41, a first output wiring 42, a first ground wiring 43, a second power supply wiring 44, a second output wiring 45, and a second ground wiring 46. That is, the plurality of wirings 40X of the present embodiment have one number of the first power supply wiring, the first output wiring, the second power supply wiring, and the second output wiring as compared with the plurality of wirings 40 of the first embodiment. The difference is that it became. Further, the plurality of wirings 40X have a plurality of control wirings 47. The number of the plurality of control wirings 47 is equal to the number of the plurality of control wirings 47 of the plurality of wirings 40 of the first embodiment. In the present embodiment, the first power supply wiring 41 and the second power supply wiring 44 correspond to the first drive wiring, and the first output wiring 42, the first ground wiring 43, the second output wiring 45, and the second ground wiring 46 Corresponds to the second drive wiring.
  • the first power supply wiring 41, the first output wiring 42, and the first ground wiring 43 are electrically connected to the first switching unit 61A. That is, the first power supply wiring 41 is wiring for supplying the current from the external power supply (not shown) to the first switching unit 61A, and the first output wiring 42 is the outside of the semiconductor device 1B from the first switching unit 61A.
  • the first ground wiring 43 is a wiring for setting the ground of the first switching unit 61A.
  • the first power supply wiring 41, the first output wiring 42, and the first ground wiring 43 are arranged near the side surface 13 of the board in the y direction.
  • the first power supply wiring 41, the first output wiring 42, and the first ground wiring 43 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the first ground wiring 43 is arranged at the center of the substrate main surface 11 in the y direction.
  • the first power supply wiring 41 and the first output wiring 42 are dispersedly arranged on both sides of the first ground wiring 43 in the y direction.
  • the first power supply wiring 41 is arranged closer to the side surface 15 of the substrate than the first ground wiring 43 in the y direction.
  • the first output wiring 42 is arranged closer to the side surface 16 of the substrate than the first ground wiring 43 in the y direction.
  • the second power supply wiring 44, the second output wiring 45, and the second ground wiring 46 are electrically connected to the second switching unit 61B. That is, the second power supply wiring 44 is wiring for supplying the current from the external power supply (not shown) to the second switching unit 61B, and the second output wiring 45 is the outside of the semiconductor device 1B from the second switching unit 61B.
  • the second ground wiring 46 is a wiring for setting the ground of the second switching unit 61B.
  • the second power supply wiring 44, the second output wiring 45, and the second ground wiring 46 are arranged near the side surface 14 of the board in the y direction.
  • the second power supply wiring 44, the second output wiring 45, and the second ground wiring 46 are arranged so as to be aligned with each other in the x direction and separated from each other in the y direction.
  • the second ground wiring 46 is arranged at the center of the main surface 11 of the substrate in the y direction.
  • the second power supply wiring 44 and the second output wiring 45 are dispersedly arranged on both sides of the second ground wiring 46 in the y direction.
  • the second power supply wiring 44 is arranged closer to the side surface 15 of the substrate than the second ground wiring 46 in the y direction.
  • the second output wiring 45 is arranged closer to the side surface 16 of the substrate than the second ground wiring 46 in the y direction.
  • the second power supply wiring 44, the second output wiring 45, and the second ground wiring 46 are arranged apart from the first power supply wiring 41, the first output wiring 42, and the first ground wiring 43 in the y direction.
  • the second power supply wiring 44 overlaps with the first power supply wiring 41
  • the second output wiring 45 overlaps with the first output wiring 42
  • the second ground wiring 46 overlaps with the first ground wiring 43. overlapping.
  • the first power supply wiring 41, the first output wiring 42, the first ground wiring 43, the second power supply wiring 44, the second output wiring 45 and the second ground wiring is different.
  • the first power supply wiring 41 has a wide wiring portion 41a and a narrow wiring portion 41b. That is, unlike the first power supply wirings 41A and 41B of the first embodiment, the first power supply wiring 41 does not have the connection wiring portion 41c.
  • the width of the wide wiring portion 41a is larger than the width of the wide wiring portion 41a of the first power supply wirings 41A and 41B of the first embodiment.
  • the width of the narrow wiring portion 41b is larger than the width of the narrow wiring portion 41b of the first power supply wirings 41A and 41B of the first embodiment.
  • Eight element electrodes 60a of the semiconductor element 60X are bonded to the narrow wiring portion 41b.
  • the eight element electrodes 60a have two rows of four element electrodes 60a arranged apart from each other in the x direction while being aligned in the y direction. These two rows of element electrodes 60a are aligned in the x direction and separated from each other in the y direction.
  • the narrow wiring portion 41b is arranged near the first ground wiring 43 (near the side surface 16 of the substrate) with respect to the wide wiring portion 41a in the y direction.
  • a recessed region 41d is formed in the first power supply wiring 41.
  • a connection end 47c of the control wiring 47 that is electrically connected to the first region R1 (see FIG. 27) of the second circuit 62 is arranged.
  • the shape of the first output wiring 42 viewed in the z direction is abbreviated as the shape of the first power supply wiring 41 viewed in the z direction with respect to the virtual center line extending along the x direction at the center of the substrate 10 in the y direction. It has a symmetrical shape. Therefore, the first output wiring 42 has a wide wiring portion 42a and a narrow wiring portion 42b, similarly to the wide wiring portion 41a and the narrow wiring portion 41b of the first power supply wiring 41. Eight element electrodes 60a are joined to the narrow wiring portion 42b. The arrangement of the eight element electrodes 60a of the narrow wiring portion 42b is the same as the arrangement of the eight element electrodes 60a of the narrow wiring portion 41b.
  • the first output wiring 42 is formed with a recessed region 42d, similarly to the recessed region 41d of the first power supply wiring 41.
  • a connection end 47c of the control wiring 47 electrically connected to the second region R2 (see FIG. 27) of the second circuit 62 is arranged.
  • the first ground wiring 43 extends along the x direction.
  • the first ground wiring 43 does not have a slit 43a.
  • the shape of the second power supply wiring 44 viewed in the z direction is symmetrical to the shape of the first power supply wiring 41 viewed in the z direction with respect to the virtual center line extending along the x direction at the center of the substrate 10 in the y direction.
  • the shape. Therefore, the second power supply wiring 44 has a wide wiring portion 44a and a narrow wiring portion 44b, similarly to the wide wiring portion 41a and the narrow wiring portion 41b of the first power supply wiring 41. Eight element electrodes 60a are joined to the narrow wiring portion 44b.
  • the arrangement mode of the eight element electrodes 60a provided in the narrow wiring portion 44b is the same as the arrangement mode of the eight element electrodes 60a in the narrow wiring portion 41b.
  • the second power supply wiring 44 is formed with a recessed region 44d in the same manner as the recessed region 41d of the first power supply wiring 41.
  • a connection end portion 47c of the control wiring 47 that is electrically connected to the third region R3 (see FIG. 27) of the second circuit 62 is arranged.
  • the shape of the second output wiring 45 viewed in the z direction is symmetrical to the shape of the first output wiring 42 viewed in the z direction with respect to the virtual center line extending along the x direction at the center of the substrate 10 in the y direction.
  • the shape. Therefore, the second output wiring 45 has a wide wiring portion 45a and a narrow wiring portion 45b, similarly to the wide wiring portion 42a and the narrow wiring portion 42b of the first output wiring 42.
  • the second output wiring 45 is formed with a recessed region 45d in the same manner as the recessed region 42d of the first output wiring 42. In the recessed region 45d, a connection end 47c of the control wiring 47 electrically connected to the fourth region R4 of the second circuit 62 is arranged.
  • the shape of the second ground wiring 46 viewed in the z direction is symmetrical to the shape of the first ground wiring 43 viewed in the z direction with respect to the virtual center line extending along the x direction at the center of the substrate 10 in the y direction.
  • the second ground wiring 46 does not have a slit 46a.
  • the number of element electrodes 60a joined to each of the wirings 41 to 46 can be arbitrarily changed.
  • the plurality of conductors 50X of the present embodiment include a first power supply conductor 51, a first output conductor 52, a first ground conductor 53, a second power supply conductor 54, a second output conductor 55, and a second ground conductor.
  • the number of the plurality of control conductors 57 is equal to the number of the plurality of control conductors 57 of the plurality of conductors 50 of the first embodiment.
  • the first power supply conductor 51 and the second power supply conductor 54 correspond to the first drive conductor
  • the second ground conductor 56 corresponds to the second driving conductor.
  • the size and shape of the first power supply conductor 51 is the same as the size and shape of the first power supply conductor 51A of the first embodiment. That is, the area of the top surface 50A of the first power supply conductor 51 is equal to the area of the top surface 50A of the first power supply conductor 51A. The volume of the first power supply conductor 51 is equal to the volume of the first power supply conductor 51A.
  • the size and shape of the first output conductor 52 is the same as the size and shape of the first output conductor 52A of the first embodiment. That is, the area of the top surface 50A of the first output conductor 52 is equal to the area of the top surface 50A of the first output conductor 52A. The volume of the first output conductor 52 is equal to the volume of the first output conductor 52A.
  • the size and shape of the first ground conductor 53 is the same as the size and shape of the first ground conductor 53 of the first embodiment. That is, the area of the top surface 50A of the first ground conductor 53 of the present embodiment is equal to the area of the top surface 50A of the first ground conductor 53 of the first embodiment.
  • the volume of the first ground conductor 53 of the present embodiment is equal to the volume of the first ground conductor 53 of the first embodiment.
  • the area of the top surface 50A of the first power supply conductor 51 is smaller than the area of the top surface 50A of the first output conductor 52 and the top surface 50A of the first ground conductor 53.
  • the area of the top surface 50A of the first output conductor 52 is equal to the area of the top surface 50A of the first ground conductor 53.
  • the volume of the first power supply conductor 51 is smaller than the volume of the first output conductor 52 and the volume of the first ground conductor 53.
  • the volume of the first output conductor 52 is equal to the volume of the first ground conductor 53.
  • the width of the first power supply wiring 41 and the width of the first output wiring 42 are increased by the amount that the number of the first power supply wiring and the first output wiring is reduced as compared with the first embodiment. ing.
  • the width of the first power supply wiring 41 is at least twice the length of the top surface 50A of the first power supply conductor 51 in the y direction. In the present embodiment, the width of the first power supply wiring 41 is twice or more and three times or less that of the first power supply conductor 51.
  • the width of the first output wiring 42 is at least twice the length of the top surface 50A of the first output conductor 52 in the y direction. In the present embodiment, the width of the first output wiring 42 is twice or more and three times or less the length of the top surface 50A of the first output conductor 52 in the y direction.
  • the size and shape of the second power supply conductor 54 is the same as the size and shape of the second power supply conductor 54A of the first embodiment. That is, the area of the top surface 50A of the second power supply conductor 54 is equal to the area of the top surface 50A of the second power supply conductor 54A. The volume of the second power supply conductor 54 is equal to the volume of the second power supply conductor 54A.
  • the size and shape of the second output conductor 55 is the same as the size and shape of the second output conductor 55A of the first embodiment. That is, the area of the top surface 50A of the second output conductor 55 is equal to the area of the top surface 50A of the second output conductor 55A. The volume of the second output conductor 55 is equal to the volume of the second output conductor 55A.
  • the size and shape of the second ground conductor 56 is the same as the size and shape of the second ground conductor 56 of the first embodiment. That is, the area of the top surface 50A of the second ground conductor 56 of the present embodiment is equal to the area of the top surface 50A of the second ground conductor 56 of the first embodiment.
  • the volume of the second ground conductor 56 of the present embodiment is equal to the volume of the second ground conductor 56 of the first embodiment.
  • the area of the top surface 50A of the second power supply conductor 54 is smaller than the area of the top surface 50A of the second output conductor 55 and the top surface 50A of the second ground conductor 56.
  • the area of the top surface 50A of the second output conductor 55 is equal to the area of the top surface 50A of the second ground conductor 56.
  • the volume of the second power supply conductor 54 is smaller than the volume of the second output conductor 55 and the volume of the second ground conductor 56.
  • the volume of the second output conductor 55 is equal to the volume of the second ground conductor 56.
  • the width of the second power supply wiring 44 and the width of the second output wiring 45 are increased by the amount that the number of the second power supply wiring and the second output wiring is reduced as compared with the first embodiment. ing.
  • the width of the second power supply wiring 44 is at least twice the length of the top surface 50A of the second power supply conductor 54 in the y direction. In the present embodiment, the width of the second power supply wiring 44 is twice or more and three times or less the length of the top surface 50A of the second power supply conductor 54 in the y direction.
  • the width of the second output wiring 45 is at least twice the length of the top surface 50A of the second output conductor 55 in the y direction. In the present embodiment, the width of the second output wiring 45 is twice or more and three times or less the length of the top surface 50A of the second output conductor 55 in the y direction.
  • the semiconductor device 1B includes a plurality of terminals 20X.
  • the plurality of terminals 20X have a first power supply terminal 21, a first output terminal 22, a first ground terminal 23, a second power supply terminal 24, a second output terminal 25, and a second ground terminal 26. That is, the plurality of terminals 20X of the present embodiment has one number of the first power supply terminal, the first output terminal, the second power supply terminal, and the second output terminal as compared with the plurality of terminals 20 of the first embodiment. The difference is that it became. Further, the plurality of terminals 20X have a plurality of control terminals 27.
  • the number of the plurality of control terminals 27 is equal to the number of the plurality of control terminals 27 of the plurality of terminals 20 of the first embodiment.
  • the first power supply terminal 21 and the second power supply terminal 24 correspond to the first drive terminal
  • the first output terminal 22, the first ground terminal 23, the second output terminal 25, and the second ground terminal 26 Corresponds to the second drive terminal.
  • the following effects can be obtained in addition to the effects of the first embodiment.
  • the first power supply conductor 51, the first output conductor 52, and the first ground conductor 53 are arranged at one end of the sealing resin 30 on one side in the x direction, and the sealing resin 30
  • the second power supply conductor 54, the second output conductor 55, and the second ground conductor 56 are arranged at the other end in the x direction. According to this configuration, by reducing the number of conductors 50, which is larger than the volume of the control conductor 57, as compared with the first embodiment, the warp of the assembly of the resin layer 830 and the base material 810 (both see FIG. 25). Can be reduced.
  • the number of wirings 40 connected to the first circuit 61 is smaller than that in the first embodiment, the number of wirings 40 arranged in the y direction is reduced.
  • the width of the first power supply wiring 41 and the width of the first output wiring 42 are increased, respectively.
  • the width of the second power supply wiring 44 and the width of the second output wiring 45 are increased respectively. Therefore, the electrical resistance of the first power supply wiring 41, the first output wiring 42, the second power supply wiring 44, and the second output wiring 45 can be reduced, respectively.
  • the width of the first power supply wiring 41 is at least twice the length of the top surface 50A of the first power supply conductor 51 in the y direction, and the width of the second power supply wiring 44 is the width of the second power supply conductor 54. It is more than twice the length of the top surface 50A in the y direction. According to this configuration, the electric resistance of each of the first power supply wiring 41 and the second power supply wiring 44 can be reduced. Therefore, the configuration is suitable for passing a large current through each of the first switching unit 61A and the second switching unit 61B of the first circuit 61.
  • the width of the first output wiring 42 is at least twice the length of the top surface 50A of the first output conductor 52 in the y direction
  • the width of the second output wiring 45 is the width of the second output conductor 55. It is more than twice the length of the top surface 50A in the y direction. According to this configuration, the electric resistance of each of the first output wiring 42 and the second output wiring 45 can be reduced. Therefore, the configuration is suitable for passing a large current through each of the first switching unit 61A and the second switching unit 61B of the first circuit 61.
  • Each of the above embodiments is an example of possible embodiments of the semiconductor device according to the present disclosure, and is not intended to limit the embodiments.
  • the semiconductor device according to the present disclosure may take a form different from the form exemplified in each of the above-described embodiments.
  • One example thereof is a form in which a part of the configuration of each of the above embodiments is replaced, changed, or omitted, or a new configuration is added to each of the above embodiments.
  • the following modifications can be combined with each other as long as there is no technical contradiction.
  • the parts common to each of the above embodiments are designated by the same reference numerals as those of the above embodiments, and the description thereof will be omitted.
  • the shape of each can be changed.
  • the shape of these wirings may be changed as in the first example shown in FIG. 29 and the second example shown in FIG.
  • the width of the plurality of wirings 40 is narrower than the width of the plurality of wirings 40 of the first embodiment.
  • the first power supply wiring 41A and 41B each have a wide wiring portion 41a, a narrow wiring portion 41b, and a connection wiring portion 41c, similarly to the first power supply wiring 41A of the first embodiment.
  • the width of the wide wiring portion 41a of the first power supply wiring 41A is narrower than the width of the wide wiring portion 41a of the first power supply wiring 41A of the first embodiment
  • the width of the wide wiring portion 41a of the first power supply wiring 41B is the first implementation. It is narrower than the width of the wide wiring portion 41a of the first power supply wiring 41B of the embodiment.
  • the width of the wide wiring portion 41a of the first power supply wiring 41A is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction, and the width of the wide wiring portion 41a of the first power supply wiring 41B. Is equal to the length of the top surface 50A of the first power supply conductor 51B in the y direction.
  • the difference between the width of the wide wiring portion 41a of the first power supply wiring 41A and the length of the top surface 50A of the first power supply conductor 51A in the y direction is, for example, the difference in the y direction of the top surface 50A of the first power supply conductor 51A.
  • the width of the wide wiring portion 41a of the first power supply wiring 41A is equal to the length of the top surface 50A of the first power supply conductor 51A in the y direction. Further, the difference between the width of the wide wiring portion 41a of the first power supply wiring 41B and the length of the top surface 50A of the first power supply conductor 51B in the y direction is, for example, the length of the top surface 50A of the first power supply conductor 51B in the y direction. If it is within 5% of the above, it can be said that the width of the wide wiring portion 41a of the first power supply wiring 41B is equal to the length of the top surface 50A of the first power supply conductor 51B in the y direction.
  • the width of the connection wiring portion 41c of the first power supply wiring 41A is narrower than the width of the connection wiring portion 41c of the first power supply wiring 41A of the first embodiment, and the width of the connection wiring portion of the first power supply wiring 41B is narrower.
  • the width of 41c is narrower than the width of the connection wiring portion 41c of the first power supply wiring 41B of the first embodiment.
  • the width of the connection wiring portion 41c of the first power supply wiring 41A is equal to the width of the narrow wiring portion 41b of the first power supply wiring 41A, and the width of the connection wiring portion 41c of the first power supply wiring 41B is the first. 1
  • the width of the power supply wiring 41B is equal to the width of the narrow wiring portion 41b.
  • the first output wirings 42A and 42B have an outer wiring portion 42e and an inner wiring portion 42f.
  • the inner wiring portion 42f of the first output wiring 42A corresponds to the narrow wiring portion 42b of the first output wiring 42A of the first embodiment
  • the inner wiring portion 42f of the first output wiring 42B corresponds to the first embodiment. It corresponds to the narrow wiring portion 42b of the first output wiring 42B of the above.
  • the outer wiring portion 42e of the first output wiring 42A is arranged outside (near the side surface 13 of the substrate) of the inner wiring portion 42f of the first output wiring 42A in the x direction.
  • the outer wiring portion 42e of the first output wiring 42B is arranged outside (near the side surface 13 of the substrate) of the inner wiring portion 42f of the first output wiring 42B in the x direction.
  • the width of the outer wiring portion 42e of the first output wiring 42A is smaller than the width of the inner wiring portion 42f of the first output wiring 42A.
  • the first output conductor 52A is arranged in the outer wiring portion 42e.
  • the width of the outer wiring portion 42e is equal to the length of the top surface 50A of the first output conductor 52A in the y direction.
  • the difference between the width of the outer wiring portion 42e and the length of the top surface 50A of the first output conductor 52A in the y direction is, for example, 5% of the length of the top surface 50A of the first output conductor 52A in the y direction. If it is within, it can be said that the width of the outer wiring portion 42e is equal to the length of the top surface 50A of the first output conductor 52A in the y direction.
  • the width of the outer wiring portion 42e of the first output wiring 42B is smaller than the width of the inner wiring portion 42f of the first output wiring 42B.
  • the first output conductor 52B is arranged in the outer wiring portion 42e.
  • the width of the outer wiring portion 42e is equal to the length of the top surface 50A of the first output conductor 52B in the y direction.
  • the difference between the width of the outer wiring portion 42e and the length of the top surface 50A of the first output conductor 52B in the y direction is, for example, 5% of the length of the top surface 50A of the first output conductor 52B in the y direction. If it is within, it can be said that the width of the outer wiring portion 42e is equal to the length of the top surface 50A of the first output conductor 52B in the y direction.
  • the first ground wiring 43 has an outer wiring portion 43d and an inner wiring portion 43e.
  • a slit 43a extending in the x direction is formed in the inner wiring portion 43e.
  • the inner wiring portion 43e is a portion where the slit 43a is formed in the x direction, and is a portion that overlaps with the semiconductor element 60 (see FIG. 4) when viewed in the z direction.
  • the inner wiring portion 43e has a first wiring portion 43b and a second wiring portion 43c partitioned by the slit 43a.
  • the outer wiring portion 43d is arranged outside the inner wiring portion 43e in the x direction (near the side surface 13 of the substrate). It can be said that the outer wiring portion 43d is arranged outside the slit 43a in the x direction (near the side surface 13 of the substrate).
  • the width of the inner wiring portion 43e is smaller than the width of the first ground wiring 43 of the first embodiment.
  • the width of the outer wiring portion 43d is smaller than the width of the inner wiring portion 43e.
  • the width of the outer wiring portion 43d is equal to the length of the top surface 50A of the first ground conductor 53 in the y direction.
  • the difference between the width of the outer wiring portion 43d and the length of the top surface 50A of the first ground conductor 53 in the y direction is, for example, 5% of the length of the top surface 50A of the first ground conductor 53 in the y direction. If it is within, it can be said that the width of the outer wiring portion 43d is equal to the length of the top surface 50A of the first ground conductor 53 in the y direction.
  • the shapes of the second power supply wirings 44A and 44B viewed in the z direction are the first power supply wirings 41A and 41B viewed in the z direction with respect to the virtual center line extending along the y direction at the center of the substrate 10 in the x direction.
  • the shape is symmetrical to the shape of. Therefore, the wide wiring portion 44a of the second power supply wiring 44A corresponds to the wide wiring portion 41a of the first power supply wiring 41A, and the narrow wiring portion 44b of the second power supply wiring 44A is narrow in the width of the first power supply wiring 41A. It corresponds to the wiring portion 41b, and the connection wiring portion 44c of the second power supply wiring 44A corresponds to the connection wiring portion 41c of the first power supply wiring 41A.
  • the wide wiring portion 44a of the second power supply wiring 44B corresponds to the wide wiring portion 41a of the first power supply wiring 41B
  • the narrow wiring portion 44b of the second power supply wiring 44B corresponds to the narrow wiring portion of the first power supply wiring 41B
  • the connection wiring portion 44c of the second power supply wiring 44B corresponds to the connection wiring portion 41c of the first power supply wiring 41B.
  • the second power supply conductor 54A is arranged in the wide wiring portion 44a of the second power supply wiring 44A, and the second power supply conductor 54B is arranged in the wide wiring portion 44a of the second power supply wiring 44B.
  • the width of the wide wiring portion 44a of the second power supply wiring 44A is equal to the length of the top surface 50A of the second power supply conductor 54A in the y direction, and the width of the wide wiring portion 44a of the second power supply wiring 44B is the width of the second power supply conductor 54B. Is equal to the length of the top surface 50A in the y direction.
  • the difference between the width of the wide wiring portion 44a of the second power supply wiring 44A and the length of the top surface 50A of the second power supply conductor 54A in the y direction is, for example, the difference in the y direction of the top surface 50A of the second power supply conductor 54A. If it is within 5% of the length, it can be said that the width of the wide wiring portion 44a of the second power supply wiring 44A is equal to the length of the top surface 50A of the second power supply conductor 54A in the y direction.
  • the difference between the width of the wide wiring portion 44a of the second power supply wiring 44B and the length of the top surface 50A of the second power supply conductor 54B in the y direction is, for example, the length of the top surface 50A of the second power supply conductor 54B in the y direction. If it is within 5% of the above, it can be said that the width of the wide wiring portion 44a of the second power supply wiring 44B is equal to the length of the top surface 50A of the second power supply conductor 54B in the y direction.
  • the shapes of the second output wirings 45A and 45B viewed in the z direction are the first output wirings 42A and 42B viewed in the z direction with respect to the virtual center line extending along the y direction at the center of the substrate 10 in the x direction.
  • the shape is symmetrical to the shape of. Therefore, the second output wirings 45A and 45B each have an outer wiring portion 45e and an inner wiring portion 45f, respectively.
  • the outer wiring portion 45e corresponds to the outer wiring portion 42e
  • the inner wiring portion 45f corresponds to the inner wiring portion 42f.
  • the second output conductor 55A is arranged in the outer wiring portion 45e of the second output wiring 45A, and the second output conductor 55B is arranged in the outer wiring portion 45e of the second output wiring 45B.
  • the width of the outer wiring portion 45e of the second output wiring 45A is equal to the length of the top surface 50A of the second output conductor 55A in the y direction, and the width of the outer wiring portion 45e of the second output wiring 45B is the second output conductivity. It is equal to the length of the top surface 50A of the body 55B in the y direction.
  • the difference between the width of the outer wiring portion 45e of the second output wiring 45A and the length of the top surface 50A of the second output conductor 55A in the y direction is, for example, the y direction of the top surface 50A of the second output conductor 55A. If it is within 5% of the length, it can be said that the width of the outer wiring portion 45e of the second output wiring 45A is equal to the length of the top surface 50A of the second output conductor 55A in the y direction.
  • the difference between the width of the outer wiring portion 45e of the second output wiring 45B and the length of the top surface 50A of the second output conductor 55B in the y direction is, for example, the difference in the y direction of the top surface 50A of the second output conductor 55B. If it is within 5% of the length, it can be said that the width of the outer wiring portion 45e of the second output wiring 45B is equal to the length of the top surface 50A of the second output conductor 55B in the y direction.
  • the shape of the second ground wiring 46 viewed in the z direction is symmetrical to the shape of the first ground wiring 43 viewed in the z direction with respect to the virtual center line extending along the y direction at the center of the substrate 10 in the x direction.
  • the shape. Therefore, the second ground wiring 46 has an outer wiring portion 46d and an inner wiring portion 46e.
  • the outer wiring portion 46d corresponds to the outer wiring portion 43d
  • the inner wiring portion 46e corresponds to the inner wiring portion 43e.
  • a second ground conductor 56 is arranged in the outer wiring portion 46d.
  • the width of the outer wiring portion 46d is equal to the length of the top surface 50A of the second ground conductor 56 in the y direction.
  • the difference between the width of the outer wiring portion 46d and the length of the top surface 50A of the second ground conductor 56 in the y direction is, for example, 5% of the length of the top surface 50A of the second ground conductor 56 in the y direction. If it is within, it can be said that the width of the outer wiring portion 46d is equal to the length of the top surface 50A of the second ground conductor 56 in the y direction. According to this configuration, the same effects as those of (1-1) to (1-8), (1-11) and (1-15) of the first embodiment can be obtained.
  • the shapes of the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, the second power supply wiring 44A, 44B, and the second output wiring 45A, 45B viewed in the z direction. Is different from the shapes of the first power supply wirings 41A and 41B, the first output wirings 42A and 42B, the second power supply wirings 44A and 44B, and the second output wirings 45A and 45B as viewed in the z direction in the first embodiment.
  • the connection wiring portion 41c is omitted as compared with the first power supply wiring 41A of the first embodiment, and the position of the narrow wiring portion 41b in the y direction with respect to the wide wiring portion 41a is different.
  • the width of the wide wiring portion 41a is different.
  • the narrow wiring portion 41b extends from the wide wiring portion 41a toward the central portion of the substrate 10 in the x direction.
  • the narrow wiring portion 41b is arranged so as to overlap the wide wiring portion 41a when viewed in the x direction.
  • the narrow wiring portion 41b is arranged so as to be slightly offset from the wide wiring portion 41a toward the first output wiring 42A in the y direction.
  • the width of the wide wiring portion 41a is larger than the width of the wide wiring portion 41a of the first power supply wiring 41A of the first embodiment.
  • the width of the wide wiring portion 41a is about 1.5 times the length of the top surface 50A of the first power supply conductor 51A in the y direction.
  • the first power supply conductor 51A is arranged near the substrate side surface 15 (opposite side of the first output wiring 42A) of the wide wiring portion 41a in the y direction.
  • An inclined portion 41g is formed near the narrow wiring portion 41b in the x direction of the wide wiring portion 41a.
  • the inclined portion 41g is formed near the substrate side surface 15 (opposite side of the first output wiring 42A) of the wide wiring portion 41a in the y direction, and the first output wiring is directed toward the narrow wiring portion 41b in the x direction. It extends diagonally toward 42A (board side surface 16).
  • the narrow wiring portion 41b is provided with a wide portion 41f in which the width of the narrow wiring portion 41b is widened.
  • the wide portion 41f projects from the narrow wiring portion 41b toward the side opposite to the first output wiring 42A in the y direction.
  • the shape of the wide portion 41f viewed in the z direction is trapezoidal.
  • the first power supply wiring 41B is different from the first power supply wiring 41B of the first embodiment in the position of the narrow wiring portion 41b in the y direction with respect to the wide wiring portion 41a, and the width of the wide wiring portion 41a is different.
  • the narrow wiring portion 41b is arranged so as to overlap the wide wiring portion 41a when viewed in the x direction.
  • the narrow wiring portion 41b is arranged so as to be slightly offset from the wide wiring portion 41a toward the first output wiring 42B in the y direction.
  • the width of the wide wiring portion 41a is larger than the width of the wide wiring portion 41a of the first power supply wiring 41B of the first embodiment.
  • the width of the wide wiring portion 41a is about 1.5 times the length of the top surface 50A of the first power supply conductor 51B in the y direction.
  • the first power supply conductor 51B is arranged near the substrate side surface 16 (opposite side of the first output wiring 42B) of the wide wiring portion 41a in the y direction.
  • An inclined portion 41g is formed near the narrow wiring portion 41b in the x direction of the wide wiring portion 41a.
  • the inclined portion 41g is formed near the substrate side surface 16 (opposite side of the first output wiring 42B) of the wide wiring portion 41a in the y direction, and the first output wiring is directed toward the narrow wiring portion 41b in the x direction. It extends diagonally toward 42B (the side surface of the substrate 15).
  • the narrow wiring portion 41b is provided with a wide portion 41f in the same manner as the narrow wiring portion 41b of the first power supply wiring 41A.
  • the wide portion 41f projects from the narrow wiring portion 41b toward the side opposite to the first output wiring 42B in the y direction.
  • the shape of the wide portion 41f viewed in the z direction is trapezoidal.
  • the shape of the wide wiring portion 42a is different from the shape of the wide wiring portion 42a of the first output wiring 42A of the first embodiment.
  • the width of the wide wiring portion 42a of the first output wiring 42A in FIG. 30 is narrower than the width of the wide wiring portion 42a of the first output wiring 42A of the first embodiment.
  • the width of the wide wiring portion 42a of the first output wiring 42A is larger than the length of the top surface 50A of the first output conductor 52A in the y direction, and the length of the top surface 50A of the first output conductor 52A in the y direction. Less than 1.5 times.
  • the width of the wide wiring portion 42a is slightly larger than the width of the narrow wiring portion 42b.
  • the shape of the wide wiring portion 42a is different from the shape of the wide wiring portion 42a of the first output wiring 42B of the first embodiment.
  • the width of the wide wiring portion 42a of the first output wiring 42B in FIG. 30 is narrower than the width of the wide wiring portion 42a of the first output wiring 42B of the first embodiment.
  • the width of the wide wiring portion 42a of the first output wiring 42B is larger than the length of the top surface 50A of the first output conductor 52B in the y direction, and the length of the top surface 50A of the first output conductor 52B in the y direction. Less than 1.5 times.
  • the width of the wide wiring portion 42a is slightly larger than the width of the narrow wiring portion 42b.
  • the shapes of the second power supply wirings 44A and 44B viewed in the z direction are the first power supply wirings 41A and 41B viewed in the z direction with respect to the virtual center line extending along the y direction at the center of the substrate 10 in the x direction.
  • the shape is symmetrical with the shape of. Therefore, in each of the second power supply wirings 44A and 44B, an inclined portion 44g is formed in the wide wiring portion 44a, and a wide portion 44f is formed in the narrow wiring portion 44b.
  • the inclined portion 44g of the second power supply wiring 44A is formed near the substrate side surface 15 of the wide wiring portion 44a in the y direction (the side opposite to the second output wiring 45A), and is formed in the narrow wiring portion in the x direction. It extends diagonally toward the second output wiring 45A (board side surface 16) toward 44b.
  • the wide portion 44f of the second power supply wiring 44A protrudes from the narrow wiring portion 44b from the narrow wiring portion 44b toward the side opposite to the second output wiring 45A.
  • the inclined portion 44g of the second power supply wiring 44B is formed near the board side surface 16 of the wide wiring portion 44a in the y direction (the side opposite to the second output wiring 45B), and is formed in the narrow wiring portion in the x direction. It extends diagonally toward the second output wiring 45B (board side surface 15) toward 44b.
  • the wide portion 44f of the second power supply wiring 44B protrudes from the narrow wiring portion 44b from the narrow wiring portion 44b toward the side opposite to the second output wiring 45B.
  • the shapes of the second output wirings 45A and 45B viewed in the z direction are the first output wirings 42A and 42B viewed in the z direction with respect to the virtual center line extending along the y direction at the center of the substrate 10 in the x direction.
  • the shape is symmetrical with the shape of.
  • the width of the wide wiring portion 45a of the second output wiring 45A is equal to the width of the wide wiring portion 45a of the first output wiring 42A
  • the width of the wide wiring portion 45a of the second output wiring 45B is the width of the wide wiring portion of the first output wiring 42B. Equal to the width of 42a.
  • the following effects can be obtained. That is, among the wide wiring portions 41a of the first power supply wirings 41A and 41B, the inclined portion 41g is formed near the narrow wiring portion 41b. As a result, the reduction of the area between the wide wiring portion 41a and the narrow wiring portion 41b is suppressed, so that the electrical resistance of the first power supply wirings 41A and 41B can be reduced. Further, among the wide wiring portions 44a of the second power supply wirings 44A and 44B, an inclined portion 44g is formed near the narrow wiring portion 44b. As a result, the electrical resistance of the second power supply wirings 44A and 44B can be reduced as in the case of the first power supply wirings 41A and 41B.
  • the narrow wiring portions 41b of the first power supply wirings 41A and 41B have a wide portion 41f
  • the narrow wiring portions 44b of the second power supply wirings 44A and 44B have a wide portion 44f.
  • the element electrode 60a of the semiconductor element 60 may be bonded to the wide portion 41f of the first power supply wirings 41A and 41B. Further, the element electrode 60a may be joined to the wide portion 44f of the second power supply wirings 44A and 44B. Further, with respect to the plurality of wirings 40X of the semiconductor device 1B of the second embodiment, the width of the wirings may be narrowed as in the plurality of wirings 40 shown in FIGS. 29 and 30.
  • the shapes of the surface 50A, the top surface 50A of the second power supply conductors 54A and 54B, the top surface 50A of the second output conductors 55A and 55B, and the top surface 50A of the second ground conductor 56 can be arbitrarily changed.
  • the shape of the top surface 50A is shown in the first example shown in FIG. 31, the second example shown in FIG. 32, the third example shown in FIG. 33, the fourth example shown in FIG. 34, and the fifth example shown in FIG. 35. May be changed to.
  • FIGS. 31 to 35 a plurality of terminals 20 are omitted for convenience of explanation.
  • the lengths of the top surfaces 50A of the first power conductors 51A and 51B in the x direction are the lengths of the top surfaces 50A of the first output conductors 52A and 52B in the x direction, respectively. And equal to the length of the top surface 50A of the first ground conductor 53 in the x direction.
  • the lengths of the top surfaces 50A of the first power supply conductors 51A and 51B in the y direction are the lengths of the top surfaces 50A of the first output conductors 52A and 52B in the y direction and the tops of the first ground conductor 53, respectively. It is smaller than the length of the surface 50A in the y direction.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53, respectively. ..
  • the thickness of the first power supply conductors 51A and 51B is equal to the thickness of the first output conductors 52A and 52B and the thickness of the first ground conductor 53.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively.
  • the lengths of the top surfaces 50A of the second power conductors 54A and 54B in the x direction are the lengths of the top surfaces 50A of the second output conductors 55A and 55B in the x direction and the second, respectively. It is equal to the length of the top surface 50A of the ground conductor 56 in the x direction.
  • the lengths of the top surfaces 50A of the second power conductors 54A and 54B in the y direction are the lengths of the top surfaces 50A of the second output conductors 55A and 55B in the y direction and the tops of the second ground conductor 56, respectively. It is smaller than the length of the surface 50A in the y direction.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B is smaller than the area of the top surface 50A of the second output conductors 55A and 55B and the area of the top surface 50A of the second ground conductor 56, respectively. ..
  • the thickness of the second power supply conductors 54A and 54B is equal to the thickness of the second output conductors 55A and 55B and the thickness of the second ground conductor 56.
  • the volumes of the second power supply conductors 54A and 54B are smaller than the volumes of the second output conductors 55A and 55B and the volume of the second ground conductor 56, respectively. According to this configuration, the effects of (1-1) and (1-2) of the first embodiment can be obtained.
  • the lengths of the top surfaces 50A of the first power conductors 51A and 51B in the x direction are the lengths of the top surfaces 50A of the first output conductors 52A and 52B in the x direction, respectively. And equal to the length of the top surface 50A of the first ground conductor 53 in the x direction.
  • the portion near the central portion of the substrate 10 in the x direction has a tapered shape that tapers toward the central portion of the substrate 10 in the x direction. ..
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53, respectively.
  • the thickness of the first power supply conductors 51A and 51B is equal to the thickness of the first output conductors 52A and 52B and the thickness of the first ground conductor 53.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively.
  • the lengths of the top surfaces 50A of the second power conductors 54A and 54B in the x direction are the lengths of the top surfaces 50A of the second output conductors 55A and 55B in the x direction and the second length, respectively. It is equal to the length of the top surface 50A of the ground conductor 56 in the x direction.
  • the portion near the central portion of the substrate 10 in the x direction has a tapered shape that tapers toward the central portion of the substrate 10 in the x direction. ..
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53, respectively.
  • the thickness of the first power supply conductors 51A and 51B is equal to the thickness of the first output conductors 52A and 52B and the thickness of the first ground conductor 53.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively. According to this configuration, the effects of (1-1) and (1-2) of the first embodiment can be obtained.
  • the lengths of the top surfaces 50A of the first power conductors 51A and 51B in the x direction are the lengths of the top surfaces 50A of the first output conductors 52A and 52B in the x direction, respectively. And equal to the length of the top surface 50A of the first ground conductor 53 in the x direction.
  • a portion near the center of the substrate 10 in the x direction has a stepped shape in which the length in the y direction is shortened.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53, respectively.
  • the thickness of the first power supply conductors 51A and 51B is equal to the thickness of the first output conductors 52A and 52B and the thickness of the first ground conductor 53.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively.
  • the lengths of the top surfaces 50A of the second power conductors 54A and 54B in the x direction are the lengths of the top surfaces 50A of the second output conductors 55A and 55B in the x direction and the second, respectively. It is equal to the length of the top surface 50A of the ground conductor 56 in the x direction.
  • the length of the portion near the center of the substrate 10 in the x direction is shortened in the y direction.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53, respectively.
  • the thickness of the first power supply conductors 51A and 51B is equal to the thickness of the first output conductors 52A and 52B and the thickness of the first ground conductor 53.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively. According to this configuration, the effect of (1-1) of the first embodiment can be obtained.
  • the lengths of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction can be arbitrarily changed.
  • the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction is the length of the top surfaces 50A of the first output conductors 52A and 52B in the x direction and the top surface of the first ground conductor 53. It may be shorter than the length in the x direction of 50A.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53.
  • the length of the top surface 50A of the first power conductors 51A and 51B in the x direction is the length of the top surface 50A of the first output conductors 52A and 52B in the x direction and the length of the top surface 50A of the first ground conductor 53. It may be longer than the length in the x direction of.
  • the lengths of the top surfaces 50A of the second power supply conductors 54A and 54B in the x direction can be arbitrarily changed.
  • the length of the top surfaces 50A of the second power conductors 54A and 54B in the x direction is the length of the top surfaces 50A of the second output conductors 55A and 55B in the x direction and the top surface of the second ground conductor 56. It may be shorter than the length of 50A in the x direction.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B is smaller than the area of the top surface 50A of the second output conductors 55A and 55B and the area of the top surface 50A of the second ground conductor 56.
  • the length of the top surface 50A of the second power conductors 54A and 54B in the x direction is the length of the top surface 50A of the second output conductors 55A and 55B in the x direction and the length of the top surface 50A of the second ground conductor 56. It may be longer than the length in the x direction of.
  • the length of the top surface 50A of the first output conductors 52A and 52B in the x direction is larger than the length of the top surface 50A of the first ground conductor 53 in the x direction, respectively. short.
  • the length of the top surfaces 50A of the first output conductors 52A and 52B in the x direction is longer than the length of the top surfaces 50A of the first power conductors 51A and 51B in the x direction, respectively.
  • the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction is shorter than the length of the top surfaces 50A of the first output conductors 52A and 52B in the x direction.
  • the area of the top surface 50A of the first output conductors 52A and 52B is smaller than the area of the top surface 50A of the first ground conductor 53, respectively, and the area of the top surface 50A of the first power supply conductors 51A and 51B. Greater than. In other words, the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53.
  • the thicknesses of the first output conductors 52A and 52B are equal to the thicknesses of the first power supply conductors 51A and 51B and the thickness of the first ground conductor 53, respectively.
  • the volumes of the first output conductors 52A and 52B are smaller than the volume of the first ground conductor 53 and larger than the volume of the first power supply conductors 51A and 51B.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, respectively.
  • the lengths of the top surfaces 50A of the second output conductors 55A and 55B in the x direction are shorter than the lengths of the top surfaces 50A of the second ground conductor 56 in the x direction, respectively.
  • the length of the top surfaces 50A of the second output conductors 55A and 55B in the x direction is longer than the length of the top surfaces 50A of the second power conductors 54A and 54B in the x direction, respectively.
  • the length of the top surfaces 50A of the second power conductors 54A and 54B in the x direction is shorter than the length of the top surfaces 50A of the second output conductors 55A and 55B in the x direction.
  • the area of the top surface 50A of the second output conductors 55A and 55B is smaller than the area of the top surface 50A of the second ground conductor 56, respectively, and the area of the top surface 50A of the second power supply conductors 54A and 54B. Greater than In other words, the area of the top surface 50A of the second power supply conductors 54A and 54B is smaller than the area of the top surface 50A of the second output conductors 55A and 55B and the area of the top surface 50A of the second ground conductor 56.
  • the thicknesses of the second output conductors 55A and 55B are equal to the thicknesses of the second power supply conductors 54A and 54B and the thickness of the second ground conductor 56, respectively.
  • the volumes of the second output conductors 55A and 55B are smaller than the volume of the second ground conductor 56 and larger than the volume of the second power supply conductors 54A and 54B.
  • the volumes of the second power supply conductors 54A and 54B are smaller than the volumes of the second output conductors 55A and 55B and the volume of the second ground conductor 56, respectively. According to this configuration, the effects of (1-1) and (1-2) of the first embodiment can be obtained.
  • the length of the top surface 50A of the first ground conductor 53 in the x direction is shorter than the length of the top surfaces 50A of the first output conductors 52A and 52B in the x direction. ..
  • the length of the top surface 50A of the first ground conductor 53 in the x direction is longer than the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction.
  • the area of the top surface 50A of the first ground conductor 53 is smaller than the area of the top surface 50A of the first output conductors 52A and 52B, respectively, and the area of the top surface 50A of the first power supply conductors 51A and 51B. Greater than.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53.
  • the thickness of the first ground conductor 53 is equal to the thickness of the first power supply conductors 51A and 51B and the thickness of the first output conductors 52A and 52B, respectively.
  • the volume of the first ground conductor 53 is smaller than the volume of the first output conductors 52A and 52B and larger than the volume of the first power supply conductors 51A and 51B.
  • the volumes of the first power supply conductors 51A and 51B are smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53.
  • the length of the top surface 50A of the second ground conductor 56 in the x direction is shorter than the length of the top surfaces 50A of the second output conductors 55A and 55B in the x direction.
  • the length of the top surface 50A of the second ground conductor 56 in the x direction is longer than the length of the top surfaces 50A of the second power supply conductors 54A and 54B in the x direction.
  • the area of the top surface 50A of the second ground conductor 56 is smaller than the area of the top surface 50A of the second output conductors 55A and 55B, respectively, and the area of the top surface 50A of the second power supply conductors 54A and 54B, respectively.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B is smaller than the area of the top surface 50A of the second output conductors 55A and 55B and the area of the top surface 50A of the second ground conductor 56.
  • the thickness of the second ground conductor 56 is equal to the thickness of the second power supply conductors 54A and 54B and the thickness of the second output conductors 55A and 55B, respectively.
  • the volume of the second ground conductor 56 is smaller than the volume of the second output conductors 55A and 55B and larger than the volume of the second power supply conductors 54A and 54B.
  • the volumes of the second power supply conductors 54A and 54B are smaller than the volumes of the second output conductors 55A and 55B and the volume of the second ground conductor 56. According to this configuration, the effects of (1-1) and (1-2) of the first embodiment can be obtained.
  • the changes shown in FIGS. 31 to 35 may be applied to a plurality of conductors 50X in the semiconductor device 1B of the second embodiment.
  • the thickness of each conductor 850 in the step of forming the plurality of conductors 850 was equal to each other, but the thickness is not limited to this.
  • the thickness of the first power supply conductors 851A and 851B among the plurality of conductors 850 is larger than the thickness of the first output conductors 852A and 852B and the thickness of the first ground conductor 853. It may be thin.
  • the thicknesses of the first power supply conductors 851A and 851B, the thicknesses of the first output conductors 852A and 852B, and the thickness of the first ground conductor 853 are mutually different.
  • the resin layer 830 is removed so as to be equal.
  • the effect of (1-1) of the first embodiment can be obtained according to this configuration.
  • the thickness of the second power supply conductor may be thinner than the thickness of the second output conductor and the thickness of the second ground conductor.
  • a plurality of conductors 50 are exposed in the z direction with respect to the sealing resin 30, but the present invention is not limited to this. For example, it may be exposed in the z direction with respect to the substrate supporting the semiconductor element 60.
  • the semiconductor device 1C includes a substrate 210, a plurality of terminals 20, a sealing resin 230, a plurality of wirings 40, a plurality of conductors 50, and a semiconductor element 60.
  • the substrate 210 is made of a material having an electrically insulating material, and is a support member that is the basis of the semiconductor device 1C.
  • a synthetic resin containing an epoxy resin or the like as a main component, ceramics, glass or the like can be used.
  • the substrate 210 uses a synthetic resin containing an epoxy resin as a main component.
  • the substrate 210 has a substrate main surface 211 and a substrate back surface 212 facing opposite sides in the z direction.
  • the z direction can also be said to be the thickness direction of the substrate 210.
  • the shape of the substrate 10 viewed in the z direction is a rectangular shape in which the x direction is the long side direction and the y direction is the short side direction.
  • the plurality of wirings 40 are formed on the main surface 211 of the substrate.
  • the plurality of wirings 40 are the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, the first ground wiring 43, the second power supply wiring 44A, 44B, the second output wiring 45A, as in the first embodiment. It has 45B, a second ground wiring 46, and a plurality of control wirings 47.
  • the shape of the plurality of wirings 40 viewed in the z direction is the same as the shape of the plurality of wirings 40 viewed in the z direction in the first embodiment. Similar to the first embodiment, the plurality of wirings 40 extend from the inside of the semiconductor element 60 to the outside of the semiconductor element 60.
  • the semiconductor element 60 is arranged on the side opposite to the substrate 210 with respect to the plurality of wirings 40 in the z direction, and is joined to the plurality of wirings 40 via the solder layer 48.
  • the plurality of conductors 50 are arranged on the opposite side of the semiconductor element 60 with respect to the plurality of wirings 40 in the z direction.
  • the plurality of conductors 50 are provided so as to penetrate the substrate 210 in the z direction.
  • the plurality of conductors 50 are exposed on each of the substrate main surface 211 and the substrate back surface 212.
  • the plurality of conductors 50 exposed on the main surface 211 of the substrate are individually bonded to the plurality of wirings 40.
  • the plurality of conductors 50 are individually electrically connected to the plurality of wirings 40.
  • FIG. 37 when viewed in the z direction, the plurality of conductors 50 are arranged so as to surround the semiconductor element 60 outside the semiconductor element 60.
  • the plurality of conductors 50 include the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, the first ground conductor 53, the second power supply conductors 54A and 54B, and the second power supply conductors 54A and 54B. It has two output conductors 55A and 55B, a second ground conductor 56, and a plurality of control conductors 57.
  • the configuration of the plurality of conductors 50 and the plurality of terminals 20 viewed from the back surface 212 of the substrate in the z direction is, for example, the plurality of conductors 50 and the plurality of terminals 20 of the first embodiment shown in FIG. It is the same as the configuration of.
  • Each of the plurality of conductors 50 has a top surface 50A exposed from the back surface 212 of the substrate.
  • the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction is the length of the top surfaces 50A of the first output conductors 52A and 52B in the x direction and the first ground conductor 53. It is shorter than the length of the top surface 50A in the x direction.
  • the length of the top surface 50A of the first power supply conductors 51A and 51B in the y direction is the length of the top surface 50A of the first output conductors 52A and 52B in the y direction and the length of the top surface 50A of the first ground conductor 53. Equal to the length in the y direction.
  • the area of the top surface 50A of the first power supply conductors 51A and 51B is smaller than the area of the top surface 50A of the first output conductors 52A and 52B and the area of the top surface 50A of the first ground conductor 53.
  • the difference between the length of the top surfaces 50A of the first power conductors 51A and 51B in the y direction and the length of the top surfaces 50A of the first output conductors 52A and 52B in the y direction is the difference between the lengths of the top surfaces 50A of the first power conductors 51A and 51B in the y direction.
  • the length of the top surfaces 50A of the first power conductors 51A and 51B in the y direction is within 5% of the length of the top surfaces 50A in the y direction of the first output conductors 52A and 52B. It can be said that it is equal to the length in the y direction. Further, the difference between the length of the top surface 50A of the first power supply conductors 51A and 51B in the y direction and the length of the top surface 50A of the first ground conductor 53 in the y direction is the difference between the length of the top surface 50A of the first ground conductor 53.
  • the length of the top surfaces 50A of the first power conductors 51A and 51B in the y direction is equal to the length of the top surfaces 50A of the first ground conductor 53 in the y direction. I can say.
  • the thicknesses of the first power supply conductors 51A and 51B, the thicknesses of the first output conductors 52A and 52B and the thickness of the first ground conductor 53 are equal to each other, the volumes of the first power supply conductors 51A and 51B are equal to each other. , It is smaller than the volume of the first output conductors 52A and 52B and the volume of the first ground conductor 53.
  • the length of the top surfaces 50A of the second power conductors 54A and 54B in the x direction is the length of the top surfaces 50A of the second output conductors 55A and 55B in the x direction and the top surface of the second ground conductor 56. It is shorter than the length of 50A in the x direction.
  • the length of the top surface 50A of the second power conductors 54A and 54B in the y direction is the length of the top surface 50A of the second output conductors 55A and 55B in the y direction and the length of the top surface 50A of the second ground conductor 56. Equal to the length in the y direction.
  • the area of the top surface 50A of the second power supply conductors 54A and 54B is smaller than the area of the top surface 50A of the second output conductors 55A and 55B and the area of the top surface 50A of the second ground conductor 56.
  • the difference between the length of the top surfaces 50A of the second power conductors 54A and 54B in the y direction and the length of the top surfaces 50A of the second output conductors 55A and 55B in the y direction is the difference between the lengths of the top surfaces 50A of the second power conductors 54A and 54B in the y direction.
  • the length of the top surfaces 50A of the second power conductors 54A and 54B in the y direction is within 5% of the length of the top surfaces 50A of the second power conductors 55A and 54B in the y direction. It can be said that it is equal to the length in the y direction. Further, the difference between the length of the top surface 50A of the second power conductors 54A and 54B in the y direction and the length of the top surface 50A of the second ground conductor 56 in the y direction is the difference between the length of the top surface 50A of the second ground conductor 56 in the y direction.
  • the length of the top surface 50A of the second power conductors 54A and 54B in the y direction is equal to the length of the top surface 50A of the second ground conductor 56 in the y direction. I can say.
  • the volumes of the second power supply conductors 54A and 54B are equal to each other. , It is smaller than the volume of the second output conductors 55A and 55B and the volume of the second ground conductor 56.
  • the manufacturing method of the semiconductor device 1C includes a step of preparing the support substrate 900.
  • the support substrate 900 is made of, for example, an intrinsic single crystal material of Si.
  • the support substrate 900 has an upper surface 901 and a lower surface 902 facing opposite sides in the z direction.
  • the manufacturing method of the semiconductor device 1C includes a step of forming the terminal pillar 950. More specifically, a plurality of terminal pillars 950 are formed on the upper surface 901 of the support substrate 900. Each terminal pillar 950 is made of, for example, Cu or a Cu alloy and is formed by electroplating.
  • each terminal pillar 950 goes through, for example, a step of forming a seed layer, a step of forming a mask on the seed layer by photolithography, and a step of forming a terminal pillar 950 in contact with the seed layer. It is formed.
  • a seed layer is formed on the upper surface 901 of the support substrate 900 by a sputtering method.
  • the seed layer is covered with a resist layer having photosensitivity, and the resist layer is photosensitized and developed to form a mask having an opening.
  • the terminal pillar 950 is formed by depositing a plated metal on the surface of the seed layer exposed from the mask by an electrolytic plating method using the seed layer as a conductive path.
  • the mask is removed.
  • the terminal pillar 950 may be formed from the Cu pillar material. The thickness of the plurality of terminal pillars 950 is equal to each other.
  • the plurality of terminal pillars 950 are members that form a plurality of conductors 50. Therefore, the volume of the terminal pillar 950 serving as the first power supply conductors 51A and 51B is larger than the volume of the terminal pillar 950 serving as the first output conductors 52A and 52B and the volume of the terminal pillar 950 serving as the first ground conductor 53. Is also small. Specifically, the shapes of the plurality of terminal pillars 950 that serve as the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 when viewed in the z direction are as shown in the z direction.
  • the x direction is the long side direction
  • the y direction is the short side direction.
  • the length of the terminal pillar 950 serving as the first power conductors 51A and 51B in the x direction is the length of the terminal pillar 950 serving as the first output conductors 52A and 52B in the x direction and the length of the terminal pillar 950 serving as the first ground conductor 53. It is shorter than the length of the pillar 950 in the x direction.
  • the length of the terminal pillar 950 serving as the first power conductors 51A and 51B in the y direction is the length of the terminal pillar 950 serving as the first output conductors 52A and 52B in the y direction and the length of the terminal pillar 950 serving as the first ground conductor 53. Equal to the length of the pillar 950 in the y direction.
  • the method for manufacturing the semiconductor device 1C includes a step of forming a base material 910.
  • the base material 910 is formed so as to cover the upper surface of the terminal pillar 950.
  • the material of the base material 910 the material constituting the substrate 210 shown in FIG. 38 can be used.
  • a synthetic resin containing an epoxy resin as a main component is used as the material of the base material 910.
  • the base material 910 As shown in FIG. 41, a part of the base material 910 and the terminal pillar 950 in the z direction is ground to form a plurality of conductors 50 exposed on the upper surface 911 of the base material 910. In grinding the base material 910, the base material 910 has the same thickness as the base material 210.
  • a plurality of wirings 40 are formed on the upper surface 911 of the base material 910 and the upper surfaces of the plurality of conductors 50 exposed from the upper surface 911.
  • the plurality of wirings 40 are individually formed for the plurality of conductors 50. More specifically, the plurality of wirings 40 are formed through a step of forming a metal layer, a step of forming a mask on the metal layer by photolithography, and a step of forming a conductive layer in contact with the metal layer. ..
  • a metal layer is formed by a sputtering method.
  • a Ti layer is formed on the upper surface 911 of the base material 910 and the upper surface of the plurality of conductors 50, and a Cu layer in contact with the Ti layer is formed.
  • the metal layer is covered with a photosensitive resist layer, and the resist layer is exposed and developed to form a mask having an opening.
  • a plating layer is deposited on the upper surface of the metal layer exposed from the mask by an electrolytic plating method using the metal layer as a conductive path to lock the conductive layer.
  • a plurality of wirings 40 are formed. After forming the plurality of wires 40, the mask is removed.
  • the manufacturing method of the semiconductor device 1C includes a step of mounting the semiconductor element 60.
  • the step of mounting the semiconductor element 60 is the same as the step of mounting the semiconductor element 60 of the first embodiment.
  • the manufacturing method of the semiconductor device 1C includes a step of forming the resin layer 930.
  • the resin layer 930 is a member that serves as the sealing resin 230 shown in FIG. 42.
  • the resin layer 930 is, for example, a synthetic resin containing an epoxy resin as a main component.
  • the resin layer 930 is formed by transfer molding.
  • one resin layer 930 is formed for one semiconductor element 60, but the present invention is not limited to this, and for example, a resin layer 930 covering all the semiconductor elements 60 may be formed. ..
  • the method for manufacturing the semiconductor device 1C includes a step of removing the support substrate 900 shown in FIG. 44. Note that FIG. 45 is shown upside down with respect to FIG. 44. For example, the support substrate 900 is removed by grinding.
  • the manufacturing method of the semiconductor device 1C includes a step of forming a plurality of terminals 20.
  • the plurality of terminals 20 are made of plated metal.
  • a plurality of terminals 20 are formed by precipitating plated metals such as Ni, Pd, and Au in this order by electroless plating.
  • the manufacturing method of the semiconductor device 1C includes a step of individualizing the semiconductor device 1C to form the semiconductor device 1C. More specifically, the dicing tape DT is attached to the lower surface of the resin layer 930. Next, the base material 910 and the resin layer 930 are cut in this order along the cutting line CL indicated by the broken line by, for example, a dicing blade. Through the above steps, the semiconductor device 1C is manufactured.
  • the semiconductor device 1C has the same configuration as, but is not limited to, the plurality of terminals 20, the plurality of wirings 40, and the plurality of conductors 50 of the first embodiment.
  • a plurality of terminals 20X, a plurality of wirings 40X, and a plurality of conductors 50X of the second embodiment may be configured. That is, the semiconductor device 1C has a first power supply wiring 41, a first output wiring 42, a first ground wiring 43, a second power supply wiring 44, a second output wiring 45, a second ground wiring 46, and a plurality of control wirings 47. You may be doing it.
  • the semiconductor device 1C includes a first power supply conductor 51, a first output conductor 52, a first ground conductor 53, a second power supply conductor 54, a second output conductor 55, a second ground conductor 56, and a plurality of controls. It may have a conductor 57.
  • the semiconductor device 1C has a first power supply terminal 21, a first output terminal 22, a first ground terminal 23, a second power supply terminal 24, a second output terminal 25, a second ground terminal 26, and a plurality of control terminals 27. You may.
  • the volumes of the first power supply conductors 51A and 51B are made smaller than the volumes of the first output conductors 52A and 52B and the first ground conductor 53, but the volume is not limited to this.
  • the volume of the first output conductors 52A and 52B may be smaller than the volumes of the first power supply conductors 51A and 51B and the first ground conductor 53, or the volume of the first ground conductor 53 may be set to the volume of the first power supply. It may be smaller than the volumes of the conductors 51A and 51B and the first output conductors 52A and 52B.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 can be changed in the same manner.
  • the type of the conductor that reduces the volume is not limited to one type, and may be two types.
  • the volumes of the first power supply conductors 51A and 51B and the volumes of the first output conductors 52A and 52B may be smaller than the volume of the first ground conductor 53.
  • the volume of the first power supply conductors 51A and 51B and the volume of the first ground conductor 53 may be smaller than the volume of the first output conductors 52A and 52B.
  • the volume of the first output conductors 52A and 52B and the volume of the first ground conductor 53 may be smaller than the volume of the first power supply conductors 51A and 51B.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 can be changed in the same manner. Further, as the configuration for reducing the volume of the conductor, either the configuration in each embodiment or the configuration in each modification can be used.
  • the volume of the same type of conductor is reduced, such that the volume of the first power supply conductors 51A and 51B is smaller than the volume of the first output conductors 52A and 52B and the first ground conductor 53.
  • the types of conductors that reduce the volume may be different from each other. In other words, the volume of any 1 to 4 conductors out of the 5 conductors of the first power supply conductors 51A and 51B, the first output conductors 52A and 52B and the first ground conductor 53 is used as the remaining conductors. Make it smaller than the volume of.
  • the volume of the first power supply conductor 51A and the volume of the first output conductor 52A are smaller than the volumes of the first power supply conductor 51B, the first output conductor 52B, and the first ground conductor 53.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B, and the second ground conductor 56 can be changed in the same manner. Further, as the configuration for reducing the volume of the conductor, either the configuration in each embodiment or the configuration in each modification can be used.
  • the conductor near the substrate side surface 13 and the conductor near the substrate side surface 14 are reduced so that the volumes of the first power supply conductors 51A and 51B and the volumes of the second power supply conductors 54A and 54B are reduced respectively.
  • the type of conductor that reduces the volume is the same as that of the conductor, but the present invention is not limited to this.
  • the types of the conductors that reduce the volume may be different from each other.
  • the types of conductors having a smaller volume may be different from each other.
  • the volumes of the first power supply conductors 51A and 51B are made smaller than the volumes of the first output conductors 52A and 52B and the volume of the first ground conductor 53, and the volumes of the second output conductors 55A and 55B are set to the first. It may be smaller than the volumes of the two power supply conductors 54A and 54B and the volume of the second ground conductor 56.
  • the configuration for reducing the volume of the conductor either the configuration in each embodiment or the configuration in each modification can be used.
  • the volume of the first power supply conductor 51 is made smaller than the volume of the first output conductor 52 and the first ground conductor 53, but the volume is not limited to this.
  • the volume of the first output conductor 52 may be smaller than the volume of the first power supply conductor 51 and the first ground conductor 53, or the volume of the first ground conductor 53 may be set to the volume of the first power supply conductor 51 and It may be smaller than the volume of the first output conductor 52.
  • the type of the conductor that reduces the volume is not limited to one type, and may be two types.
  • the volume of the first power supply conductor 51 and the volume of the first output conductor 52 may be smaller than the volume of the first ground conductor 53.
  • the volume of the first power supply conductor 51 and the volume of the first ground conductor 53 may be smaller than the volume of the first output conductor 52.
  • the volume of the first output conductor 52 and the volume of the first ground conductor 53 may be smaller than those of the first power supply conductor 51.
  • the second power supply conductor 54, the second output conductor 55, and the second ground conductor 56 can be changed in the same manner. Further, as the configuration for reducing the volume of the conductor, either the configuration in each embodiment or the configuration in each modification can be used.
  • the conductor near the side surface 13 of the substrate and the conductor near the side surface 14 of the substrate are arranged so that the volume of the first power supply conductor 51 and the volume of the second power supply conductor 54 are reduced.
  • the types of conductors that reduce the volume were the same, but the types are not limited to this.
  • the types of the conductors that reduce the volume may be different from each other. In other words, among the first power conductor 51, the first output conductor 52, and the first ground conductor 53, the type of the conductor having a smaller volume, the second power conductor 54, the second output conductor 55, and the first.
  • the types of conductors having a smaller volume may be different from each other.
  • the volume of the first power supply conductor 51 is made smaller than the volume of the first output conductor 52 and the volume of the first ground conductor 53
  • the volume of the second output conductor 55 is set to the volume of the second power supply conductor 54. It may be smaller than the volume and the volume of the second ground conductor 56.
  • the configuration for reducing the volume of the conductor either the configuration in each embodiment or the configuration in each modification can be used.
  • the arrangement mode of the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, and the first ground wiring 43 in the y direction can be arbitrarily changed.
  • the first power supply wirings 41A and 41B are dispersedly arranged on both sides of the first ground wiring 43 arranged in the central portion of the substrate 10 in the y direction, and the first ground is arranged with respect to the first power supply wiring 41A.
  • the first output wiring 42A is arranged on the opposite side of the wiring 43 in the y direction, and the first output wiring 42B is arranged on the opposite side of the first ground wiring 43 in the y direction with respect to the first power supply wiring 41B. You may be.
  • the arrangement mode of the first power supply conductors 51A and 51B, the first output conductors 52A and 52B, and the first ground conductor 53 in the y direction is changed.
  • the arrangement mode of the second power supply wiring 44A, 44B, the second output wiring 45A, 45B, and the second ground wiring 46 in the y direction can be arbitrarily changed.
  • the second power supply wirings 44A and 44B are dispersedly arranged on both sides of the second ground wiring 46 arranged in the central portion of the substrate 10 in the y direction, and the second ground is arranged with respect to the second power supply wiring 44A.
  • the second output wiring 45A is arranged on the opposite side of the wiring 46 in the y direction, and the second output wiring 45B is arranged on the opposite side of the second ground wiring 46 in the y direction with respect to the second power supply wiring 44B. You may be.
  • the arrangement mode of the second power supply conductors 54A and 54B, the second output conductors 55A and 55B and the second ground conductor 56 in the y direction is changed.
  • the arrangement of the second power supply wiring 44A, 44B, the second output wiring 45A, 45B, and the second ground wiring 46 in the y direction is such that the first power supply wiring 41A, 41B, the first output wiring 42A, 42B, and the first ground wiring. It may be different from the arrangement mode of 43.
  • control conductor 57 has an end control conductor 57C, a central control conductor 57D, and an intermediate control conductor 57E having different areas of the top surface 50A, but is not limited thereto.
  • the control conductor 57 may be composed of an end control conductor 57C and an intermediate control conductor 57E. That is, the central control conductor 57D may be changed to the intermediate control conductor 57E.
  • the control conductor 57 may be composed of only the intermediate control conductor 57E. That is, the end control conductor 57C and the central control conductor 57D may be changed to the intermediate control conductor 57E, respectively.
  • the length in the x direction and the length in the y direction can be arbitrarily changed for each of the top surfaces 50A of the four end control conductors 57C.
  • the length of the top surface 50A of the end control conductor 57C in the x direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the length of the top surface 50A of the second power supply conductors 54A and 54B. It may be longer or shorter than the length in the x direction of.
  • the length of the top surface 50A of the end control conductor 57C in the y direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the length of the top surface 50A of the second power supply conductors 54A and 54B. May be equal to the length in the x direction of. Further, the length of the top surface 50A of the end control conductor 57C in the y direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the length of the top surface 50A of the second power supply conductors 54A and 54B. It may be shorter than the length in the x direction.
  • the length in the x direction and the length in the y direction can be arbitrarily changed for each of the top surfaces 50A of the plurality of intermediate control conductors 57E.
  • the length of the top surface 50A of the intermediate control conductor 57E in the x direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the length of the top surface 50A of the second power supply conductors 54A and 54B. It may be equal to the length in the x direction.
  • the length of the top surface 50A of the intermediate control conductor 57E in the x direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the x of the top surface 50A of the second power supply conductors 54A and 54B. It may be longer than the length in the direction.
  • the length of the top surface 50A of the intermediate control conductor 57E in the y direction is the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the y direction and the length of the top surfaces 50A of the second power supply conductors 54A and 54B in the y direction. It may be longer or shorter than the length of.
  • the length of the central control conductor 57D in the x direction and the length in the y direction can be arbitrarily changed.
  • the length of the central control conductor 57D in the x direction is the length of the top surfaces 50A of the first power conductors 51A and 51B in the x direction and the length of the top surfaces 50A of the second power conductors 54A and 54B in the x direction. May be equal to.
  • the length of the top surface 50A of the central control conductor 57D in the x direction is the length of the top surface 50A of the first power supply conductors 51A and 51B in the x direction and the x of the top surface 50A of the second power supply conductors 54A and 54B.
  • the length of the top surface 50A of the central control conductor 57D in the y direction is the length of the top surfaces 50A of the first power supply conductors 51A and 51B in the y direction and the length of the top surfaces 50A of the second power supply conductors 54A and 54B in the y direction. It may be longer or shorter than the length of.
  • At least one of the area of the top surface 50A of the first power supply conductors 51A and 51B and the area of the top surface 50A of the second power supply conductors 54A and 54B is equal to the area of the top surface 50A of the control conductor 57. You may. Further, at least one of the area of the top surface 50A of the first power supply conductors 51A and 51B and the area of the top surface 50A of the second power supply conductors 54A and 54B is the top surface 50A of the intermediate control conductor 57E among the control conductors 57. It may be equal to the area of.
  • At least one of the volumes of the first power supply conductors 51A and 51B and the volumes of the second power supply conductors 54A and 54B may be equal to the volume of the control conductor 57. Further, at least one of the volumes of the first power supply conductors 51A and 51B and the volumes of the second power supply conductors 54A and 54B may be equal to the volume of the intermediate control conductor 57E among the control conductors 57.
  • the positions of the first power supply conductors 51A and 51B with respect to the first output conductors 52A and 52B and the first ground conductor 53 in the x direction can be arbitrarily changed.
  • the positions of the second power supply conductors 54A and 54B in the x direction with respect to the second output conductors 55A and 55B and the second ground conductor 56 can be arbitrarily changed.
  • the positions of the first power supply conductors 51A and 51B and the second power supply conductors 54A and 54B in the x direction may be changed as in the first example shown in FIG. 47 and the second example shown in FIG. 48.
  • the edge of the top surfaces 50A of the first power supply conductors 51A and 51B in the x direction near the resin side surface 32 is defined as the end edge 51a, which is opposite to the resin side surface 32.
  • the edge on the side is the edge 51b.
  • the edge near the resin side surface 32 is the edge 52a
  • the edge opposite to the resin side surface 32 is the edge 52b. ..
  • the edge in the x direction of the top surface 50A of the first ground conductor 53 the edge near the resin side surface 32 is referred to as the edge 53a, and the edge opposite to the resin side surface 32 is referred to as the edge 53b.
  • the edge near the resin side surface 33 is defined as the edge 54a, and the edge opposite to the resin side surface 33 is defined as the edge 54b. ..
  • the edge near the resin side surface 33 is defined as the edge 55a, and the edge opposite to the resin side surface 33 is defined as the edge 55b. ..
  • the edge near the resin side surface 33 is the edge 56a, and the edge opposite to the resin side surface 33 is the edge 56b.
  • the edge 51b of the first power supply conductors 51A and 51B is the edge 52b of the first output conductors 52A and 52B and the edge of the first ground conductor 53 in the x direction. It is aligned with 53b. In the x direction, the edge 54b of the second power conductors 54A and 54B is aligned with the edge 55b of the second output conductors 55A and 55B and the edge 56b of the second ground conductor 56.
  • the edge 51b of the first power supply conductors 51A and 51B is the edge 52b of the first output conductors 52A and 52B and the edge of the first ground conductor 53 in the x direction. It is located closer to the side surface 13 of the substrate than 53b. Further, in the x direction, the edge 51a of the first power supply conductors 51A and 51B is farther from the substrate side surface 13 than the edge 52a of the first output conductors 52A and 52B and the edge 51a of the first ground conductor 53. positioned. That is, as shown by the alternate long and short dash line in FIG.
  • the first power supply conductors 51A and 51B, the first output conductors 52A and 52B and the first ground conductor 53 are in the x direction of the first power supply conductors 51A and 51B.
  • the central portion, the central portion of the first output conductors 52A and 52B in the x direction, and the central portion of the first ground conductor 53 in the x direction are arranged so as to be aligned with each other in the x direction.
  • the edge 54b of the second power conductors 54A and 54B is located closer to the substrate side surface 14 than the edge 55b of the second output conductors 55A and 55B and the edge 56b of the second ground conductor 56 in the x direction. There is. Further, in the x direction, the edge 54a of the second power conductors 54A and 54B is farther from the substrate side surface 14 than the edge 55a of the second output conductors 55A and 55B and the edge 56a of the second ground conductor 56. positioned. That is, as shown by the alternate long and short dash line in FIG.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B and the second ground conductor 56 are the second power supply conductors 54A and 54B in the x direction.
  • the central portion, the central portion of the second output conductors 55A and 55B in the x direction, and the central portion of the second ground conductor 56 in the x direction are arranged so as to be aligned with each other in the x direction.
  • FIGS. 47 and 48 by reducing the volumes of the first power supply conductors 51A and 51B and the second power supply conductors 54A and 54B, the positions of the first power supply conductors 51A and 51B in the x direction and the second power supply An example in which the positions of the conductors 54A and 54B in the x direction are changed is shown, but the present invention is not limited to this.
  • the volume of the top surface 50A is reduced by shortening the length in the x direction of the conductor in the x direction. It suffices if the position has been changed.
  • the second power supply conductors 54A and 54B, the second output conductors 55A and 55B and the second ground conductor 56 the x of the conductor whose volume is reduced by shortening the length of the top surface 50A in the x direction. It suffices if the position of the direction is changed. Further, the first power supply conductor 51, the first output conductor 52, the first ground conductor 53, the second power supply conductor 54, the second output conductor 55, and the second ground conductor 56 of the second embodiment are also provided. It can be changed in the same way.
  • the volume of the first driving conductor is smaller than the volume of the second driving conductor.
  • a resin layer processing step for reducing the thickness of the resin layer is further provided, and in the resin layer processing step, the end face in the thickness direction of the first drive conductor and the end face in the thickness direction of the second drive conductor are formed.
  • the thickness of the first driving conductor is made smaller than the thickness of the second driving conductor, and in the resin layer processing step, the thickness of the first driving conductor and the second driving conductor are reduced.
  • a method of manufacturing a semiconductor device that equalizes the thickness of a body.
  • the volume of the first driving conductor is made smaller than the volume of the second driving conductor in the step prior to the resin layer forming step.
  • the warpage of the base material can be reduced even if the resin layer is heated during the formation of the resin layer in the resin layer forming step. Therefore, the semiconductor device can be stably manufactured.
  • the element mounting process for mounting semiconductor elements on multiple wires It is a manufacturing method of a semiconductor device provided with The plurality of terminal pillars have a first drive terminal pillar and a second drive terminal pillar through which a drive current of the semiconductor element flows, and in the terminal pillar forming step, the volume of the first drive terminal pillar is the first. 2 A method for manufacturing a semiconductor device, which is smaller than the volume of the drive terminal pillar.
  • the volume of the first drive terminal pillar is smaller than the volume of the second drive terminal pillar.
  • Appendix C2 The present invention is described in Appendix C1, further comprising a substrate processing step of reducing the thickness of the substrate, and processing the substrate so that the end faces in the thickness direction of the plurality of terminal pillars are exposed from the substrate in the substrate processing step. Manufacturing method of semiconductor devices.
  • Appendix D1 A substrate having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction, Wiring arranged on the main surface of the substrate and including the first drive wiring and the second drive wiring, A semiconductor element electrically connected to the first drive wiring and the second drive wiring, A first drive conductor that is arranged on the same side as the semiconductor element with respect to the substrate in a portion outside the semiconductor element when viewed in the thickness direction and is electrically connected to the first drive wiring.
  • a second drive conductor that is arranged on the same side as the semiconductor element with respect to the substrate in a portion outside the semiconductor element when viewed in the thickness direction and is electrically connected to the second drive wiring.
  • the wiring and the semiconductor element are sealed, and the first drive is such that the surface of the first drive conductor and the second drive conductor on the opposite side of the substrate is exposed in the thickness direction.
  • Each of the first driving conductor and the second driving conductor has a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • the semiconductor device according to Appendix D1 wherein the area of the top surface of the first drive conductor is smaller than the area of the top surface of the second drive conductor.
  • Appendix D3 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the shapes of the top surfaces of the first driving conductor and the second driving conductor as viewed in the thickness direction are rectangular in which the first direction is the short side direction and the second direction is the long side direction, respectively.
  • the semiconductor device according to Appendix D2 wherein the length in the second direction on the top surface of the first driving conductor is shorter than the length in the second direction on the top surface of the second driving conductor.
  • Appendix D4 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the shapes of the top surfaces of the first driving conductor and the second driving conductor as viewed in the thickness direction are rectangular in which the first direction is the short side direction and the second direction is the long side direction, respectively.
  • the semiconductor device according to Appendix D2 wherein the length in the first direction on the top surface of the first driving conductor is shorter than the length in the first direction on the top surface of the second driving conductor.
  • the second driving conductor is arranged closer to the central portion of the main surface of the substrate in the arrangement direction of the first driving conductor and the second driving conductor than the first driving conductor.
  • Appendix D6 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the semiconductor element has a control circuit and has a control circuit. It has a plurality of control conductors electrically connected to the control circuit and has a plurality of control conductors. The plurality of control conductors are arranged so as to be separated from each other in the second direction.
  • the semiconductor device according to any one of Appendix D1 to D5, wherein the volume of the second driving conductor is larger than the volume of the control conductor.
  • the first driving conductor, the second driving conductor, and the control conductor each have a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • the semiconductor device according to Appendix D6 wherein the area of the top surface of the second driving conductor is larger than the area of the top surface of the control conductor.
  • the shape of the top surface of the second driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • the shape of the top surface of the control conductor viewed in the thickness direction is a rectangular shape having a side along the first direction and a side along the second direction.
  • the length of the second direction on the top surface of the second driving conductor is longer than the length of the first direction and the length of the second direction on the top surface of the control conductor, as described in Appendix D7.
  • Appendix D9 The semiconductor device according to any one of Appendix D6 to D8, wherein the plurality of control conductors are arranged outside the first driving conductor and the second driving conductor in the first direction.
  • the shape of the substrate viewed in the thickness direction is a rectangular shape having a side along the first direction and a side along the second direction.
  • the control conductor is arranged between the end control conductors located at the four corners of the substrate and the second direction of the two end control conductors when the substrate is viewed from the thickness direction.
  • Including intermediate control conductors The end control conductor and the intermediate control conductor each have a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • Appendix D11 The semiconductor device according to Appendix D10, wherein the volume of the second driving conductor is larger than the volume of the end control conductor.
  • the second driving conductor has a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • the shape of the top surface of the second driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • the shape of the top surface of the end control conductor viewed in the thickness direction is a rectangular shape having a side along the first direction and a side along the second direction.
  • the length of the second direction on the top surface of the second driving conductor is longer than the length of the first direction and the length of the second direction on the top surface of the end control conductor.
  • Appendix D14 The semiconductor device according to any one of Appendix D6 to D9, wherein the volume of the first driving conductor is equal to or larger than the volume of the control conductor.
  • Appendix D15 The semiconductor device according to any one of Appendix D10 to D13, wherein the volume of the first driving conductor is smaller than the volume of the end control conductor.
  • the first driving conductor has a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin, and the area of the top surface of the first driving conductor is The semiconductor device according to Appendix D15, which is smaller than the area of the top surface of the end control conductor.
  • the shape of the top surface of the first driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • the length in the second direction on the top surface of the first driving conductor is shorter than at least one of the length in the first direction and the length in the second direction on the top surface of the end control conductor.
  • Appendix D18 The semiconductor device according to any one of Appendix D10 to D13, wherein the volume of the first driving conductor is equal to or larger than the volume of the intermediate control conductor.
  • the first driving conductor has a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • Appendix D20 The wiring has a control wiring that connects the control circuit and the control conductor.
  • Appendix D21 The semiconductor device according to any one of Appendix D10 to D20, wherein each of the plurality of control conductors is located outside the semiconductor element.
  • Appendix D22 A substrate having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction, Wiring arranged on the main surface of the substrate and including the first drive wiring and the second drive wiring, A semiconductor element mounted on the main surface of the substrate and electrically connected to the first drive wiring and the second drive wiring.
  • a first drive conductor that penetrates the substrate in the thickness direction so as to be exposed on the main surface of the substrate and the back surface of the substrate and is electrically connected to the first drive wiring.
  • a second drive conductor that penetrates the substrate in the thickness direction so as to be exposed on the main surface of the substrate and the back surface of the substrate and is electrically connected to the second drive wiring.
  • a sealing resin that seals the wiring and the semiconductor element With The first driving conductor and the second driving conductor are arranged so as to be separated from each other in a predetermined direction when viewed from the back surface of the substrate.
  • the first driving conductor and the second driving conductor each have a top surface exposed from the back surface of the substrate.
  • Appendix D24 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the shapes of the top surfaces of the first driving conductor and the second driving conductor as viewed in the thickness direction are rectangular in which the first direction is the short side direction and the second direction is the long side direction, respectively.
  • Appendix D25 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the shapes of the top surfaces of the first driving conductor and the second driving conductor as viewed in the thickness direction are rectangular in which the first direction is the short side direction and the second direction is the long side direction, respectively.
  • the second driving conductor is arranged closer to the central portion of the main surface of the substrate in the arrangement direction of the first driving conductor and the second driving conductor than the first driving conductor, Appendix D22.
  • the semiconductor device according to any one of D25.
  • Appendix D27 Assuming that the arrangement direction of the first driving conductor and the second driving conductor is the first direction, and the thickness direction and the direction orthogonal to the first direction are the second directions.
  • the semiconductor element has a control circuit and has a control circuit. It has a plurality of control conductors electrically connected to the control circuit and has a plurality of control conductors. The plurality of control conductors are arranged apart from each other in the second direction.
  • the semiconductor device according to any one of Appendix D22 to D26, wherein the volume of the second driving conductor is larger than the volume of the control conductor.
  • the first driving conductor, the second driving conductor, and the control conductor each have a top surface exposed from the back surface of the substrate.
  • the shape of the top surface of the second driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • the shape of the top surface of the control conductor is a rectangular shape having a side along the first direction and a side along the second direction.
  • the length of the second direction on the top surface of the second driving conductor is longer than the length of the first direction and the length of the second direction on the top surface of the control conductor, according to Appendix D28.
  • Appendix D30 The semiconductor device according to any one of Appendix D27 to D29, wherein the plurality of control conductors are arranged outside the first driving conductor and the second driving conductor in the first direction.
  • the shape of the substrate viewed in the thickness direction is a rectangular shape having a side along the first direction and a side along the second direction.
  • the control conductor is arranged between the end control conductors located at the four corners of the substrate and the second direction of the two end control conductors when the substrate is viewed from the thickness direction.
  • the end control conductor and the intermediate control conductor each have a top surface exposed from the back surface of the substrate.
  • the semiconductor device according to Appendix D30 wherein the area of the top surface of the end control conductor is larger than the area of the top surface of the intermediate control conductor.
  • Appendix D32 The semiconductor device according to Appendix D31, wherein the volume of the second driving conductor is larger than the volume of the end control conductor.
  • the second driving conductor has a top surface exposed from the back surface of the substrate.
  • the shape of the top surface of the second driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • the shape of the top surface of the end control conductor is a rectangular shape having a side along the first direction and a side along the second direction.
  • the length of the second direction on the top surface of the second driving conductor is longer than the length of the first direction and the length of the second direction on the top surface of the end control conductor, according to Appendix D33.
  • Appendix D35 The semiconductor device according to any one of Appendix D27 to D30, wherein the volume of the first driving conductor is equal to or larger than the volume of the control conductor.
  • Appendix D36 The semiconductor device according to any one of Appendix D31 to D34, wherein the volume of the first driving conductor is smaller than the volume of the end control conductor.
  • the first driving conductor has a top surface exposed from the back surface of the substrate.
  • Appendix D38 The shape of the top surface of the first driving conductor viewed in the thickness direction is a rectangular shape in which the first direction is the short side direction and the second direction is the long side direction.
  • Appendix D39 The semiconductor device according to any one of Appendix D31 to D34, wherein the volume of the first driving conductor is equal to or larger than the volume of the intermediate control conductor.
  • the first driving conductor has a top surface exposed from the back surface of the substrate.
  • the wiring has a control wiring that connects the control circuit and the control conductor.
  • the semiconductor device according to any one of Appendix D31 to D40, wherein the width of the first drive wiring and the width of the second drive wiring are each larger than the width of the control wiring.
  • Appendix D42 The semiconductor device according to any one of Appendix D31 to D41, wherein each of the plurality of control conductors is located outside the semiconductor element.
  • Appendix D43 The thickness of the first drive conductor is thicker than the thickness of the first drive wiring.
  • the first drive wiring has a wide wiring portion having a wide width and a narrow wiring portion having a narrow width.
  • the first driving conductor is arranged in the wide wiring portion.
  • the semiconductor device according to any one of Appendix D1 to D43, wherein the narrow wiring portion is located inward of the wide wiring portion in the extending direction of the first drive wiring.
  • Appendix D45 The semiconductor device according to Appendix D44, wherein the width of the wide wiring portion is larger than the length of the top surface of the first driving conductor in the first direction.
  • Appendix D46 The semiconductor device according to Appendix D 44 or 45, wherein the narrow wiring portion of the first drive wiring has a wide portion in which the width of the narrow wiring portion is widened.
  • the second drive wiring has a wide wiring portion having a wide width and a narrow wiring portion having a narrow width.
  • the second driving conductor is arranged in the wide wiring portion.
  • the semiconductor device according to any one of Appendix D1 to D46, wherein the narrow wiring portion is located inward of the wide wiring portion in the extending direction of the second drive wiring.
  • Appendix D48 The semiconductor device according to Appendix D47, wherein the width of the wide wiring portion of the second drive wiring is larger than the length of the second drive conductor in the first direction.
  • Appendix D49 In the portion of the second drive wiring that connects the wide wiring portion and the narrow wiring portion, an inclined portion that is inclined so that the width becomes narrower from the wide wiring portion toward the narrow wiring portion is formed.
  • Appendix D50 Further provided with a first drive terminal and a second drive terminal, Each of the first driving conductor and the second driving conductor has a top surface exposed from the side opposite to the substrate in the thickness direction with respect to the sealing resin.
  • the first drive terminal is formed so as to cover the top surface of the first drive conductor.
  • the semiconductor device according to any one of Appendix D1 to D21, wherein the second drive terminal is formed so as to cover the top surface of the second drive conductor.
  • Appendix D51 Further provided with a first drive terminal and a second drive terminal, The first driving conductor and the second driving conductor each have a top surface exposed from the back surface of the substrate.
  • the first drive terminal is formed so as to cover the top surface of the first drive conductor.
  • the semiconductor device according to any one of Appendix D22 to D42, wherein the second drive terminal is formed so as to cover the top surface of the second drive conductor.
  • Appendix D52 The semiconductor device according to any one of Appendix D1 to D21, wherein the substrate is made of a single crystal intrinsic semiconductor material.
  • Appendix D53 The semiconductor device according to any one of Appendix D1 to D52, wherein the sealing resin is made of a thermosetting resin.
  • 1A, 1B, 1C Semiconductor device 10 ... Board 11 ... Board main surface 12 ... Board back surface 20, 20X ... Terminals 21,21A, 21B ... First power supply terminal (first drive terminal) 22, 22A, 22B ... 1st output terminal (2nd drive terminal) 23 ... 1st ground terminal (2nd drive terminal) 24, 24A, 24B ... 2nd power supply terminal (1st drive terminal) 25, 25A, 25B ... 2nd output terminal (2nd drive terminal) 26 ... 2nd ground terminal (2nd drive terminal) 30 ... Sealing resin 31 ... Mounting surface 40, 40X ... Wiring 41, 41A, 41B ...
  • first, second, third, etc. in the present disclosure are merely used as labels, and are not necessarily intended to give permutations or superiority or inferiority to those objects.
  • the term “facial” in the present disclosure refers to a state in which adjacent surfaces are smoothly connected by the manufacturing method exemplified in the present disclosure. Between these surfaces, there may be discontinuous parts or stepped parts that are inevitably generated due to, for example, a manufacturing method, a manufacturing error, and a difference in the coefficient of thermal expansion of the material.
  • something A is formed on a certain thing B
  • something A is formed on a certain thing B
  • something B means “there is a certain thing A” unless otherwise specified. It includes “being formed directly on the object B” and “being formed on the object B with the object A while interposing another object between the object A and the object B”.
  • something A is placed on something B” and “something A is placed on something B” means “something A is placed on something B” unless otherwise specified. It includes "being placed directly on B” and “being placed on a certain thing B while having another thing intervening between a certain thing A and a certain thing B".
  • the semiconductor device A1 includes a semiconductor element 10, a substrate 20, an insulating film 29, a plurality of wiring layers 30, a plurality of second columnar electrodes 41, a plurality of first columnar electrodes 42, a plurality of junctions 50, and a plurality of external electrodes 60. It also includes a resin member 70.
  • FIG. 49 is a perspective view showing the semiconductor device A1.
  • FIG. 50 is a plan view showing the semiconductor device A1.
  • FIG. 51 is a plan view of FIG. 50 in which a plurality of external electrodes 60 are omitted and the semiconductor element 10 and the resin member 70 are shown by imaginary lines (dashed-dotted lines).
  • FIG. 52 is a front view showing the semiconductor device A1.
  • FIG. 53 is a side view (left side view) showing the semiconductor device A1.
  • FIG. 54 is a cross-sectional view taken along the line 54-54 of FIG.
  • FIG. 55 is an enlarged view of a part of FIG. 54.
  • FIG. 56 is a cross-sectional view taken along the line 56-56 of FIG.
  • FIG. 57 is an enlarged view of a part of FIG. 56.
  • FIG. 58 is a cross-sectional view taken along the line 58-58 of FIG.
  • FIG. 59 is an enlarged view of a part of FIG. 58.
  • the three directions orthogonal to each other are defined as the x direction, the y direction, and the z direction.
  • the z direction is the thickness direction of the semiconductor device A1.
  • the x direction is the left-right direction in the plan view (see FIG. 50) of the semiconductor device A1.
  • the y direction is the vertical direction in the plan view (see FIG. 50) of the semiconductor device A1. If necessary, one in the x direction is set to the x1 direction, and the other in the x direction is set to the x2 direction.
  • one in the y direction is the y1 direction
  • the other in the y direction is the y2 direction
  • one in the z direction is the z1 direction
  • the other in the z direction is the z2 direction.
  • the z1 direction may be referred to as the lower side
  • the z2 direction may be referred to as the upper side.
  • the semiconductor device A1 is surface-mounted on a circuit board of an electronic device or the like.
  • solder hereinafter referred to as “mounting solder”.
  • the surface of the semiconductor device A1 facing the z2 direction faces the circuit board and is in contact with the mounting solder.
  • the thickness (dimension in the z direction) of the semiconductor device A1 is, for example, about 550 ⁇ m.
  • the semiconductor element 10 is an element that serves as a functional center of the semiconductor device A1.
  • the semiconductor element 10 is, for example, an integrated circuit (IC) such as an LSI (Large Scale Integration), a voltage control element such as an LDO (Low Drop Out), an amplification element such as an operational amplifier, or a discrete component such as a transistor or a diode. It may be either.
  • IC integrated circuit
  • the semiconductor element 10 has a structure that can be surface-mounted.
  • the semiconductor element 10 has, for example, a rectangular shape when viewed in the z direction (hereinafter, also referred to as “planar view”), but the plan view shape is not particularly limited.
  • the semiconductor element 10 is conductively bonded to the plurality of wiring layers 30 by the plurality of bonding portions 50.
  • the semiconductor element 10 has an element main surface 101 and an element back surface 102.
  • the element main surface 101 and the element back surface 102 are separated from each other in the z direction.
  • the element main surface 101 faces the z2 direction, and the element back surface 102 faces the z1 direction.
  • a plurality of element electrodes 11 are formed on the back surface 102 of the element.
  • Each of the plurality of element electrodes 11 is made of, for example, Al (aluminum).
  • Each of the plurality of element electrodes 11 is a terminal in the semiconductor element 10.
  • the plurality of element electrodes 11 overlap the plurality of joints 50 in a plan view. The number and position of the plurality of element electrodes 11 can be appropriately changed by the semiconductor element 10.
  • the substrate 20 supports the semiconductor element 10.
  • the substrate 20 is made of a single crystal intrinsic semiconductor material (for example, Si (silicon)).
  • the substrate 20 has, for example, a rectangular shape in a plan view.
  • the substrate 20 has a substrate main surface 201, a substrate back surface 202, a plurality of first substrate side surfaces 203, a plurality of second substrate side surfaces 204, and a plurality of substrate connecting surfaces 205.
  • the substrate main surface 201 and the substrate back surface 202 are separated from each other in the z direction.
  • the substrate main surface 201 faces the z2 direction, and the substrate back surface 202 faces the z1 direction.
  • the substrate main surface 201 faces the semiconductor element 10.
  • the substrate main surface 201 and the substrate back surface 202 are flat, respectively.
  • the plurality of first substrate side surfaces 203 and the plurality of second substrate side surfaces 204 are located between the substrate main surface 201 and the substrate back surface 202 in the z direction, respectively.
  • the plurality of first substrate side surfaces 203 and the plurality of second substrate side surfaces 204 are flat.
  • the edge of each first substrate side surface 203 on the z2 direction side is connected to the substrate main surface 201, and the edge of each second substrate side surface 204 on the z1 direction side is connected to the substrate back surface 202.
  • the z-direction dimension of each first substrate side surface 203 is smaller than the z-direction dimension of each second substrate side surface 204.
  • each first substrate side surface 203 in the z direction is about 50 ⁇ m
  • the dimension of each second substrate side surface 204 in the z direction is about 310 ⁇ m.
  • the substrate 20 includes a pair of first substrate side surfaces 203 and a second substrate side surface 204, each of which faces the x1 direction, and a pair of first substrate side surfaces 203 and a first substrate, each of which faces the x2 direction.
  • the first substrate side surface 203 is located inward of the second substrate side surface 204 in a plan view.
  • the plurality of substrate connecting surfaces 205 are connected to the pair of the first substrate side surface 203 and the second substrate side surface 204, respectively.
  • Each substrate connecting surface 205 faces the z2 direction.
  • Each substrate connecting surface 205 is flat.
  • Each substrate connecting surface 205 may be inclined or curved with respect to the xy plane.
  • the width d1 of each substrate connecting surface 205 (see FIGS. 55 and 57) is, for example, about 10 ⁇ m.
  • the width d1 of each substrate connecting surface 205 is a line parallel to the x direction or the y direction from the edge connected to each first substrate side surface 203 to the edge connected to each second substrate side surface 204 on each substrate connecting surface 205.
  • the length of a minute Therefore, in a plan view, the distance between the pair of first substrate side surfaces 203 and the second substrate side surface 204 is, for example, about 10 ⁇ m.
  • the insulating film 29 is formed on the main surface 201 of the substrate.
  • the insulating film 29 covers the entire surface of the substrate main surface 201.
  • the insulating film 29 is composed of, for example, an oxide film (SiO 2 ) and a nitride film (Si 3 N 4 ) laminated on the oxide film.
  • the plurality of wiring layers 30 are formed on the substrate main surface 201 of the substrate 20 via the insulating film 29.
  • the plurality of wiring layers 30 form a part of the conductive path between the semiconductor element 10 and the circuit board on which the semiconductor device A1 is mounted.
  • the plurality of wiring layers 30 are separated from each other.
  • each of the plurality of wiring layers 30 is composed of a base layer 301 and a plating layer 302.
  • the base layer 301 is in contact with the insulating film 29.
  • the base layer 301 is composed of a barrier layer in contact with the insulating film 29 and a seed layer laminated on the barrier layer.
  • the barrier layer is made of, for example, Ti (titanium).
  • the seed layer is made of, for example, Cu (copper).
  • the base layer 301 can be formed by, for example, a sputtering method.
  • the plating layer 302 is laminated on the base layer 301. In each wiring layer 30, the plating layer 302 serves as a main conductive path.
  • the plating layer 302 is made of, for example, Cu.
  • the plating layer 302 can be formed by, for example, electrolytic plating.
  • the thickness of the base layer 301 (dimensions in the z direction) is, for example, about 200 nm to 900 nm, and the thickness of the plating layer 302 (dimensions in the z direction) is, for example, about 5 ⁇ m to 25 ⁇ m.
  • the thickness (dimension in the z direction) of each wiring layer 30 is, for example, about 5 ⁇ m to 25 ⁇ m.
  • the plurality of wiring layers 30 include a plurality of wiring portions 31 and a plurality of wiring portions 32.
  • Each of the plurality of wiring portions 31 conducts to either the power supply terminal of the semiconductor element 10 or the ground terminal of the semiconductor element 10.
  • Each of the plurality of wiring portions 32 conducts to terminals (for example, signal terminals) other than the power supply terminal and the ground terminal of the semiconductor element 10.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 are formed on the plurality of wiring layers 30 as shown in FIGS. 51 and 56 to 58.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 are separated from each other.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 are located outside the semiconductor element 10 in a plan view, respectively.
  • the semiconductor element 10 is surrounded by the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42.
  • Each of the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 protrudes from each wiring layer 30 in the z2 direction in a plan view. As shown in FIG.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 are respectively located inward of the peripheral edges of both the substrate 20 and the resin member 70 in a plan view.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 are each made of, for example, Cu.
  • the plurality of second columnar electrodes 41 and the plurality of first columnar electrodes 42 can each be formed by, for example, electrolytic plating.
  • each second columnar electrode 41 has a second top surface 411, a second contact surface 412, a second exposed side surface 413, a second covering side surface 414, and a second connecting surface 415.
  • the second top surface 411 and the second contact surface 412 are separated in the z direction as shown in FIG. 57.
  • the second top surface 411 faces the z2 direction, and the second contact surface 412 faces the z1 direction.
  • the second top surface 411 is exposed from the resin member 70.
  • the second contact surface 412 is in contact with each wiring portion 31.
  • the second exposed side surface 413 and the second coated side surface 414 face outward from the semiconductor device A1 at each of the second columnar electrodes 41.
  • the second exposed side surface 413 and the second covering side surface 414 are located between the second top surface 411 and the second contact surface 412 in the z direction.
  • the edge of the second exposed side surface 413 in the z2 direction is connected to the second top surface 411, and the edge of the second covering side surface 414 is connected to the second contact surface 412 in the z1 direction.
  • the second exposed side surface 413 is exposed from the resin member 70, and the second coated side surface 414 is covered with the resin member 70.
  • the dimension of the second exposed side surface 413 in the z direction is, for example, about 100 ⁇ m, and the dimension of the second coated side surface 414 in the z direction is, for example, about 60 ⁇ m to 90 ⁇ m.
  • the second connecting surface 415 is connected to the second exposed side surface 413 and the second covering side surface 414.
  • the second connecting surface 415 is exposed from the resin member 70.
  • the second connecting surface 415 overlaps the semiconductor element 10 when viewed in either the x direction or the y direction.
  • the width d2 (see FIG. 57) of the second connecting surface 415 is, for example, about 15 ⁇ m.
  • the width d2 of the second connecting surface 415 is a line segment parallel to the x direction or the y direction from the edge connected to the second exposed side surface 413 to the edge connected to the second covering side surface 414 on the second connecting surface 415. The length.
  • the plurality of first columnar electrodes 42 are formed on the plurality of wiring portions 32.
  • Each first columnar electrode 42 has a first top surface 421, a first contact surface 422, a first exposed side surface 423, a first covering side surface 424, and a first connecting surface 425.
  • the four first columnar electrodes 42 located at the four corners of the semiconductor device A1 in a plan view have 2 first exposed side surfaces 423, 1st covering side surface 424, and 1st connecting surface 425, respectively. Have one by one.
  • the first top surface 421 and the first contact surface 422 are separated in the z direction.
  • the first top surface 421 faces the z2 direction, and the first contact surface 422 faces the z1 direction.
  • the first top surface 421 is exposed from the resin member 70.
  • the first contact surface 422 is in contact with each wiring portion 32.
  • the four first columnar electrodes 42 located at the four corners of the semiconductor device A1 in the plan view are more than the other first columnar electrodes 42.
  • the plan view area of the first top surface 421 is large.
  • the first exposed side surface 423 and the first coated side surface 424 face outward from the semiconductor device A1 at each of the first columnar electrodes 42.
  • the first exposed side surface 423 and the first covering side surface 424 are located between the first top surface 421 and the first contact surface 422 in the z direction.
  • the edge of the first exposed side surface 423 in the z2 direction is connected to the first top surface 421, and the edge of the first covering side surface 424 is connected to the first contact surface 422 in the z1 direction.
  • the first exposed side surface 423 is exposed from the resin member 70, and the first coated side surface 424 is covered with the resin member 70.
  • the dimension of the first exposed side surface 423 in the z direction is, for example, about 100 ⁇ m
  • the dimension of the first covering side surface 424 in the z direction is, for example, about 60 ⁇ m to 90 ⁇ m.
  • the first connecting surface 425 is connected to the first exposed side surface 423 and the first covering side surface 424.
  • the first connecting surface 425 is exposed from the resin member 70.
  • the first connecting surface 425 overlaps the semiconductor element 10 when viewed in the x direction or the y direction.
  • the width of the first connecting surface 425 is, for example, about 15 ⁇ m.
  • the width of the second connecting surface 415 is the length of a line segment parallel to the x direction or the y direction from the edge connected to the first exposed side surface 423 to the edge connected to the first covering side surface 424 on the first connecting surface 425.
  • the plan-viewing area of the second top surface 411 of each second columnar electrode 41 is larger than the plan-viewing area of the first top surface 421 of each first columnar electrode 42.
  • the second top surface 411 of each second columnar electrode 41 extends inward of the semiconductor device A1 from the first top surface 421 of each first columnar electrode 42. There is.
  • the plane view area of each second top surface 411 is not limited to the case where it is larger than the plan view area of each first top surface 421, and may be the same or smaller.
  • the plurality of joining portions 50 join the semiconductor element 10 to the plurality of wiring layers 30.
  • the constituent material of each joint 50 is, for example, solder.
  • Each joint 50 is, for example, what is called a solder bump.
  • each bonding portion 50 is interposed between each element electrode 11 of the semiconductor element 10 and each wiring layer 30, and these are conductively bonded.
  • Each of the plurality of external electrodes 60 is a terminal in the semiconductor device A1. As shown in FIGS. 50, 52, and 53, the plurality of external electrodes 60 include one that covers the second top surface 411 and the second exposed side surface 413 of each second columnar electrode 41, and each first columnar electrode 42. Some cover the first top surface 421 and the first exposed side surface 423 of the above.
  • Each external electrode 60 is laminated in the order of, for example, a Ni (nickel) layer, a Pd (palladium) layer, and an Au (gold) layer from the side in contact with the second columnar electrode 41 or the first columnar electrode 42. The Pd layer may not be laminated.
  • Each external electrode 60 can be formed, for example, by electroless plating.
  • the resin member 70 is formed on the substrate 20. As shown in FIGS. 54, 56 and 58, the resin member 70 is a sealing material that covers the semiconductor element 10.
  • the constituent material of the resin member 70 is, for example, a black epoxy resin.
  • the constituent material of the resin member 70 is not limited to the epoxy resin as long as it is a resin material having an electrically insulating property.
  • the resin member 70 can be formed, for example, by molding.
  • the resin member 70 has, for example, a rectangular shape in a plan view.
  • the resin member 70 has a resin main surface 71, a resin back surface 72, a plurality of first resin side surfaces 731, a plurality of second resin side surfaces 732, and a plurality of resin connecting surfaces 733.
  • the resin main surface 71 and the resin back surface 72 are separated from each other in the z direction as shown in FIGS. 54, 56 and 58.
  • the resin main surface 71 faces the z2 direction, and the resin back surface 72 faces the z1 direction.
  • the resin main surface 71 is flat.
  • the resin main surface 71 is flush with each of the second top surfaces 411 (second columnar electrode 41) and each first top surface 421 (first columnar electrode 42). Each second top surface 411 and each first top surface 421 are exposed from the resin main surface 71.
  • the resin main surface 71 faces the circuit board.
  • the resin back surface 72 is in contact with the insulating film 29.
  • the plurality of first resin side surfaces 731 and the plurality of second resin side surfaces 732 are located between the resin main surface 71 and the resin back surface 72 in the z direction, respectively, as shown in FIGS. 54 to 58.
  • the plurality of first resin side surfaces 731 and the plurality of second resin side surfaces 732 are flat.
  • the edge of each first resin side surface 731 in the z2 direction is connected to the resin main surface 71, and the edge of each second resin side surface 732 is connected to the resin back surface 72 in the z1 direction.
  • the dimension of each first resin side surface 731 in the z direction is, for example, about 100 ⁇ m
  • the dimension of each second resin side surface 732 in the z direction is, for example, about 90 ⁇ m.
  • Each first resin side surface 731 is flush with each second exposed side surface 413 (second columnar electrode 41) and each first exposed side surface 423 (first columnar electrode 42). Each second exposed side surface 413 and each first exposed side surface 423 are exposed from the first resin side surface 731.
  • Each second resin side surface 732 is flush with each first substrate side surface 203. Each second resin side surface 732 includes a portion that overlaps the second coated side surface 414 (second columnar electrode 41) or the first coated side surface 424 (first columnar electrode 42) when viewed in the x direction or the y direction.
  • the resin member 70 includes a pair of first resin side surfaces 731 and a second resin side surface 732, each of which faces the x1 direction, and a pair of first resin side surfaces 731 and a second resin, each of which faces the x2 direction. It has a side surface 732, a pair of first resin side surfaces 731 and a second resin side surface 732, each of which faces the y1 direction, and a pair of first resin side surfaces 731 and a second resin side surface 732, each of which faces the y2 direction. There is. In each of these pairs, the first resin side surface 731 is located inward of the second resin side surface 732 in a plan view.
  • the plurality of resin connecting surfaces 733 are connected to the pair of the first resin side surface 731 and the second resin side surface 732, respectively.
  • Each resin connecting surface 733 faces the z2 direction.
  • the resin connecting surface 733 is, for example, flat.
  • the resin connecting surface 733 may be inclined or curved with respect to the xy plane.
  • the resin connecting surface 733 is flush with each of the second connecting surfaces 415 (second columnar electrode 41) and each first connecting surface 425 (first columnar electrode 42).
  • Each second connecting surface 415 and each first connecting surface 425 are exposed from the resin connecting surface 733.
  • Each resin connecting surface 733 overlaps with the semiconductor element 10 when viewed in either the x direction or the y direction.
  • the width d3 see FIG.
  • each resin connecting surface 733 is, for example, about 45 ⁇ m.
  • the width d3 of each resin connecting surface 733 is parallel to the x direction or the y direction from the edge connected to each first resin side surface 731 to the edge connected to each second resin side surface 732 on each resin connecting surface 733. It is called the length of the line segment.
  • the width d2 (see FIG. 57) of the second connecting surface 415 is, for example, about 15 ⁇ m, so that the separation distance d4 (separation distance d4 from each second resin side surface 732 to each second coating side surface 414 in plan view) (See FIG. 57) is, for example, about 30 ⁇ m. The same applies to the separation distance from each second resin side surface 732 to each first coating side surface 424.
  • FIGS. 60 to 73 show a case where a plurality of semiconductor devices A1 are manufactured.
  • 60 to 73 are cross-sectional views showing one step of manufacturing the semiconductor device A1, except for FIGS. 69 and 73, and correspond to the cross section shown in FIG. 56 of the semiconductor device A1.
  • FIG. 69 is an enlarged view of a part of FIG. 68
  • FIG. 73 is an enlarged view of a part of FIG. 72.
  • a substrate 820 is prepared, and an insulating film 829 is formed on the substrate 820.
  • the substrate 820 is made of a single crystal intrinsic semiconductor material.
  • Si is used as the intrinsic semiconductor material.
  • a Si wafer is prepared as the substrate 820.
  • the substrate 820 has a substrate main surface 820a and a substrate back surface 820b that are separated in the z direction.
  • the substrate main surface 820a faces the z2 direction
  • the substrate back surface 820b faces the z1 direction.
  • the subsequent step of forming the insulating film 829 as shown in FIG.
  • the insulating film 829 is formed on the substrate main surface 820a.
  • the insulating film 829 is formed by forming an oxide film (for example, SiO 2 ) on the substrate main surface 820a of the substrate 820 by a thermal oxidation method, and then plasma CVD (Chemical) a nitride film (Si 3 N 4) on the oxide film. It is formed by forming a film by Vapor Deposition).
  • a base layer 830a covering the insulating film 829 is formed.
  • a barrier layer is formed on the entire surface of the insulating film 829 by a sputtering method, and then a seed layer is formed on the barrier layer by a sputtering method.
  • the barrier layer is made of, for example, Ti having a thickness of 100 nm to 300 nm
  • the seed layer is made of, for example, Cu having a thickness of 200 nm to 600 nm.
  • a plurality of plating layers 830b are formed.
  • a plurality of plating layers 830b are formed by electrolytic plating using the base layer 830a as a conductive path.
  • the plating layer 830b is made of, for example, Cu having a thickness of 5 ⁇ m to 25 ⁇ m.
  • a plurality of columnar electrodes 840 are formed on the plurality of plating layers 830b.
  • Each columnar electrode 840 corresponds to either the second columnar electrode 41 or the first columnar electrode 42 of the semiconductor device A1.
  • the base layer 830a and the plating layer 830b are subjected to a conductive path.
  • a plurality of columnar electrodes 840 are formed from the electrolytic plating.
  • the plurality of columnar electrodes 840 are made of, for example, Cu.
  • the plurality of columnar electrodes 840 may later become a plurality of second columnar electrodes 41 and a plurality of first columnar electrodes 42. Since FIG. 63 has a cross section corresponding to FIG. 56, each of the plurality of columnar electrodes 840 shown in FIG. 63 will later become a plurality of second columnar electrodes 41 of the semiconductor device A1.
  • the target of removal of the base layer 830a is a portion where the plurality of plating layers 830b are not laminated.
  • the base layer 830a is removed by wet etching using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2).
  • H 2 SO 4 sulfuric acid
  • H 2 O 2 hydrogen peroxide
  • a plurality of wiring layers 830 are formed by the remaining plurality of base layers 830a and the plurality of plating layers 830b laminated on these layers.
  • the plurality of wiring layers 830 correspond to the plurality of wiring layers 30 of the semiconductor device A1.
  • the plurality of wiring layers 830 may later become a plurality of wiring portions 31 or a plurality of wiring portions 32.
  • the semiconductor element 810 corresponds to the semiconductor element 10 of the semiconductor device A1.
  • the semiconductor element 810 has an element main surface 810a facing the z2 direction and an element back surface 810b facing the z1 direction, and an element electrode (not shown) is formed on the element back surface 810b.
  • a bonding material 850 is formed on each of the plurality of element electrodes of the semiconductor element 810.
  • the bonding material 850 is, for example, a ball-shaped solder bump.
  • the bonding material 850 soldder bump
  • the bonding material 850 is brought into contact with each wiring layer 830, and the bonding material 850 (solder bump) is reflow-heated. After that, the bonding material 850 is solidified by cooling, so that each element electrode of the semiconductor element 810 and each wiring layer 830 are conductively bonded by the bonding material 850 (solder bump).
  • the resin member 870 is formed.
  • molding is performed.
  • This molding may be a transfer method or a compression method.
  • the resin member 870 is made of a material containing, for example, a black epoxy resin.
  • the resin member 870 formed by the resin forming step is located on the insulating film 829 (the substrate main surface 820a of the substrate 820) and covers the semiconductor element 810. Further, the surface of the resin member 870 facing the z2 direction (resin main surface 871) is located in the z2 direction with respect to the surface of each columnar electrode 840 facing the z2 direction. That is, after the resin forming step, each columnar electrode 840 is covered with the resin member 870.
  • the resin member 870 is ground to expose the columnar electrode 840 from the resin main surface 871.
  • a mechanical grinding machine is used to grind the resin member 870 from the resin main surface 871 in the z1 direction with a grindstone.
  • the resin member 870 is ground until the columnar electrode 840 is exposed from the resin main surface 871.
  • the plurality of columnar electrodes 840 are also partially removed.
  • the thickness of the resin member 870 is reduced.
  • the top surface 840a exposed from the resin member 870 appears on each of the plurality of columnar electrodes 840.
  • the resin main surface 871 and the top surface 840a of each columnar electrode 840 are flush with each other, and grinding marks, which are marks cut by a grindstone, are formed straddling them.
  • a plurality of first notch portions 891 are formed. Specifically, a plurality of first notch portions 891 are formed by making cuts in the plurality of columnar electrodes 840 and the resin member 870 up to the middle of the thickness direction (z direction). In the step of forming the plurality of first cut portions 891 (first cutting step), for example, half-cut dicing using a dicing blade is performed. In the first cutting step, for example, a plurality of first cut portions 891 are formed by half-cut dicing along the cutting line L1 of FIG. 67. In FIG. 67, the cutting line L1 is shown as a rectangle in consideration of the thickness of the dicing blade used.
  • each of the plurality of first notch portions 891 formed in the first cutting step is, for example, about 180 ⁇ m. This width depends on the thickness of the dicing blade used.
  • the external electrode 860 is formed.
  • the step of forming the external electrode 860 for example, by electroplating, each of the Ni layer, the Pd layer, and the Au layer is precipitated in this order to form the external electrode 860.
  • a Ni layer is formed in contact with the top surface 840a and the exposed side surface 840c of each columnar electrode 840 and covering them, and a Pd layer is formed on the Ni layer and an Au layer is formed on the Pd layer.
  • the external electrode 860 may not be one in which the Ni layer, the Pd layer and the Au layer are laminated, but may be one in which the Ni layer and the Au layer are laminated.
  • the substrate grinding step a mechanical grinding machine is used to grind the substrate 820 from the back surface of the substrate 820b in the z2 direction with a grindstone. As a result, the thickness of the substrate 820 is reduced. Grinding marks, which are marks cut by a grindstone, are formed on the back surface 820b of the substrate.
  • the substrate grinding step is preferably performed after the external electrode forming step in order to stably convey the semiconductor device during manufacturing to the electroless plating tank.
  • a plurality of second notch portions 892 are further formed in each of the first notch portions 891 formed during the first cutting step. Specifically, in each of the plurality of first notch portions 891, the resin member 870 is completely cut in the z direction, and the substrate 820 is cut halfway in the thickness direction (z direction) of the substrate 820. Then, a plurality of second notch portions 892 are formed. In the step of forming the plurality of second notch portions 892 (second cutting step), as in the first cutting step, for example, half-cut dicing using a dicing blade is performed.
  • a plurality of second notch portions 892 are formed by half-cut dicing along the cutting line L2 of FIG. 71.
  • the cutting line L2 is shown as a rectangle in consideration of the thickness of the dicing blade used.
  • the width of each of the plurality of second notch portions 892 formed by the second cutting step is, for example, about 90 ⁇ m. This width depends on the thickness of the dicing blade used.
  • the resin member 870 the resin member 870 is cut in the z direction for each of the plurality of semiconductor elements 10 by the second cutting step. Further, the second resin side surface 873b appears on the resin member 870 by the second cutting step. Further, by the second cutting step, the first substrate side surface 820c connected to the substrate main surface 820a appears on the substrate 820. The second resin side surface 873b and the first substrate side surface 820c are flush with each other.
  • the substrate 820 is cut in the z direction at each of the plurality of second notch portions 892 by, for example, blade dicing.
  • blade dicing For example, it cuts along the cutting line L3 of FIG.
  • the thickness of the dicing blade used in the third cutting step is, for example, about 70 ⁇ m.
  • the cutting line L3 is shown as a rectangle in consideration of the thickness of the dicing blade used.
  • the cutting method is not limited to blade dicing, and other dicing methods such as laser dicing or plasma dicing may be used.
  • the substrate 820 is cut in the z direction by the third cutting step.
  • the substrate 820 is formed with a second substrate side surface (second substrate side surface 204 of the semiconductor device A1) located outside the first substrate side surface 820c in a plan view.
  • the pieces divided by the third cutting step are the semiconductor devices A1 shown in FIGS. 49 to 59.
  • the semiconductor device A1 is manufactured by going through each of the above steps. That is, the manufacturing method of the semiconductor device A1 includes a substrate preparation step, an insulating film forming step, a base layer forming step, a plating layer forming step, a columnar electrode forming step, a base layer removing step, an element mounting step, a resin forming step, and a resin grinding step. It has a first cutting process, an external electrode forming process, a substrate grinding process, a second cutting process, and a third cutting process.
  • the base layer forming step, the plating layer forming step, and the base layer removing step may be collectively referred to as a "wiring layer forming step".
  • the manufacturing method of the semiconductor device A1 described above is an example.
  • a plurality of columnar electrodes 840 that will later become the plurality of second columnar electrodes 41 and a plurality of columnar electrodes 840 that will later become the plurality of first columnar electrodes 42 are formed in different steps. May be good. Moreover, it is not necessary to perform the substrate grinding process.
  • the semiconductor device A1 includes a first columnar electrode 42 and a resin member 70.
  • the resin member 70 has a first resin side surface 731 and a second resin side surface 732.
  • the first resin side surface 731 is located inward of the second resin side surface 732 in a plan view.
  • the first columnar electrode 42 has a first exposed side surface 423.
  • the first exposed side surface 423 is exposed from the resin member 70 on the first resin side surface 731. According to this configuration, there is a step on the side surface of the semiconductor device A1, and the first columnar electrode 42 is exposed from the resin member 70 in the portion recessed by the step.
  • solder fillet is formed so as to cover the first exposed side surface 423.
  • the separation distance d4 (see FIG. 57) is larger than the width d2 (see FIG. 57) of the second connecting surface 415.
  • the resin member 70 since the portion of the resin member 70 that covers each of the second coated side surfaces 414 (second columnar electrode 41) has an appropriate thickness (dimensions in the x direction or y direction), the resin member 70 is the second. It is possible to suppress peeling from the columnar electrode 41. Therefore, the reliability of the semiconductor device A1 is improved.
  • the separation distance d4 is larger than the width of the first connecting surface 425, it is possible to prevent the resin member 70 from peeling from the first columnar electrode 42.
  • each second columnar electrode 41 is larger than the plan-viewing area of the first top surface 421 of each first columnar electrode 42.
  • the electric resistance of each second columnar electrode 41 is smaller than the electric resistance of each first columnar electrode 42, so that each second columnar electrode 41 is relatively smaller than each first columnar electrode 42.
  • the configuration is suitable for passing a large current.
  • each second columnar electrode 41 is electrically connected to an element electrode 11 which is a power supply terminal or a ground terminal of the semiconductor element 10 via each wiring portion 31.
  • each first columnar electrode 42 is electrically connected to an element electrode 11 which is a terminal (for example, a signal terminal) other than the power supply terminal or the ground terminal of the semiconductor element 10 via each wiring portion 32.
  • a relatively larger current can flow through the power supply terminal or the ground terminal than at other terminals. Therefore, according to the semiconductor device A1, conduction loss due to a parasitic resistance component or the like is suppressed inside the semiconductor device A1.
  • the plan view area of each of the first columnar electrodes 42 (first top surface 421) arranged at the four corners in the plan view is the plan view area of the other first columnar electrodes 42 (first top surface 421). Greater than.
  • the temperature of the semiconductor device A1 changes depending on the operation of the semiconductor device A1 and the external environment. In a state where the semiconductor device A1 is mounted on a circuit board of an electronic device or the like using the mounting solder, thermal stress is applied to the mounting solder that joins the semiconductor device A1 and the circuit board due to the above temperature change. This thermal stress is generated by the difference in thermal shrinkage between the circuit board and the semiconductor device A1. When this thermal stress is repeatedly applied to the mounting solder, cracks occur in the mounting solder.
  • the thermal stress applied to the mounting solders located at the four corners of the semiconductor device A1 becomes relatively large. Therefore, in the semiconductor device A1, the plan-viewing area of the first columnar electrodes 42 (first top surface 421) at these four corners is set to be larger than the plan-viewing area of the other first columnar electrodes 42 (first top surface 421). Therefore, the joint strength of the mounting solder at the four corners can be improved. That is, according to the semiconductor device A1, the resistance to the temperature cycle can be improved.
  • the manufacturing method of the semiconductor device A1 includes a first cutting process and a second cutting process.
  • the first cutting step the plurality of columnar electrodes 840 and the resin member 870 are cut at the same time.
  • the second cutting step the resin member 870 and the substrate 820 are cut at the same time. Therefore, in the manufacturing method of the semiconductor device A1, the plurality of columnar electrodes 840 and the substrate 820 are not cut at the same time by performing the first cutting step and the second cutting step twice. It is difficult to dic the plurality of columnar electrodes 840 and the substrate 820 at the same time due to the difference in these materials. However, since the semiconductor device A1 is manufactured without cutting the plurality of columnar electrodes 840 and the substrate 820 at the same time, the semiconductor device A1 can be easily manufactured.
  • each first substrate side surface 203 in the z direction is smaller than the dimension of each second substrate side surface 204 in the z direction.
  • each first substrate side surface 203 that is, each first substrate side surface 820c is formed in the second cutting step in which the resin member 870 and the substrate 820 are diced at the same time.
  • the second substrate side surface 204 is formed in the third cutting step in which only the substrate 820 is diced.
  • dicing one type of material has higher processing accuracy and processing speed during dicing than dicing two types of materials.
  • the amount of dicing the substrate 820 in the second cutting step is increased in the third cutting step. Is less than the amount of dicing the substrate 820. That is, according to the manufacturing method of the semiconductor device A1, the processing accuracy and processing speed at the time of dicing the substrate 820 are improved.
  • FIG. 74 shows a semiconductor device A2 based on the second embodiment of the second aspect.
  • FIG. 74 is a cross-sectional view showing the semiconductor device A2, and corresponds to the cross section of the semiconductor device A1 shown in FIG. 56.
  • the substrate 20 does not have a plurality of second substrate side surfaces 204. That is, there is no step on the side surface of the substrate 20. Further, the substrate 20 of the semiconductor device A2 has a smaller thickness (dimension in the z direction) than the substrate 20 of the semiconductor device A1. As a result, the semiconductor device A2 can be made thinner than the semiconductor device A1.
  • the semiconductor device A2 can be manufactured, for example, by increasing the amount of grinding the substrate 820 in the substrate grinding step in the manufacturing method of the semiconductor device A1.
  • the resin member 870 is completely cut and the substrate 820 is also completely cut.
  • each semiconductor element 10 is divided into individual pieces to form the semiconductor device A2. Therefore, the third cutting step is not performed.
  • the semiconductor device A2 also has a step on the side surface of the semiconductor device A2, and a part of the first columnar electrode 42 is exposed from the recessed portion due to the step. Therefore, the semiconductor device A2, like the semiconductor device A1, can visually confirm the bonding state of the mounted solder. That is, according to the semiconductor device A2, the bonding state of the mounted solder can be easily confirmed.
  • FIG. 75 shows a semiconductor device A3 based on the third embodiment of the second aspect. Unlike the semiconductor device A1, the semiconductor device A3 does not include the substrate 20.
  • FIG. 75 is a cross-sectional view showing the semiconductor device A3, and corresponds to the cross section of the semiconductor device A1 shown in FIG. 56.
  • the semiconductor device A3 can be manufactured, for example, by grinding all the substrates 820 (removing the entire substrate 820) in the substrate grinding step in the manufacturing method of the semiconductor device A1. At this time, the insulating film 829 may be ground at the same time, or the insulating film 829 may be left. In the example shown in FIG. 75, the case where the insulating film 829 is also ground at the same time is shown, and the semiconductor device A3 does not include the insulating film 29.
  • the semiconductor device A3 does not include the insulating film 29 as shown in FIG. 75. Therefore, each wiring layer 30 is exposed from the resin member 70 (resin back surface 72). When each wiring layer 30 is exposed from the resin member 70, an unintended short circuit may occur between the plurality of wiring layers 30. Therefore, as shown in FIG. 75, in the semiconductor device A3 that does not have the insulating film 29, it is preferable to form a protective film 39 that covers at least each wiring layer 30 exposed from the resin back surface 72. In the example shown in FIG. 75, the protective film 39 is formed on the entire surface of the resin back surface 72 so as to extend over the plurality of wiring layers 30.
  • the protective film 39 is made of an insulating material such as a polyimide resin or a phenol resin.
  • the semiconductor device A3 also has a step on the side surface of the semiconductor device A3, and a part of the first columnar electrode 42 is exposed from the recessed portion due to the step. Therefore, the semiconductor device A3, like the semiconductor device A1, can visually confirm the bonding state of the mounted solder. That is, according to the semiconductor device A3, the bonding state of the mounted solder can be easily confirmed.
  • the semiconductor device A3 does not include the substrate 20, it can be made thinner than the semiconductor device A2.
  • FIG. 76 shows the joint portion 50 according to the modified example.
  • FIG. 76 is a partially enlarged cross-sectional view showing the joint portion 50, and corresponds to the partially enlarged cross-sectional view shown in FIG. 59.
  • the joint portion 50 according to this modification can be applied to any of the semiconductor devices A1 to A3.
  • the plurality of joints 50 according to the present modification include the protective layer 51 and the joint layer 52, respectively.
  • each protective layer 51 is formed on each wiring layer 30 as shown in FIG. 76.
  • Each protective layer 51 has a frame shape that opens in the center in a plan view.
  • Each protective layer 51 surrounds each bonding layer 52 in a plan view.
  • Each protective layer 51 exhibits, for example, a rectangular ring in a plan view.
  • the plan-view shape of each protective layer 51 is not limited to a rectangular ring, and may be an annular, an elliptical ring, or a polygonal ring.
  • the constituent material of each protective layer 51 is, for example, a polyimide resin, but the present disclosure is not limited thereto.
  • the bonding layer 52 conducts conduction bonding between each element electrode 11 of the semiconductor element 10 and each wiring layer 30.
  • Each bonding layer 52 is formed on each wiring layer 30 (plating layer 302).
  • Each bonding layer 52 covers the surface of the open portion of each protective layer 51. A part of each bonding layer 52 is filled in the opening portion of each protective layer 51.
  • each bonding layer 52 is composed of a first layer 521, a second layer 522, and a third layer 523 laminated on each other.
  • the first layer 521 is formed on each wiring layer 30 (plating layer 302) and is in contact with each plating layer 302.
  • the constituent material of the first layer 521 is, for example, a metal containing Cu.
  • the second layer 522 is formed on the first layer 521 and is in contact with the first layer 521.
  • the constituent material of the second layer 522 is, for example, a metal containing Ni.
  • the third layer 523 is formed on the second layer 522 and is in contact with the second layer 522. Further, the third layer 523 is in contact with the element electrode 11 of the semiconductor element 10.
  • the constituent material of the third layer 523 is, for example, an alloy containing Sn.
  • An example of this alloy is a lead-free solder such as a Sn—Sb alloy or a Sn—Ag alloy.
  • the configuration of each bonding layer 52 is not limited to this, as long as each element electrode 11 of the semiconductor element 10 and each wiring layer 30 are conductively bonded.
  • Each of the plurality of joint portions 50 according to this modification includes a protective layer 51 that surrounds each joint layer 52 in a plan view.
  • a part of the bonding layer 52 (third layer 523 in the example shown in FIG. 76) is melted by the heat of reflow during the element mounting process, the part of the bonding layer 52 is unintended. It is possible to suppress the spread to a part. Therefore, for example, an unintended short circuit between the plurality of element electrodes 11 and an unintended short circuit between the plurality of wiring layers 30 can be suppressed, so that malfunction of the semiconductor devices A1 to A3 can be suppressed.
  • the element electrode 11 does not protrude from the back surface 102 of the element, but unlike this example, when the element electrode 11 protrudes from the back surface 102 of the element, each protective layer 51 is formed. It has the effect of exerting the self-alignment of each element electrode 11 with respect to each wiring layer 30.
  • the semiconductor device and the manufacturing method thereof according to the second aspect of the present disclosure are not limited to the above-described embodiment.
  • the specific configuration of each part of the semiconductor device and the specific processing of each step of the method for manufacturing the semiconductor device can be freely redesigned.
  • the technical ideas that can be grasped from each of the above-described second aspects and the above-mentioned modifications are described below as additional notes.
  • Appendix E1 A semiconductor device on which element electrodes are formed and A wiring layer located on one side of the semiconductor element in the thickness direction of the semiconductor element and conducting conduction to the element electrode.
  • a first columnar electrode protruding from the wiring layer to the other side in the thickness direction,
  • the resin member covering the semiconductor element and Is equipped with The resin member has a resin main surface and a resin back surface that are separated from each other in the thickness direction, a first resin side surface that is connected to the resin main surface, and a second resin side surface that is connected to the resin back surface.
  • the first resin side surface is located inward of the second resin side surface when viewed in the thickness direction.
  • the first columnar electrode is connected to the first exposed side surface exposed from the resin member, the first coated side surface covered with the resin member, and the first exposed side surface, and is flush with the resin main surface.
  • Has a first top surface and The first exposed side surface is located inward of the first covering side surface when viewed in the thickness direction, and is flush with the first resin side surface.
  • the first coating side surface and the second resin side surface each face the first direction orthogonal to the thickness direction.
  • a semiconductor device in which the first coated side surface overlaps the second resin side surface when viewed in the first direction.
  • the first columnar electrode further has a first connecting surface that connects the first exposed side surface and the first covering side surface.
  • the semiconductor device according to Appendix E1 wherein the first connecting surface overlaps the semiconductor element when viewed in the first direction.
  • the resin member further has a resin connecting surface that connects the first resin side surface and the second resin side surface.
  • the semiconductor device according to Appendix E2 wherein the resin connecting surface and the first connecting surface are flush with each other.
  • Appendix E4 The semiconductor device according to Appendix E3, wherein the dimension of the resin connecting surface in the first direction is larger than the dimension of the first connecting surface in the first direction.
  • Appendix E5 The semiconductor device according to any one of Supplementary note E1 to Supplementary note E4, further comprising an external electrode covering the first top surface and the first exposed side surface.
  • Appendix E6 Further, a joint portion for conductively joining the semiconductor element and the wiring layer is provided.
  • the semiconductor element has an element back surface that faces the same direction as the resin back surface.
  • the element electrode is formed on the back surface of the element, and is formed on the back surface of the element.
  • the semiconductor device according to any one of Supplementary note E1 to Supplementary note E5, wherein the joint portion is interposed between the element electrode and the wiring layer.
  • Appendix E7 It also has a substrate made of semiconductor material.
  • the substrate has a substrate main surface and a substrate back surface separated in the thickness direction, a first substrate side surface connected to the substrate main surface, and a second substrate side surface connected to the substrate back surface.
  • the wiring layer is formed on the main surface of the substrate and is formed on the main surface of the substrate.
  • Appendix E9 The semiconductor device according to Appendix E8, wherein the dimension of the side surface of the first substrate in the thickness direction is smaller than the dimension of the side surface of the second substrate in the thickness direction.
  • Appendix E10 The semiconductor device according to any one of Supplementary note E7 to Supplementary note E9, further comprising an insulating film interposed between the substrate and the wiring layer.
  • Appendix E11 The semiconductor device according to any one of Supplementary note E7 to Supplementary note E10, wherein the semiconductor material contains Si.
  • Appendix E12 A second columnar electrode protruding from the wiring layer to the other side in the thickness direction is further provided.
  • the second columnar electrode is connected to the second exposed side surface exposed from the resin member, the second coated side surface covered with the resin member, and the second exposed side surface, and is flush with the resin main surface. With the top surface, The first columnar electrode and the second columnar electrode are separated from each other in the thickness direction.
  • the semiconductor device according to any one of Supplementary note E1 to Supplementary note E11, wherein the plane view area of the second top surface is larger than the plan view area of the first top surface.
  • a first exposed side surface exposed from the resin member and a first coated side surface covered with the resin member are formed on the first columnar electrode, and the first resin side surface is formed on the resin member.
  • the second resin side surface is formed on the resin member.
  • the first resin side surface is located inward of the second resin side surface when viewed in the thickness direction.
  • the first exposed side surface is located inward of the first covering side surface when viewed in the thickness direction, and is flush with the first resin side surface.
  • the first coating side surface and the second resin side surface each face the first direction orthogonal to the thickness direction.
  • Appendix E14 The manufacturing method according to Appendix E13, further comprising a substrate grinding step of grinding the substrate from the back surface side of the substrate in the thickness direction.
  • Appendix E15 The manufacturing method according to Appendix E14, wherein in the substrate grinding step, all the substrates are ground.
  • Appendix E16 The manufacturing method according to Appendix E14, wherein in the second cutting step, a cut is further made in the substrate halfway in the thickness direction of the substrate to form a second cut portion.
  • Appendix E17 The manufacturing method according to Appendix E16, further comprising a third cutting step of cutting all the substrates in the thickness direction in the second cut portion.
  • Appendix E18 It further has an external electrode forming step of forming an external electrode.
  • the first columnar electrode further has a first top surface exposed from the resin member.
  • the first top surface is connected to the first exposed side surface and faces the same direction as the main surface of the substrate.
  • A1 to A3 Semiconductor device 10: Semiconductor element 101: Element main surface 102: Element back surface 11: Element electrode 20: Substrate 201: Substrate main surface 202: Substrate back surface 203: First substrate side surface 204: Second substrate side surface 205: Substrate Connecting surface 29: Insulating film 30: Wiring layer 301: Underlayer 302: Plating layer 31, 32: Wiring part 39: Protective film 41: Second columnar electrode 411: Second top surface 412: Second contact surface 413: Second 2 Exposed side surface 414: Second coated side surface 415: Second connecting surface 42: First columnar electrode 421: First top surface 422: First contact surface 423: First exposed side surface 424: First coated side surface 425: First Connecting surface 50: Joint 51: Protective layer 52: Bonding layer 521: First layer 522: Second layer 523: Third layer 60: External electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

半導体装置は、基板主面および基板裏面を有する基板と、前記基板主面に配置されて第１駆動配線および第２駆動配線を含む配線と、前記第１および第２駆動配線と接続された半導体素子と、厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置され且つ前記第１駆動配線に接続された第１駆動導電体と、前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置され且つ前記第２駆動配線に接続された第２駆動導電体と、前記配線および前記半導体素子を封止しており前記厚さ方向において前記第１駆動導電体および前記第２駆動導電体のうち前記基板とは反対側の面が露出するように前記第１駆動導電体および前記第２駆動導電体を覆う封止樹脂と、を備える。前記第１駆動導電体および前記第２駆動導電体は、前記基板主面に沿って所定方向に互いに離間している。前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい。

Description

[規則37.2に基づきISAが決定した発明の名称]　半導体装置
　本開示は、半導体装置に関する。また本開示は、半導体装置の製造方法に関する。
　半導体装置として、複数の電極を有する半導体素子と、半導体素子のうち複数の電極が形成される裏面を覆う絶縁層と、絶縁層に形成されるとともに複数の電極と電気的に接続される複数の配線とを備える構成が知られている（たとえば、特許文献１参照）。
　また、近年、マイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）が普及しつつある。その製造工程では、Ｓｉ（シリコン）基板が微細加工され、当該Ｓｉ基板に各種半導体素子が搭載される。たとえば、特許文献２に開示された半導体装置は、Ｓｉ基板（基体）、半導体素子（発光素子）および配線層（配線パターン）を備えており、Ｓｉ基板には、半導体素子が搭載されている。配線層は、Ｓｉ基板上に形成されており、半導体素子に導通する。配線層は、半導体装置を電子機器などの回路基板に実装する際の端子となる。配線層はＳｉ基板の上面に形成されている。
　上記構成を有する半導体装置の製造方法は、たとえば、次のような工程を有している。すなわち、Ｓｉウエハに配線層を形成する工程、Ｓｉウエハ上に複数の半導体素子を搭載する工程、Ｓｉウエハをダイシングして半導体素子ごとの個片に分割する工程、である。
特開２０１３－２３９７４０号公報 特開２００９－９４４０９号公報
　上述した半導体装置（段落［０００２］）の一例として、Ｓｉ（シリコン）からなる基板と、基板の厚さ方向の一方側の面である基板主面上に形成された複数の配線と、基板主面の中央部に配置されており、複数の配線上に形成された半導体素子と、半導体素子よりも外方に配置されており、複数の配線上に形成された複数の導電体と、半導体素子および複数の導電体を封止する封止樹脂と、を備える構成が考えられる。複数の導電体は、厚さ方向において封止樹脂のうち基板とは反対側の面から露出している。
　複数の導電体は、半導体素子を駆動させる複数の駆動導電体と、半導体素子の駆動を制御する複数の制御導電体と、を有している。厚さ方向に視て、複数の駆動導電体は、半導体素子の所定方向の両側に配置されており、所定方向と厚さ方向とに直交する方向に配列されている。複数の制御導電体は、複数の駆動導電体が配列される方向において半導体素子の両側に配置されており、上記所定方向に配列されている。
　複数の駆動導電体は、比較的大きな電流が流れることが好ましい。このため、各駆動導電体の体積は、たとえば比較的小さな電流を流すのみでよい制御導電体の体積よりも大きくする。これにより、駆動導電体の電気抵抗が小さくなる。
　しかし、各駆動導電体の体積を大きくすると、半導体装置の製造過程において、複数の基板を構成する個片化される前の基材の主面に形成された配線上に各駆動導電体を形成した後、封止樹脂の形成等によって加熱されることによって、基材が反るおそれがある。これにより、基材を搬送しにくくなること、基材を正確に個片化しにくくなる等、半導体装置を安定して製造することが困難となるおそれがある。
　また、上述した従来の製造方法（段落［０００４］）では、配線層の形成後に、半導体素子ごとの個片にダイシングしているので、ダイシングによって形成されるＳｉ基板の側面には配線層が形成されなかった。そのため、はんだを用いて、半導体装置を電子機器などの回路基板に実装する際に、当該はんだの接合状態を確認するためには、Ｘ線検査装置などを用いる必要があった。
　上述した事情に鑑み、本開示の一の目的は、安定して製造することができる半導体装置を提供することにある。また、本開示の別の目的は、回路基板に実装した際に、はんだの接合状態を容易に確認することができる半導体装置を提供することにある。また、本開示のさらに別の目的は、このような半導体装置の製造に適した製造方法を提供することにある。
　本開示の第１の側面の一の実施形態に基づき提供される半導体装置は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、前記基板主面に配置されており、第１駆動配線および第２駆動配線を含む配線と、前記第１駆動配線および前記第２駆動配線と電気的に接続された半導体素子と、前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第１駆動配線に電気的に接続された第１駆動導電体と、前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第２駆動配線に電気的に接続された第２駆動導電体と、前記配線および前記半導体素子を封止しており、前記厚さ方向において前記第１駆動導電体および前記第２駆動導電体のうち前記基板とは反対側の面が露出するように前記第１駆動導電体および前記第２駆動導電体を覆う封止樹脂と、を備え、前記第１駆動導電体および前記第２駆動導電体は、前記基板主面に沿った方向のうち所定方向に互いに離間して配列されており、前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい。
　本願発明者は、第１駆動導電体の体積および第２駆動導電体の体積が大きくなるにつれて、半導体装置の製造工程において封止樹脂等の形成等によって加熱された場合に複数の基板を構成する基材が反りやすいことを知見している。
　そこで、本半導体装置では、第１駆動導電体の体積を第２駆動導電体の体積よりも小さくしている。これにより、半導体装置の製造工程において封止樹脂等の形成等によって加熱されたとしても、複数の基板を構成する基材の反りを低減できる。したがって、半導体装置を安定して製造できる。
　本開示の第１の側面の別の実施形態に基づき提供される半導体装置は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、前記基板主面に配置されており、第１駆動配線および第２駆動配線を含む配線と、前記基板主面に搭載されており、前記第１駆動配線および前記第２駆動配線と電気的に接続された半導体素子と、前記基板主面および前記基板裏面に露出するように前記厚さ方向において前記基板を貫通しており、前記第１駆動配線に電気的に接続された第１駆動導電体と、前記基板主面および前記基板裏面に露出するように前記厚さ方向において前記基板を貫通しており、前記第２駆動配線に電気的に接続された第２駆動導電体と、前記配線および前記半導体素子を封止する封止樹脂とを備え、前記第１駆動導電体および前記第２駆動導電体は、前記基板裏面から視て所定方向に互いに離間して配列されており、前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい。
　本願発明者は、第１駆動導電体の体積および第２駆動導電体の体積が大きくなるにつれて、半導体装置の製造工程において封止樹脂等の形成等によって加熱された場合に複数の基板を構成する基材が反りやすいことを知見している。
　そこで、本半導体装置では、第１駆動導電体の体積を第２駆動導電体の体積よりも小さくしている。これにより、半導体装置の製造工程において封止樹脂等の形成等によって加熱されたとしても、複数の基板を構成する基材の反りを低減できる。したがって、半導体装置を安定して製造できる。
　本開示の第２の側面の一実施形態に基づき提供される半導体装置は、素子電極が形成された半導体素子と、前記半導体素子よりも前記半導体素子の厚さ方向の一方側に位置し、前記素子電極に導通する配線層と、前記配線層から前記厚さ方向の他方側に突き出た第１柱状電極と、前記半導体素子を覆う樹脂部材と、を備えており、前記樹脂部材は、前記厚さ方向に離間する樹脂主面および樹脂裏面と、前記樹脂主面に繋がる第１樹脂側面と、前記樹脂裏面に繋がる第２樹脂側面とを有し、前記第１樹脂側面は、前記厚さ方向に見て前記第２樹脂側面よりも内方に位置し、前記第１柱状電極は、前記樹脂部材から露出する第１露出側面と、前記樹脂部材に覆われた第１被覆側面と、前記第１露出側面に繋がり、かつ、前記樹脂主面と面一である第１頂面と、を有しており、前記第１露出側面は、前記厚さ方向に見て前記第１被覆側面よりも内方に位置し、かつ、前記第１樹脂側面と面一であり、前記第１被覆側面および前記第２樹脂側面はそれぞれ、前記厚さ方向に直交する第１方向を向いており、前記第１被覆側面は、前記第１方向に見て前記第２樹脂側面に重なる。
　本開示の第２の側面の別の実施形態に基づき提供される、半導体装置の製造方法は、厚さ方向において互いに離間する基板主面および基板裏面を有する基板を用意する基板用意工程と、前記基板主面の上に、配線層を形成する配線層形成工程と、前記配線層の上に、第１柱状電極を形成する第１柱状電極形成工程と、半導体素子を搭載する素子搭載工程と、前記半導体素子を覆い、かつ、前記基板の上に形成された樹脂部材を形成する樹脂形成工程と、前記第１柱状電極および前記樹脂部材の前記厚さ方向の途中まで前記第１柱状電極および前記樹脂部材にそれぞれ切り込みを入れ、第１切れ込み部を形成する第１切削工程と、前記第１切れ込み部において、前記樹脂部材を、前記樹脂部材の前記厚さ方向にすべて切断する第２切削工程と、を有しており、前記第１切削工程により、前記樹脂部材から露出する第１露出側面および前記樹脂部材に覆われた第１被覆側面が前記第１柱状電極に形成され、かつ、第１樹脂側面が前記樹脂部材に形成され、前記第２切削工程により、第２樹脂側面が前記樹脂部材に形成され、前記第１樹脂側面は、前記厚さ方向に見て、前記第２樹脂側面よりも内方に位置し、前記第１露出側面は、前記厚さ方向に見て前記第１被覆側面よりも内方に位置し、かつ、前記第１樹脂側面と面一であり、前記第１被覆側面および前記第２樹脂側面はそれぞれ、前記厚さ方向に直交する第１方向を向いており、前記第１被覆側面は、前記第１方向に見て前記第２樹脂側面に重なる。
　上述の構成によれば、たとえば、半導体装置を安定して製造することができる。また、半導体装置を回路基板に実装した際に、はんだの接合状態を目視で容易に確認することができる。
第１の側面の第１実施形態に基づく半導体装置の斜視図である。 図１とは異なる方向から視た半導体装置の斜視図である。 図１の半導体装置の底面図である。 図３から封止樹脂を取り除いた状態の半導体装置の底面図である。 図４から半導体素子を取り除いた状態の半導体装置の底面図である。 図５の一部の拡大図である。 図５の一部の拡大図である。 封止樹脂および端子を備えた状態の図４の８－８線の断面図である。 封止樹脂および端子を備えた状態の図４の９－９線の断面図である。 封止樹脂および端子を備えた状態の図４の１０－１０線の断面図である。 図８の半導体素子の１つの素子電極と配線との接合部分およびその周辺の拡大図である。 図１０の半導体素子の１つの素子電極と配線との接合部分およびその周辺の拡大図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 図１６の平面図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 図２１の平面図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 上記第１実施形態の半導体装置の製造方法の一工程の一例を示す説明図である。 第１の側面の第２実施形態に基づく半導体装置の底面図である。 図２６から封止樹脂を取り除いた状態の半導体装置の底面図である。 図２７から半導体素子を取り除いた状態の半導体装置の底面図である。 変形例の半導体装置について、封止樹脂、端子および半導体素子を取り除いた状態の半導体装置の底面図である。 変形例の半導体装置について、封止樹脂、端子および半導体素子を取り除いた状態の半導体装置の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の底面図である。 図３７の３８－３８線の断面図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置の製造方法の一工程の一例を示す説明図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 変形例の半導体装置について、半導体装置の一部の底面図である。 第２の側面の第１実施形態に基づく半導体装置を示す斜視図である。 上記半導体装置（第２の側面）を示す平面図である。 図５０の平面図において、外部電極を省略し、半導体素子と樹脂部材とを想像線で示した図である。 上記半導体装置（第２の側面）を示す正面図である。 上記半導体装置（第２の側面）を示す側面図（左側面図）である。 図５１の５４－５４線に沿う断面図である。 図５４の一部を拡大した部分拡大断面図である。 図５１の５６－５６線に沿う断面図である。 図５６の一部を拡大した部分拡大断面図である。 図５１の５８－５８線に沿う断面図である。 図５８の一部を拡大した部分拡大断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である 。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 図６８の一部を拡大した部分拡大断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 上記半導体装置（第２の側面）の製造方法の一工程を示す断面図である。 図７２の一部を拡大した部分拡大断面図である。 第２の側面の第２実施形態に基づく半導体装置を示す断面図である。 第２の側面の第３実施形態に基づく半導体装置を示す断面図である。 第２の側面の変形例にかかる接合部を示す部分拡大断面図である。
　以下、本開示の第１の側面の種々の実施形態および変形例に基づく半導体装置（および製造方法）について図１～図４８を参照して説明する。また本開示の第２の側面の種々の実施形態および変形例に基づく半導体装置（および製造方法）について図４９～図７６を参照して説明する。図１～図４８（第１の側面）における参照符号と、図４９～図７６（第２の側面）における参照符号とは、互いに独立して使用されており、同一の符号が異なる構成要素を示していることもあれば、異なる符号が同じ（あるいは類似の）構成要素を示していることもあり得る。同じ側面に係る実施形態については、同一あるいは類似の構成要素は、同じ符号を付して適宜その説明を省略する場合がある。以下に示す第１および第２の側面に係る各実施形態および変形例は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態および変形例は、種々の変更を加えることができる。
　＜第１実施形態（第１の側面）＞
　図１～図１１を参照して、第１の側面の第１実施形態に基づく半導体装置１Ａの構成について説明する。図１および図２に示すように、半導体装置１Ａは、矩形平板状に形成されている。半導体装置１Ａは、平板状の基板１０と、複数の端子２０と、封止樹脂３０とを備えている。複数の端子２０は、封止樹脂３０のうち基板１０が配置される側の面とは反対側の面に設けられている。図２および図３に示すように、複数の端子２０は、封止樹脂３０のうち複数の端子２０が設けられる面の周縁よりも内側に設けられている。このように、本実施形態の半導体装置１Ａは、表面実装型の半導体装置である。
　図３および図４に示すように、半導体装置１Ａは、複数の配線４０と、複数の導電体５０と、半導体素子６０とを備えている。複数の配線４０および複数の導電体５０は、半導体素子６０と複数の端子２０とを電気的に接続する導電経路を構成している。複数の配線４０はそれぞれ半導体素子６０と電気的に接続されており、複数の導電体５０はそれぞれ、複数の配線４０および複数の端子２０と電気的に接続されている。これら複数の配線４０、複数の導電体５０および半導体素子６０は封止樹脂３０によって封止されている。
　図４に示すように、半導体素子６０は、電力変換を行う複数のスイッチング回路を含む第１回路６１と、第１回路６１のスイッチング回路を制御するための制御回路を含む第２回路６２と、を有している。第２回路６２は、半導体装置１Ａの外部から入力される電気信号に基づいて第１回路６１のスイッチング回路を制御する。
　半導体装置１Ａは、ＤＣ／ＤＣコンバータなどの電力変換装置の一部を構成している。半導体装置１Ａは、対象となる電力変換装置の配線基板に表面実装される樹脂パッケージ形式によるものである。このパッケージ形式は、ＱＦＮ（Quad Flat Non-leaded）パッケージである。
　以降の説明において、基板１０の厚さ方向をｚ方向とし、ｚ方向に直交する方向のうち互いに直交する２方向をそれぞれｘ方向およびｙ方向とする。本実施形態では、ｚ方向に視て、半導体装置１Ａは長辺方向および短辺方向を有する矩形状である。ここで、本実施形態では、半導体装置１Ａの長辺方向をｘ方向とし、短辺方向をｙ方向とする。また便宜上、ｚ方向において基板１０から封止樹脂３０に向かう方向を「上方」とし、封止樹脂３０から基板１０に向かう方向を「下方」とする。
　図１に示すように、基板１０は、単結晶の真性半導体材料からなる。本実施形態では、基板１０として、Ｓｉ（シリコン）が用いられる。基板１０は、ｚ方向に反対側を向く基板主面１１および基板裏面１２を有する。基板主面１１と基板裏面１２とのｚ方向の間には、４つの基板側面１３，１４，１５，１６が設けられている。図４に示すように、基板側面１３，１４は、ｘ方向において互いに離間しており、ｘ方向において互いに反対側を向く面である。基板側面１３，１４はそれぞれ、ｙ方向に沿って延びている。基板側面１５，１６は、ｙ方向において互いに離間しており、ｙ方向において互いに反対側を向く面である。基板側面１５，１６はそれぞれ、ｘ方向に沿って延びている。図４に示すとおり、ｚ方向に視た基板１０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。このため、基板側面１３，１４はｚ方向に視た基板１０の短辺を構成しており、基板側面１５，１６は長辺を構成している。このように、ｘ方向は基板１０の長辺方向を構成する第１方向といえ、ｙ方向は基板１０の短辺方向を構成する第２方向ともいえる。
　図４、図８～図１０に示すように、基板主面１１には、複数の配線４０、複数の導電体５０および半導体素子６０が配置されている。図８～図１０に示すように、基板主面１１には、複数の配線４０、複数の導電体５０および半導体素子６０を封止するように封止樹脂３０が設けられている。本実施形態では、図１および図２に示すように、封止樹脂３０は、基板主面１１の全体にわたり形成されている。基板裏面１２は、半導体装置１Ａが配線基板に実装された状態において上面を構成する面である。図８に示すように、ｚ方向における基板１０のうち封止樹脂３０側の端部には、絶縁膜１７が形成されている。絶縁膜１７は、酸化膜（ＳｉＯ２）と、この酸化膜に積層された窒化膜（Ｓｉ３Ｎ４）とから構成されている。基板主面１１は、絶縁膜１７の表面を指す。このため、複数の配線４０は、絶縁膜１７の表面に形成されている。
　図１１および図１２に示すように、複数の配線４０はそれぞれ、下地層４０Ａおよびめっき層４０Ｂから構成されている。下地層４０Ａは、絶縁膜１７（基板主面１１）に接している。下地層４０Ａは、基板主面１１に接するバリア層と、このバリア層に積層されたシード層とから構成されている。バリア層は、たとえばＴｉ（チタン）からなる。シード層は、たとえばＣｕ（銅）からなる。めっき層４０Ｂは、下地層４０Ａに積層されている。めっき層４０Ｂの厚さは、下地層４０Ａの厚さよりも厚い。複数の配線４０のそれぞれにおいて、めっき層４０Ｂが主な導電経路となる。めっき層４０Ｂは、たとえばＣｕからなる。
　図５に示すように、複数の配線４０は、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂ、第２グランド配線４６および複数の制御配線４７を有している。本実施形態では、第１電源配線４１Ａ，４１Ｂおよび第２電源配線４４Ａ，４４Ｂが第１駆動配線に対応しており、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６が第２駆動配線に対応している。
　第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、第１回路６１（図４参照）と電気的に接続されている。第１電源配線４１Ａ，４１Ｂおよび第２電源配線４４Ａ，４４Ｂはそれぞれ、半導体素子６０の第１回路６１に電流を供給するための配線である。第１出力配線４２Ａ，４２Ｂおよび第２出力配線４５Ａ，４５Ｂはそれぞれ、半導体素子６０の第１回路６１から出力される電流を半導体装置１Ａの外部に供給するための配線である。第１グランド配線４３および第２グランド配線４６は、第１回路６１のグランドを設定するための配線である。複数の制御配線４７はそれぞれ、半導体素子６０の第２回路６２（図４参照）に電気的に接続されている。複数の制御配線４７は、半導体装置１Ａの外部からの電気信号を第２回路６２に入力するための配線、または第２回路６２から出力される電気信号を半導体装置１Ａの外部に出力するための配線である。
　図５に示すとおり、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３は、ｘ方向において基板側面１３の近くに配置されている。第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第１グランド配線４３は、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３のうちｙ方向の中央部に配置されている。本実施形態では、第１グランド配線４３は、基板１０のｙ方向の中央部に配置されている。第１出力配線４２Ａ，４２Ｂは、第１グランド配線４３のｙ方向の両側に分散して配置されている。本実施形態では、第１出力配線４２Ａは、ｙ方向において第１グランド配線４３に対して基板側面１５の近くに配置されている。第１出力配線４２Ｂは、ｙ方向において第１グランド配線４３に対して基板側面１６の近くに配置されている。第１電源配線４１Ａは、ｙ方向において第１出力配線４２Ａに対して第１グランド配線４３とは反対側に配置されている。第１電源配線４１Ｂは、ｙ方向において第１出力配線４２Ｂに対して第１グランド配線４３とは反対側に配置されている。このように、第１電源配線４１Ａ，４１Ｂは、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３に対してｙ方向の外側に分散して配置されている。
　第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３はそれぞれ、ｘ方向に沿って延びている。より詳細には、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３はそれぞれ、基板１０のｘ方向の両端部のうち基板側面１３に近い方の端部から基板１０のｘ方向の中央に向けてｘ方向に沿って延びている。図５に示すとおり、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３はそれぞれ、ｘ方向において半導体素子６０の外側から半導体素子６０の内側まで延びている。このため、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３はそれぞれ、ｚ方向に視て、半導体素子６０と重なる部分を有する。
　図５に示すように、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６は、ｘ方向において基板側面１４の近くに配置されている。第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第２グランド配線４６は、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６のうちｙ方向の中央部に配置されている。本実施形態では、第２グランド配線４６は、基板１０のｙ方向の中央部に配置されている。第２出力配線４５Ａ，４５Ｂは、第２グランド配線４６のｙ方向の両側に分散して配置されている。本実施形態では、第２出力配線４５Ａは、ｙ方向において第２グランド配線４６に対して基板側面１５の近くに配置されている。第２出力配線４５Ｂは、ｙ方向において第２グランド配線４６に対して基板側面１６の近くに配置されている。第２電源配線４４Ａは、ｙ方向において第２出力配線４５Ａに対して第２グランド配線４６とは反対側に配置されている。第２電源配線４４Ｂは、ｙ方向において第２出力配線４５Ｂに対して第２グランド配線４６とは反対側に配置されている。このように、第２電源配線４４Ａ，４４Ｂは、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６に対してｙ方向の外側に分散して配置されている。
　第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、ｘ方向に沿って延びている。より詳細には、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、基板１０のｘ方向の両端部のうち基板側面１４に近い方の端部から基板１０のｘ方向の中央に向けてｘ方向に沿って延びている。図５に示すとおり、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、ｘ方向において半導体素子６０の外側から半導体素子６０の内側まで延びている。このため、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、ｚ方向に視て、半導体素子６０と重なる部分を有する。
　図５に示すように、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３と、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６とは、ｘ方向において互いに離間して配置されている。ｘ方向に視て、第１電源配線４１Ａは第２電源配線４４Ａと重なるように配置されており、第１電源配線４１Ｂは第２電源配線４４Ｂと重なるように配置されている。ｘ方向に視て、第１出力配線４２Ａは第２出力配線４５Ａと重なるように配置されており、第１出力配線４２Ｂは第２出力配線４５Ｂと重なるように配置されている。ｘ方向に視て、第１グランド配線４３は第２グランド配線４６と重なるように配置されている。また、図５に示すように、ｘ方向に視て、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３と、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６はそれぞれ、半導体素子６０と重なるように配置されている。
　図５に示すように、複数の制御配線４７は、基板１０のｙ方向の両端部において、ｘ方向に互いに離間して配列されている。複数の制御配線４７は、ｙ方向において第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３の両側に分散して配置されている。また複数の制御配線４７は、ｙ方向において第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６の両側に分散して配置されている。便宜上、基板１０のｙ方向の両端部のうち基板側面１５に近い方の端部に配列された複数の制御配線４７をそれぞれ、「制御配線４７Ａ」とし、基板１０のｙ方向の両端部のうち基板側面１６に近い方の端部に配列された複数の制御配線４７をそれぞれ、「制御配線４７Ｂ」とする。制御配線４７Ａは、基板１０のｙ方向の両端部のうち基板側面１５に近い方の端部に配置された矩形状の配線端部４７ａと、配線端部４７ａから基板１０の内方に向けて延びる接続配線部４７ｂと、接続配線部４７ｂの先端部に設けられた接続端部４７ｃと、を有している。制御配線４７Ｂは、基板１０のｙ方向の両端部のうち基板側面１６に近い方の端部に配置された矩形状の配線端部４７ａと、配線端部４７ａから基板１０の内方に向けて延びる接続配線部４７ｂと、接続配線部４７ｂの先端部に設けられた接続端部４７ｃと、を有している。図５に示すように、制御配線４７Ａ，４７Ｂの配線端部４７ａはそれぞれ、ｙ方向において半導体素子６０の外側に位置している。制御配線４７Ａの配線端部４７ａは、ｚ方向に視て、ｙ方向において半導体素子６０と基板側面１５との間に配置されている。制御配線４７Ｂの配線端部４７ａは、ｚ方向に視て、ｙ方向において半導体素子６０と基板側面１６との間に配置されている。制御配線４７Ａ，４７Ｂの接続配線部４７ｂはそれぞれ、ｚ方向に視て、半導体素子６０の外部から半導体素子６０の内部に向けて延びている。制御配線４７Ａ，４７Ｂの接続端部４７ｃはそれぞれ、ｚ方向に視て、半導体素子６０と重なる位置に配置されている。
　このように、半導体装置１Ａは、複数の配線４０が半導体素子６０とｚ方向に重なる部分から半導体素子６０の外方に延びており、複数の導電体５０が半導体素子６０の外方に配置された、いわゆるＦａｎ－Ｏｕｔ型の半導体装置である。
　図４および図８に示すように、半導体素子６０は、複数の配線４０に搭載されている。図８に示すように、半導体素子６０は、ｚ方向において互いに反対側を向く素子主面６０ｓおよび素子裏面６０ｒを有している。素子主面６０ｓはｚ方向において基板主面１１と同じ側を向く面であり、素子裏面６０ｒはｚ方向において基板裏面１２と同じ側を向く面である。素子裏面６０ｒには、絶縁膜６０ｘおよび複数の素子電極６０ａが形成されている。図４および図８に示すとおり、本実施形態では、半導体素子６０は、フリップチップ実装型の半導体素子である。
　図８、図１１および図１２に示すように、複数の配線４０には、はんだ層４８を介して複数の素子電極６０ａが接合されている。複数の素子電極６０ａは、導電部６０ｂおよびバリア層６０ｃを含む。導電部６０ｂは、たとえばＣｕからなる。バリア層６０ｃは、Ｎｉ層からなる。バリア層６０ｃは、導電部６０ｂの線端面を覆うように導電部６０ｂに積層されている。素子電極６０ａにおいて、バリア層６０ｃが設けられていることによって、Ｃｕからなる導電部６０ｂがはんだ層４８に浸透することを抑制できる。なお、バリア層６０ｃは、互いに積層されたＮｉ層、Ｐｄ（パラジウム）層、およびＡｕ層から構成されてもよい。
　絶縁膜６０ｘは、素子裏面６０ｒを覆うとともに、素子電極６０ａの周縁部を覆っている。絶縁膜６０ｘは、たとえばポリイミド樹脂からなる。絶縁膜６０ｘは、素子電極６０ａの一部を覆っており、素子電極６０ａの表面の一部を接続端子として露出している。なお、絶縁膜６０ｘは、ＳｉＮ（窒化ケイ素）によって構成されてもよい。
　図４～図１０に示すように、複数の導電体５０は、複数の配線４０に個別に配置されている。図４に示すように、ｚ方向に視て、複数の導電体５０は、半導体素子６０の外側に配置されている。半導体素子６０は、複数の導電体５０によって取り囲まれているともいえる。図８～図１０に示すように、導電体５０は、ｚ方向において配線４０のうち基板１０とは反対側の面に積層されている。このため、導電体５０は、ｚ方向において基板主面１１から離れる方向に突出しているともいえる。図４および図５に示すように、複数の導電体５０は、ｚ方向に視て、基板側面１３～１６よりも内方に位置している。すなわち複数の導電体５０は、ｚ方向に視て、基板主面１１と重なる位置に配置されている。このため、図３に示すように、複数の導電体５０は、ｚ方向に視て、封止樹脂３０の周縁よりも内方に位置している。複数の導電体５０はそれぞれ、たとえばＣｕからなる。複数の導電体５０はそれぞれ、ｚ方向において基板主面１１と同じ側を向く頂面５０Ａを有している。複数の導電体５０の頂面５０Ａはそれぞれ、ｚ方向において封止樹脂３０から露出した面である。
　図４に示すように、複数の導電体５０は、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂ、第２グランド導電体５６および複数の制御導電体５７を有している。第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６はそれぞれ、半導体素子６０の第１回路６１と電気的に接続されている。複数の制御導電体５７は、半導体素子６０の第２回路６２と電気的に接続されている。本実施形態では、第１電源導電体５１Ａ，５１Ｂおよび第２電源導電体５４Ａ，５４Ｂが第１駆動導電体に対応しており、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６が第２駆動導電体に対応している。
　図４に示すとおり、ｚ方向に視た第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の頂面５０Ａの形状はそれぞれ、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。また、ｚ方向に視た各制御導電体５７の形状は、ｘ方向に沿う辺およびｙ方向に沿う辺を有する矩形状である。
　なお、ｚ方向に視た第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の頂面５０Ａの形状はそれぞれ、任意に変更可能である。一例では、ｚ方向に視た第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の頂面５０Ａの形状はそれぞれ、ｘ方向が長軸となり、ｙ方向が短軸となる楕円形である。また、ｚ方向に視た各制御導電体５７の形状は、円形または楕円形である。
　第１電源導電体５１Ａは、配線４０の第１電源配線４１Ａと電気的に接続されている。すなわち第１電源導電体５１Ａは、第１電源配線４１Ａを介して第１回路６１と電気的に接続されている。第１電源導電体５１Ｂは、配線４０の第１電源配線４１Ｂと電気的に接続されている。すなわち第１電源導電体５１Ｂは、第１電源配線４１Ｂを介して第１回路６１と電気的に接続されている。
　第１出力導電体５２Ａは、配線４０の第１出力配線４２Ａと電気的に接続されている。すなわち第１出力導電体５２Ａは、第１出力配線４２Ａを介して第１回路６１と電気的に接続されている。第１出力導電体５２Ｂは、配線４０の第１出力配線４２Ｂと電気的に接続されている。すなわち第１出力導電体５２Ｂは、第１出力配線４２Ｂを介して第１回路６１と電気的に接続されている。
　第１グランド導電体５３は、配線４０の第１グランド配線４３と電気的に接続されている。すなわち第１グランド導電体５３は、第１グランド配線４３を介して第１回路６１と電気的に接続されている。
　第２電源導電体５４Ａは、配線４０の第２電源配線４４Ａと電気的に接続されている。すなわち第２電源導電体５４Ａは、第２電源配線４４Ａを介して第１回路６１と電気的に接続されている。第２電源導電体５４Ｂは、配線４０の第２電源配線４４Ｂと電気的に接続されている。すなわち第２電源導電体５４Ｂは、第２電源配線４４Ｂを介して第１回路６１と電気的に接続されている。
　第２出力導電体５５Ａは、配線４０の第２出力配線４５Ａと電気的に接続されている。すなわち第２出力導電体５５Ａは、第２出力配線４５Ａを介して第１回路６１と電気的に接続されている。第２出力導電体５５Ｂは、配線４０の第２出力配線４５Ｂと電気的に接続されている。すなわち第２出力導電体５５Ｂは、第２出力配線４５Ｂを介して第１回路６１と電気的に接続されている。
　第２グランド導電体５６は、配線４０の第２グランド配線４６と電気的に接続されている。すなわち第２グランド導電体５６は、第２グランド配線４６を介して第１回路６１と電気的に接続されている。
　複数の制御導電体５７は、配線４０の複数の制御配線４７と個別に電気的に接続されている。すなわち複数の制御導電体５７は、複数の制御配線４７を介して第２回路６２と電気的に接続されている。
　第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３は、ｘ方向において基板主面１１のうち基板側面１３の近くの端部に配置されている。第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６は、ｘ方向において基板主面１１のうち基板側面１４の近くの端部に配置されている。第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。
　このように、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３は、基板１０の短辺方向であるｙ方向において配列されており、基板１０の長辺方向であるｘ方向において延びている。また、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６は、基板１０の短辺方向であるｙ方向において配列されており、基板１０の長辺方向であるｘ方向において延びている。
　図１および図２に示すように、封止樹脂３０は、基板主面１１に接する矩形平板状に形成されている。封止樹脂３０の厚さは、基板１０の厚さよりも薄い。換言すると、基板１０の厚さは、封止樹脂３０の厚さよりも厚い。封止樹脂３０は、電気絶縁性を有する樹脂材料からなる。封止樹脂３０は、たとえば熱硬化樹脂が用いられている。本実施形態では、封止樹脂３０は、黒色のエポキシ樹脂が用いられている。
　図２、図３および図８～図１０に示すように、封止樹脂３０は、ｚ方向において基板主面１１と同じ側を向く実装面３１と、４つの樹脂側面３２～３５と、を有している。図３に示すように、樹脂側面３２，３３は、ｘ方向において互いに離間しており、ｘ方向において互いに反対側を向く面である。樹脂側面３２，３３はそれぞれ、ｙ方向に沿って延びている。樹脂側面３４，３５は、ｙ方向において互いに離間しており、ｙ方向において互いに反対側を向く面である。樹脂側面３４，３５はそれぞれ、ｘ方向に沿って延びている。図３に示すとおり、ｚ方向に視た封止樹脂３０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。このため、樹脂側面３２，３３はｚ方向に視た封止樹脂３０の短辺を構成しており、樹脂側面３４，３５は長辺を構成している。本実施形態では、図９に示すように、基板側面１３と樹脂側面３２とは面一であり、基板側面１４と樹脂側面３３とは面一である。図１０に示すように、基板側面１５と樹脂側面３４とは面一であり、基板側面１６と樹脂側面３５とは面一である。
　図３および図８～図１０に示すように、実装面３１は、半導体装置１Ａが配線基板に実装された状態において、配線基板と対面する面である。複数の導電体５０の頂面５０Ａはそれぞれ、実装面３１から露出している。実装面３１から露出した複数の導電体５０の頂面５０Ａには、複数の端子２０が個別に配置されている。なお、各導電体５０の頂面５０Ａは、ｚ方向において実装面３１（基板主面１１）と同じ方向を向く面である。
　図２および図３に示すように、複数の端子２０はそれぞれ、半導体装置１Ａの外部に露出している。換言すれば、図３および図８～図１０に示すように、複数の導電体５０の頂面５０Ａは、実装面３１から露出するものの、複数の端子２０によって個別に覆われるため、半導体装置１Ａの外部に露出していない。複数の端子２０がたとえばはんだを介して配線基板に接合されることによって、半導体装置１Ａが配線基板に実装される。複数の端子２０はそれぞれ、複数の導電体５０の頂面５０Ａから近いほうからＮｉ層、Ｐｄ層、Ａｕ（金）層の順に積層された複数の金属層から構成されている。
　次に、半導体素子６０の詳細な構成と、半導体素子６０、複数の配線４０、複数の導電体５０および複数の端子２０の詳細な接続構成とのそれぞれについて説明する。図４に示すように、本実施形態では、第１回路６１は、第１スイッチング部６１Ａ、第２スイッチング部６１Ｂ、第３スイッチング部６１Ｃおよび第４スイッチング部６１Ｄを有している。各スイッチング部６１Ａ～６１Ｄは、電力変換を行う複数のスイッチング回路として互いに直列に接続された２つのスイッチング素子と、２つのスイッチング素子のそれぞれを駆動させる２つのドライバ回路と、を有している。第２回路６２は、たとえば各スイッチング部６１Ａ～６１Ｄをそれぞれ制御する制御回路を有している。これらスイッチング素子としては、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が用いられている。この場合、各スイッチング部６１Ａ～６１Ｄは、上アームを構成するＭＯＳＦＥＴのソースと、下アームを構成するＭＯＳＦＥＴのドレインとが接続された構成である。スイッチング素子としてＭＯＳＦＥＴが用いられる場合、各ドライバ回路は、ＭＯＳＦＥＴのゲートにＭＯＳＦＥの駆動を制御するための電気信号を供給する。なお、スイッチング素子は、ＭＯＳＦＥＴに限られず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のトランジスタであってもよい。なお、第１スイッチング部６１Ａのドライバ回路は、第１スイッチング部６１Ａの２つのスイッチング素子のうちの１つのスイッチング素子を駆動させるドライバ回路と、別の１つのスイッチング素子を駆動させるドライバ回路とが個別に設けられた構成であってもよい。各スイッチング部６１Ｂ～６１Ｄのドライバ回路についても第１スイッチング部６１Ａのドライバ回路と同様に変更してもよい。
　本実施形態では、図４に示すとおり、第２回路６２が形成される回路領域ＲＤは、ｚ方向に視て、ｘ方向において互いに反対側に凹む２つの凹部ＲＤ１，ＲＤ２を有するＨ字状に形成されている。回路領域ＲＤは、ｚ方向に視て、半導体素子６０の概ね全体にわたり形成されている。凹部ＲＤ１は、回路領域ＲＤのｘ方向の両端縁のうち基板側面１３に近い方の端縁から半導体素子６０のｘ方向の中央部に向けて凹む矩形凹部である。凹部ＲＤ２は、回路領域ＲＤのｘ方向の両端縁のうち基板側面１４に近い方の端縁から半導体素子６０のｘ方向の中央部に向けて凹む矩形凹部である。
　第１スイッチング部６１Ａが形成される回路領域を回路領域ＲＳＡ、第２スイッチング部６１Ｂが形成される回路領域を回路領域ＲＳＢ、第３スイッチング部６１Ｃが形成される回路領域を回路領域ＲＳＣ、および、第４スイッチング部６１Ｄが形成される回路領域を回路領域ＲＳＤとする。本実施形態では、ｚ方向に視た回路領域ＲＳＡ～ＲＳＤの形状はそれぞれ、矩形状である。またｚ方向に視た回路領域ＲＳＡ～ＲＳＤのサイズは互いに等しい。
　回路領域ＲＳＡ，ＲＳＢはそれぞれ、回路領域ＲＤの凹部ＲＤ１内に配置されている。回路領域ＲＳＡ，ＲＳＢは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。回路領域ＲＳＡは、ｘ方向において回路領域ＲＳＢよりも基板側面１５の近くに配置されている。換言すると、回路領域ＲＳＢは、ｘ方向において回路領域ＲＳＡよりも基板側面１６の近くに配置されている。
　回路領域ＲＳＣ，ＲＳＤはそれぞれ、回路領域ＲＤの凹部ＲＤ２内に配置されている。回路領域ＲＳＣ，ＲＳＤは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。回路領域ＲＳＣは、ｘ方向において回路領域ＲＳＤよりも基板側面１５の近くに配置されている。換言すると、回路領域ＲＳＤは、ｘ方向において回路領域ＲＳＣよりも基板側面１６の近くに配置されている。ｘ方向に視て、回路領域ＲＳＣは回路領域ＲＳＡと重なっており、回路領域ＲＳＤは回路領域ＲＳＢと重なっている。
　図４に示すように、第２回路６２は、ｚ方向に視て、半導体素子６０の四隅において複数の制御配線４７と電気的に接続されている。ここで、第２回路６２を形成する回路領域ＲＤのうち基板側面１３，１５にそれぞれ近い領域を第１領域Ｒ１とし、基板側面１３，１６にそれぞれ近い領域を第２領域Ｒ２とし、基板側面１４，１５にそれぞれ近い領域を第３領域Ｒ３とし、基板側面１５，１６にそれぞれ近い領域を第４領域Ｒ４とする。
　制御配線４７Ａは、第１領域Ｒ１および第３領域Ｒ３において第２回路６２と接続されている。制御配線４７Ａのうち基板側面１３に近い方に配置された制御配線４７Ａは、第１領域Ｒ１において第２回路６２と接続されており、制御配線４７Ａのうち基板側面１４に近い方に配置された制御配線４７Ａは、第３領域Ｒ３において第２回路６２と接続されている。制御配線４７Ｂは、第２領域Ｒ２および第４領域Ｒ４において第２回路６２と接続されている。制御配線４７Ｂのうち基板側面１３に近い方に配置された制御配線４７Ｂは、第２領域Ｒ２において第２回路６２と接続されており、制御配線４７Ｂのうち基板側面１４に近い方に配置された制御配線４７Ｂは、第４領域Ｒ４において第２回路６２と接続されている。
　図４に示すように、第１スイッチング部６１Ａは、第１電源配線４１Ａ、第１出力配線４２Ａおよび第１グランド配線４３と電気的に接続されている。第２スイッチング部６１Ｂは、第１電源配線４１Ｂ、第１出力配線４２Ｂおよび第１グランド配線４３と電気的に接続されている。
　図６に示すように、第１グランド配線４３は、ｘ方向に沿って延びている。本実施形態では、第１グランド配線４３の幅は、ｘ方向において一定である。また第１グランド配線４３の幅は、制御配線４７の接続配線部４７ｂの幅よりも大きい。ここで、第１グランド配線４３の幅とは、ｚ方向に視て第１グランド配線４３が延びる方向と直交する方向の第１グランド配線４３の長さをいう。本実施形態では、第１グランド配線４３の幅は、第１グランド配線４３のｙ方向の長さである。第１グランド配線４３のｙ方向の中央部には、ｘ方向に沿って延びるスリット４３ａが形成されている。スリット４３ａは、ｘ方向において第１グランド配線４３のうち基板１０のｘ方向の中央部側の端縁から基板側面１３側の部分までにわたり形成されている。スリット４３ａによってｙ方向に離間するように分割された第１グランド配線４３をそれぞれ第１配線部４３ｂおよび第２配線部４３ｃとする。第１配線部４３ｂは、第２配線部４３ｃよりも第１出力配線４２Ａの近くに配置されている。換言すると、第２配線部４３ｃは、第１配線部４３ｂよりも第１出力配線４２Ｂの近くに配置されている。
　ｚ方向に視て第１配線部４３ｂのうち半導体素子６０と重なる部分には、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　ｚ方向に視て第２配線部４３ｃのうち半導体素子６０と重なる部分には、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　第１出力配線４２Ａは、幅広となる幅広配線部４２ａと、幅狭となる幅狭配線部４１ｂと、を有している。第１出力配線４２Ａの幅は、制御配線４７の接続配線部４７ｂの幅よりも大きい。第１出力配線４２Ａの幅は、ｚ方向に視て、第１出力配線４２Ａが延びる方向と直交する方向における第１出力配線４２Ａの長さである。
　幅広配線部４２ａは、ｘ方向において幅狭配線部４２ｂよりも基板側面１３の近くに配置されている。換言すると、幅狭配線部４２ｂは、ｘ方向において幅広配線部４２ａよりも半導体素子６０の近くに配置されている。幅広配線部４２ａは、ｚ方向に視て半導体素子６０よりも基板側面１３の近くに配置されている。幅狭配線部４２ｂは、ｚ方向に視て半導体素子６０と重なっている。
　幅狭配線部４２ｂは、ｘ方向に沿って延びている。幅狭配線部４２ｂには、複数（本実施形態では１０個）の素子電極６０ａが接合されている。図５に示すとおり、１０個の素子電極６０ａのうち、ｙ方向において揃った状態でｘ方向において互いに離間して配列される５個の素子電極６０ａの列がｙ方向において互いに離間して配置されている。
　幅広配線部４２ａのうちの幅狭配線部４２ｂの近くの部分には、ｘ方向において幅狭配線部４２ｂに向かうにつれて幅広配線部４２ａの幅が狭くなる傾斜部４２ｃが形成されている。傾斜部４２ｃは、ｙ方向において幅広配線部４２ａのうち第１電源配線４１Ａ側に形成されている。このように、第１出力配線４２Ａには、傾斜部４２ｃおよび幅狭配線部４２ｂによってｙ方向にへこむ凹み領域４２ｄが形成されている。
　第１電源配線４１Ａは、幅広となる幅広配線部４１ａと、幅狭となる幅狭配線部４１ｂと、幅広配線部４１ａと幅狭配線部４１ｂとを接続する接続配線部４１ｃと、を有している。第１電源配線４１Ａの幅は、制御配線４７の接続配線部４７ｂの幅よりも大きい。ここで、第１電源配線４１Ａの幅は、ｚ方向に視て、第１電源配線４１Ａが延びる方向と直交する方向における第１電源配線４１Ａの長さである。接続配線部４７ｂの幅は、ｚ方向に視て、接続配線部４７ｂが延びる方向と直交する方向における接続配線部４７ｂの長さである。
　幅広配線部４１ａは、ｘ方向において幅狭配線部４１ｂよりも基板側面１３の近くに配置されている。換言すると、幅狭配線部４１ｂは、ｘ方向において幅広配線部４１ａよりも半導体素子６０の近くに配置されている。幅広配線部４１ａは、半導体素子６０よりも基板側面１３の近くに位置している。幅広配線部４１ａは、基板主面１１の基板側面１３側の端部において、ｘ方向に沿って延びている。幅広配線部４１ａの幅は、第１出力配線４２Ａの幅広配線部４２ａの幅よりも小さい。換言すると、幅広配線部４２ａの幅は、第１電源配線４１Ａの幅広配線部４１ａの幅よりも大きい。幅広配線部４１ａの幅は、ｚ方向に視て、幅広配線部４１ａが延びる方向と直交する方向における幅広配線部４１ａの長さである。本実施形態では、幅広配線部４１ａの幅は、幅広配線部４１ａのｙ方向の長さである。幅広配線部４２ａの幅は、ｚ方向に視て、幅広配線部４２ａが延びる方向と直交する方向における幅広配線部４２ａの長さである。本実施形態では、幅広配線部４２ａの幅は、幅広配線部４２ａのｙ方向の長さである。
　幅狭配線部４１ｂは、ｙ方向において幅広配線部４１ａよりも第１出力配線４２Ａの近くに配置されている。幅狭配線部４１ｂは、ｚ方向に視て半導体素子６０と重なっている。幅狭配線部４１ｂは、ｘ方向に沿って延びている。幅狭配線部４１ｂの幅は、第１出力配線４２Ａの幅狭配線部４２ｂの幅よりも小さい。換言すると、幅狭配線部４２ｂの幅は、第１電源配線４１Ａの幅狭配線部４１ｂの幅よりも大きい。幅狭配線部４１ｂの幅は、ｚ方向に視て、幅狭配線部４１ｂが延びる方向と直交する方向における幅狭配線部４１ｂの長さである。本実施形態では、幅狭配線部４１ｂの幅は、幅狭配線部４１ｂのｙ方向の長さである。幅狭配線部４２ｂの幅は、ｚ方向に視て、幅狭配線部４２ｂが延びる方向と直交する方向における幅狭配線部４２ｂの長さである。本実施形態では、幅狭配線部４２ｂの幅は、幅狭配線部４２ｂのｙ方向の長さである。
　幅狭配線部４１ｂには、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　接続配線部４１ｃは、ｘ方向において幅広配線部４１ａから幅狭配線部４１ｂに向かうにつれてｙ方向において第１出力配線４２Ａに近づくように斜めに延びている。接続配線部４１ｃの一部は、ｚ方向に視て半導体素子６０と重なっている。ｙ方向に視て、接続配線部４１ｃは、第１出力配線４２Ａの傾斜部４２ｃと重なっている。接続配線部４１ｃの幅（ｙ方向における接続配線部４１ｃの長さ）は、幅狭配線部４１ｂの幅よりも大きい。
　第１電源配線４１Ａには、幅狭配線部４１ｂおよび接続配線部４１ｃによってｙ方向に凹む凹み領域４１ｄが形成されている。凹み領域４１ｄは、ｚ方向に視て、半導体素子６０と重なる領域である。凹み領域４１ｄには、制御配線４７Ａのうち基板側面１３の近くの５つの制御配線４７Ａの接続端部４７ｃが配置されている。このように、制御配線４７Ａの接続端部４７ｃを配置するためのスペースを確保するために凹み領域４１ｄを設けることによって、第１電源配線４１Ａのうち基板１０のｘ方向の中央部の近い側の部分の幅が狭くなる。このようにして、第１電源配線４１Ａの幅狭配線部４１ｂが形成されている。
　幅狭配線部４１ｂおよび接続配線部４１ｃは、第１出力配線４２Ａの凹み領域４２ｄに入り込んでいる。これにより、幅狭配線部４１ｂが幅広配線部４１ａよりも基板１０のｙ方向の中央部の近くに配置できるため、制御配線４７Ａのうち基板側面１３の近くの５つの制御配線４７Ａの接続端部４７ｃがｚ方向に視て半導体素子６０の第１領域Ｒ１（図４参照）と重なる位置に配置できる。
　第１出力配線４２Ｂは、基板主面１１のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して第１出力配線４２Ａと対称形状となる。このため、第１出力配線４２Ｂは、第１出力配線４２Ａと同様に、幅広配線部４２ａ、幅狭配線部４２ｂおよび傾斜部４２ｃを有している。また、第１出力配線４２Ｂには、凹み領域４２ｄが形成されている。幅狭配線部４２ｂには、１０個の素子電極６０ａが接合されている。この１０個の素子電極６０ａの配列態様は、第１出力配線４２Ａの幅狭配線部４２ｂの１０個の素子電極６０ａの配列態様と同様である。
　第１電源配線４１Ｂは、基板主面１１のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して第１電源配線４１Ａと対称形状となる。このため、第１電源配線４１Ｂは、第１電源配線４１Ａと同様に、幅広配線部４１ａ、幅狭配線部４１ｂおよび接続配線部４１ｃを有している。幅狭配線部４１ｂには、５個の素子電極６０ａが接合されている。この５個の素子電極６０ａの配列態様は、第１電源配線４１Ａの幅狭配線部４１ｂの５個の素子電極６０ａの配列態様と同様である。幅狭配線部４１ｂおよび接続配線部４１ｃはそれぞれ、第１電源配線４１Ａの幅狭配線部４１ｂおよび接続配線部４１ｃと同様に、第１出力配線４２Ｂの凹み領域４２ｄに入り込んでいる。これにより、制御配線４７Ｂのうち基板側面１３の近くの４つの制御配線４７Ｂの接続端部４７ｃがｚ方向に視て半導体素子６０の第２領域Ｒ２（図４参照）と重なる位置に配置できる。
　図６に示すとおり、ｚ方向に視た第１出力配線４２Ａの面積およびｚ方向に視た第１グランド配線４３の面積は、ｚ方向に視た第１電源配線４１Ａの面積よりも大きい。ｚ方向に視た第１出力配線４２Ｂの面積およびｚ方向に視た第１グランド配線４３の面積は、ｚ方向に視た第１電源配線４１Ｂの面積よりも大きい。
　図４に示すように、第３スイッチング部６１Ｃは、第２電源配線４４Ａ、第２出力配線４５Ａおよび第２グランド配線４６と電気的に接続されている。第４スイッチング部６１Ｄは、第２電源配線４４Ｂ、第２出力配線４５Ｂおよび第２グランド配線４６と電気的に接続されている。
　図７に示すように、第２グランド配線４６は、ｘ方向に沿って延びている。より詳細には、ｚ方向に視た第２グランド配線４６の形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想線に対して、ｚ方向に視た第１グランド配線４３の形状と対称形状である。このため、第２グランド配線４６は、第１グランド配線４３のスリット４３ａに対応するスリット４６ａと、第１配線部４３ｂおよび第２配線部４３ｃに対応する第１配線部４６ｂおよび第２配線部４６ｃと、を有している。第１配線部４６ｂは、第２配線部４６ｃよりも第２出力配線４５Ａの近くに配置されている。換言すると、第２配線部４６ｃは、第１配線部４６ｂよりも第２出力配線４５Ｂの近くに配置されている。
　ｚ方向に視て第１配線部４６ｂのうち半導体素子６０と重なる部分には、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　ｚ方向に視て第２配線部４６ｃのうち半導体素子６０と重なる部分には、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　第２出力配線４５Ａは、ｘ方向に沿って延びている。より詳細には、ｚ方向に視た第２出力配線４５Ａの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想線に対して、ｚ方向に視た第１出力配線４２Ａの形状と対称形状である。このため、第２出力配線４５Ａは、第１出力配線４２Ａの幅広配線部４２ａ、幅狭配線部４２ｂおよび傾斜部４２ｃに対応する幅広配線部４５ａ、幅狭配線部４５ｂおよび傾斜部４５ｃを有している。また第２出力配線４５Ａには、第１出力配線４２Ａの凹み領域４２ｄと対応する凹み領域４５ｄが形成されている。
　幅広配線部４５ａは、ｘ方向において幅狭配線部４５ｂよりも基板側面１４の近くに配置されている。換言すると、幅狭配線部４５ｂは、ｘ方向において幅広配線部４５ａよりも半導体素子６０（図４参照）の近くに配置されている。幅広配線部４５ａは、ｚ方向に視て、半導体素子６０よりも基板側面１４の近くに配置されている。幅狭配線部４５ｂは、ｚ方向に視て半導体素子６０と重なっている。
　幅狭配線部４５ｂには、複数（本実施形態では１０個）の素子電極６０ａが接合されている。この素子電極６０ａの配列態様は、第１出力配線４２Ａの１０個の素子電極６０ａの配列態様と同様である。
　第２電源配線４４Ａは、ｘ方向に沿って延びている。より詳細には、ｚ方向に視た第２電源配線４４Ａの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想線に対して、ｚ方向に視た第１電源配線４１Ａの形状と対称形状である。このため、第２電源配線４４Ａは、第１電源配線４１Ａの幅広配線部４１ａ、幅狭配線部４１ｂおよび接続配線部４１ｃに対応する幅広配線部４４ａ、幅狭配線部４４ｂおよび接続配線部４４ｃを有している。また第２電源配線４４Ａには、第１電源配線４１Ａの凹み領域４１ｄに対応する凹み領域４４ｄが形成されている。
　幅広配線部４４ａは、ｘ方向において幅狭配線部４４ｂよりも基板側面１４の近くに配置されている。換言すると、幅狭配線部４４ｂは、ｘ方向において幅広配線部４４ａよりも半導体素子６０の近くに配置されている。幅広配線部４４ａは、半導体素子６０よりも基板側面１４の近くに位置する部分を有している。
　幅狭配線部４４ｂは、ｙ方向において幅広配線部４４ａよりも第２出力配線４５Ａの近くに配置されている。幅狭配線部４４ｂには、複数（本実施形態では５つ）の素子電極６０ａが接合されている。これら素子電極６０ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　接続配線部４４ｃは、ｘ方向において幅広配線部４４ａから幅狭配線部４４ｂに向かうにつれてｙ方向において第２出力配線４５Ａに近づくように斜めに延びている。凹み領域４４ｄには、制御配線４７Ａのうち基板側面１４の近くの４つの制御配線４７Ａの接続端部４７ｃが配置されている。このように、制御配線４７Ａの接続端部４７ｃを配置するためのスペースを確保するために凹み領域４４ｄを設けることによって、第２電源配線４４Ａのうち基板１０のｘ方向の中央部の近い側の部分の幅が狭くなる。このようにして、第２電源配線４４Ａの幅狭配線部４４ｂが形成されている。
　幅狭配線部４４ｂおよび接続配線部４４ｃは、第２出力配線４５Ａの凹み領域４４ｄに配置されている。これにより、幅狭配線部４４ｂが幅広配線部４４ａよりも基板１０のｙ方向の中央部の近くに配置できるため、制御配線４７Ａのうち基板側面１４の近くの４つの制御配線４７Ａの接続端部４７ｃがｚ方向に視て半導体素子６０の第３領域Ｒ３（図４参照）と重なる位置に配置できる。
　第２出力配線４５Ｂは、基板主面１１のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して第２出力配線４５Ａと対称形状となる。このため、第２出力配線４５Ｂは、第２出力配線４５Ａと同様に、幅広配線部４５ａ、幅狭配線部４５ｂおよび傾斜部４５ｃを有している。また、第２出力配線４５Ｂには、凹み領域４５ｄが形成されている。幅狭配線部４５ｂには、１０個の素子電極６０ａが接合されている。この１０個の素子電極６０ａの配列態様は、第２出力配線４５Ａの幅狭配線部４５ｂの１０個の素子電極６０ａの配列態様と同様である。
　第２電源配線４４Ｂは、基板主面１１のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して第２電源配線４４Ａと対称形状となる。このため、第２電源配線４４Ｂは、第２電源配線４４Ａと同様に、幅広配線部４４ａ、幅狭配線部４４ｂおよび接続配線部４４ｃを有している。幅広配線部４４ａは、ｚ方向に視て半導体素子６０よりも基板側面１４の近くに配置されている。幅狭配線部４４ｂは、ｚ方向に視て半導体素子６０と重なっている。
　幅狭配線部４４ｂには、５個の素子電極６０ａが接合されている。この５個の素子電極６０ａの配列態様は、第２電源配線４４Ｂの幅狭配線部４４ｂの５個の素子電極６０ａの配列態様と同様である。幅狭配線部４４ｂおよび接続配線部４４ｃはそれぞれ、第２電源配線４４Ａの幅狭配線部４４ｂおよび接続配線部４４ｃと同様に、第２出力配線４５Ｂの凹み領域４５ｄに配置されている。これにより、制御配線４７Ｂのうち基板側面１４の近くの４つの制御配線４７Ｂの接続端部４７ｃがｚ方向に視て半導体素子６０の第４領域Ｒ４（図４参照）と重なる位置に配置できる。
　図７に示すとおり、ｚ方向に視た第２出力配線４５Ａの面積およびｚ方向に視た第２グランド配線４６の面積は、ｚ方向に視た第２電源配線４４Ａの面積よりも大きい。ｚ方向に視た第２出力配線４５Ｂの面積およびｚ方向に視た第２グランド配線４６の面積は、ｚ方向に視た第２電源配線４４Ｂの面積よりも大きい。
　図５に示すように、制御配線４７Ａのうちｘ方向の両端に配置された制御配線４７Ａの配線端部４７ａのｚ方向に視た面積は、それら以外の制御配線４７Ａの配線端部４７ａのｚ方向に視た面積よりも大きい。制御配線４７Ａのうちｘ方向の中央に配置された制御配線４７Ａの配線端部４７ａのｚ方向に視た面積は、制御配線４７Ａのうちｙ方向の両端に配置された制御配線４７Ａ以外の制御配線４７Ａの配線端部４７ａのｚ方向に視た面積よりも大きい。制御配線４７Ａのうちｘ方向の中央に配置された制御配線４７Ａの配線端部４７ａのｚ方向に視た形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
　制御配線４７Ａのうちｘ方向の中央に配置された制御配線４７Ａとｘ方向の基板側面１３側に隣り合う制御配線４７Ａは、２つの接続配線部４７ｂおよび２つの接続端部４７ｃを有している。この制御配線４７Ａは、１つの接続端部４７ｃから第２電源配線４４Ｂに向けて延びる延長配線部４７ｄと、延長配線部４７ｄの先端部に設けられた接続端部４７ｅと、別の１つの接続端部４７ｃから第１電源配線４１Ｂに向けて延びる延長配線部４７ｆと、延長配線部４７ｆの先端部に設けられた接続端部４７ｇと、を有している。接続端部４７ｅには、はんだ層４８によって半導体素子６０の第４領域Ｒ４（図４参照）の素子電極６０ａが接合されている。接続端部４７ｇには、はんだ層４８によって半導体素子６０の第２領域Ｒ２（図４参照）の素子電極６０ａが接合されている。
　図６に示すように、第１電源導電体５１Ａは、第１電源配線４１Ａの幅広配線部４１ａに配置されている。本実施形態では、第１電源導電体５１Ａは、ｘ方向において第１電源配線４１Ａの幅広配線部４１ａのうち基板側面１３の近くの端部に配置されている。具体的には、ｚ方向に視て、第１電源導電体５１Ａのｘ方向の両端縁のうち基板側面１３に近い方の端縁は、ｘ方向において第１電源配線４１Ａの幅広配線部４１ａのうち基板側面１３に近い端縁と揃っている。
　第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さは、第１電源配線４１Ａの幅広配線部４１ａの幅よりも短い。第１電源導電体５１Ａは、第１電源配線４１Ａにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１６（第１出力配線４２Ａ）に近い方の端縁に寄せて配置されている。このため、第１電源導電体５１Ａと第１電源配線４１Ａにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１６（第１出力配線４２Ａ）に近い方の端縁との間の距離は、第１電源導電体５１Ａと第１電源配線４１Ａの幅広配線部４１ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁との間の距離よりも小さい。本実施形態では、ｚ方向に視て、第１電源導電体５１Ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁は、第１電源配線４１Ａにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁と揃っている。
　第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さは、第１電源配線４１Ａの幅広配線部４１ａのｘ方向の長さよりも短い。本実施形態では、第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さは、第１電源配線４１Ａの幅広配線部４１ａのｘ方向の長さの１／２以下である。
　第１電源導電体５１Ｂは、第１電源配線４１Ｂの幅広配線部４１ａに配置されている。本実施形態では、第１電源導電体５１Ｂは、ｘ方向において第１電源配線４１Ｂの幅広配線部４１ａのうち基板側面１３の近くの端部に配置されている。具体的には、ｚ方向に視て、第１電源導電体５１Ｂのｘ方向の両端縁のうち基板側面１３に近い方の端縁は、ｘ方向における第１電源配線４１Ｂの幅広配線部４１ａのうち基板側面１３に近い端縁と揃っている。
　第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さは、第１電源配線４１Ｂの幅広配線部４１ａの幅よりも短い。第１電源導電体５１Ｂは、第１電源配線４１Ｂにおける幅広配線部４１ａのｙ方向の両端部のうち基板側面１５に近い方の端縁に寄せて配置されている。このため、第１電源導電体５１Ｂと第１電源配線４１Ｂにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁との間の距離は、第１電源導電体５１Ｂと第１電源配線４１Ｂにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁との間の距離よりも小さい。本実施形態では、ｚ方向に視て、第１電源導電体５１Ｂのｙ方向の両端縁のうち基板側面１５に近い方の端縁は、第１電源配線４１Ｂにおける幅広配線部４１ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁と揃っている。
　第１電源導電体５１Ｂの頂面５０Ａのｘ方向の長さは、第１電源配線４１Ｂの幅広配線部４１ａのｘ方向の長さよりも短い。本実施形態では、第１電源導電体５１Ｂの頂面５０Ａのｘ方向の長さは、第１電源配線４１Ｂの幅広配線部４１ａのｘ方向の長さの１／２以下である。
　第１電源導電体５１Ｂの頂面５０Ａのｘ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さと等しく、第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第１電源導電体５１Ｂの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積と等しい。ここで、第１電源導電体５１Ｂの頂面５０Ａの面積と第１電源導電体５１Ａの頂面５０Ａの面積との差がたとえば第１電源導電体５１Ａの頂面５０Ａの面積の５％以内であれば、第１電源導電体５１Ｂの頂面５０Ａの面積が第１電源導電体５１Ａの頂面５０Ａの面積と等しいといえる。ここで、第１電源導電体５１Ａ，５１Ｂがともに直方体であるため、第１電源導電体５１Ａにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しく、第１電源導電体５１Ｂにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第１電源導電体５１Ｂの厚さは、第１電源導電体５１Ａの厚さと等しい。このため、第１電源導電体５１Ｂの体積は、第１電源導電体５１Ａの体積と等しい。ここで、第１電源導電体５１Ｂの体積と第１電源導電体５１Ａの体積との差がたとえば第１電源導電体５１Ａの体積の５％以内であれば、第１電源導電体５１Ｂの体積が第１電源導電体５１Ａの体積と等しいといえる。
　図６に示すように、第１出力導電体５２Ａは、第１出力配線４２Ａの幅広配線部４２ａに配置されている。本実施形態では、第１出力導電体５２Ａは、ｘ方向において第１出力配線４２Ａの幅広配線部４２ａのうち基板側面１３の近くの端部に配置されている。具体的には、ｚ方向に視て、第１出力導電体５２Ａのｘ方向の両端縁のうち基板側面１３に近い方の端縁は、ｘ方向において第１出力配線４２Ａの幅広配線部４２ａのうち基板側面１３に近い端縁と揃っている。
　第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さは、第１出力配線４２Ａの幅広配線部４２ａの幅よりも短い。第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さは、第１出力配線４２Ａの幅広配線部４２ａの幅の１／２以上２／３以下である。第１出力導電体５２Ａは、第１出力配線４２Ａにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１６（第１グランド配線４３）に近い方の端縁に寄せて配置されている。このため、第１出力導電体５２Ａと第１出力配線４２Ａにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１６（第１グランド配線４３）に近い方の端縁との間の距離は、第１出力導電体５２Ａと第１出力配線４２Ａにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１５（第１電源配線４１Ａ）に近い方の端縁との間の距離よりも小さい。
　第１出力導電体５２Ａのｘ方向の長さは、第１出力配線４２Ａの幅広配線部４２ａのｘ方向の長さよりも短い。第１出力導電体５２Ａは、ｘ方向において第１出力配線４２Ａの傾斜部４２ｃよりも基板側面１３の近くに配置されている。
　第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さは、第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さよりも長い。換言すると、第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さよりも短い。本実施形態では、第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さの１／２以上２／３以下である。第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さは、第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第１電源導電体５１Ａの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積よりも小さい。第１電源導電体５１Ａの頂面５０Ａの面積は第１電源導電体５１Ｂの頂面５０Ａの面積と等しいため、第１電源導電体５１Ｂの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積よりも小さい。換言すると、第１出力導電体５２Ａの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積よりも大きく、第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。ここで、第１出力導電体５２Ａが直方体であるため、第１出力導電体５２Ａにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第１出力導電体５２Ａの厚さは、第１電源導電体５１Ａの厚さと等しい。このため、第１出力導電体５２Ａの体積は、第１電源導電体５１Ａの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積は、第１出力導電体５２Ａの体積よりも小さい。ここで、第１出力導電体５２Ａの体積と第１電源導電体５１Ａの体積との差がたとえば第１電源導電体５１Ａの体積の５％以内であれば、第１出力導電体５２Ａの体積が第１電源導電体５１Ａの体積と等しいといえる。第１電源導電体５１Ａの体積が第１電源導電体５１Ｂの体積と等しいため、第１電源導電体５１Ｂの体積は、第１出力導電体５２Ａの体積よりも小さいといえる。
　図６に示すように、第１出力導電体５２Ｂは、第１出力配線４２Ｂの幅広配線部４２ａに配置されている。本実施形態では、第１出力導電体５２Ｂは、ｘ方向において第１出力配線４２Ｂの幅広配線部４２ａのうち基板側面１３の近くの端部に配置されている。具体的には、ｚ方向に視て、第１出力導電体５２Ｂのｘ方向の両端縁のうち基板側面１３に近い方の端縁は、ｘ方向において第１出力配線４２Ｂの幅広配線部４２ａのうち基板側面１３に近い端縁と揃っている。
　第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さは、第１出力配線４２Ｂの幅広配線部４２ａの幅よりも短い。第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さは、第１出力配線４２Ｂの幅広配線部４２ａの幅の１／２以上２／３以下である。第１出力導電体５２Ｂは、第１出力配線４２Ｂにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１５（第１グランド配線４３）に近い方の端縁に寄せて配置されている。このため、第１出力導電体５２Ｂと第１出力配線４２Ｂにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１５（第１グランド配線４３）に近い方の端縁との間の距離は、第１出力導電体５２Ｂと第１出力配線４２Ｂにおける幅広配線部４２ａのｙ方向の両端縁のうち基板側面１６（第１電源配線４１Ｂ）に近い方の端縁との間の距離よりも小さい。
　第１出力導電体５２Ｂのｘ方向の長さは、第１出力配線４２Ｂの幅広配線部４２ａのｘ方向の長さよりも短い。第１出力導電体５２Ｂは、ｘ方向において第１出力配線４２Ｂの傾斜部４２ｃよりも基板側面１３の近くに配置されている。
　第１出力導電体５２Ｂの頂面５０Ａのｘ方向の長さは第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さと等しく、第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さは第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第１出力導電体５２Ｂの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積と等しい。ここで、第１出力導電体５２Ｂの頂面５０Ａの面積と第１出力導電体５２Ａの頂面５０Ａの面積との差がたとえば第１出力導電体５２Ａの頂面５０Ａの面積の５％以内であれば、第１出力導電体５２Ｂの頂面５０Ａの面積が第１出力導電体５２Ａの頂面５０Ａの面積と等しいといえる。第１出力導電体５２Ｂの頂面５０Ａの面積が第１出力導電体５２Ａの頂面５０Ａの面積と等しいため、第１出力導電体５２Ｂの頂面５０Ａの面積は第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積はそれぞれ、第１出力導電体５２Ｂの頂面５０Ａの面積よりも小さい。ここで、第１出力導電体５２Ｂが直方体であるため、第１出力導電体５２Ｂにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第１出力導電体５２Ｂの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第１出力導電体５２Ｂの厚さは、第１出力導電体５２Ａの厚さと等しい。このため、第１出力導電体５２Ｂの体積は、第１出力導電体５２Ａの体積と等しい。ここで、第１出力導電体５２Ｂの体積と第１出力導電体５２Ａの体積との差がたとえば第１出力導電体５２Ａの体積の５％以内であれば、第１出力導電体５２Ｂの体積が第１出力導電体５２Ａの体積と等しいといえる。第１出力導電体５２Ｂの体積が第１出力導電体５２Ａの体積と等しいため、第１出力導電体５２Ｂの体積は、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積のそれぞれは、第１出力導電体５２Ｂの体積よりも小さい。
　図６に示すように、第１グランド導電体５３は、第１グランド配線４３のｘ方向の両端部のうち基板側面１３に近い方の端部に配置されている。具体的には、ｚ方向に視て、第１グランド導電体５３のｘ方向の両端縁のうち基板側面１３に近い方の端縁は、第１グランド配線４３のｘ方向の両端縁のうち基板側面１３に近い方の端縁と揃っている。
　第１グランド導電体５３の頂面５０Ａのｙ方向の長さは、第１グランド配線４３の幅よりも短い。第１グランド導電体５３の頂面５０Ａのｙ方向の長さは、第１グランド配線４３の幅の１／２以上２／３以下である。第１グランド導電体５３は、ｙ方向において第１グランド配線４３の中央部に配置されている。
　第１グランド導電体５３の頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さと等しい。第１グランド導電体５３の頂面５０Ａのｙ方向の長さは、第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第１グランド導電体５３の頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積と等しい。ここで、第１グランド導電体５３の頂面５０Ａの面積と第１出力導電体５２Ａの頂面５０Ａの面積との差がたとえば第１出力導電体５２Ａの頂面５０Ａの面積の５％以内であれば、第１グランド導電体５３の頂面５０Ａの面積が第１出力導電体５２Ａの頂面５０Ａの面積と等しいといえる。このように、第１グランド導電体５３の頂面５０Ａの面積が第１出力導電体５２Ａの頂面５０Ａの面積と等しいため、第１グランド導電体５３の頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積はそれぞれ、第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、第１グランド導電体５３が直方体であるため、第１グランド導電体５３において頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第１グランド導電体５３の頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第１グランド導電体５３の厚さは、第１出力導電体５２Ａの厚さと等しい。このため、第１グランド導電体５３の体積は、第１出力導電体５２Ａの体積と等しい。ここで、第１グランド導電体５３の体積と第１出力導電体５２Ａの体積との差がたとえば第１出力導電体５２Ａの体積の５％以内であれば、第１グランド導電体５３の体積が第１出力導電体５２Ａの体積と等しいといえる。このように、第１グランド導電体５３の体積が第１出力導電体５２Ａの体積と等しいため、第１グランド導電体５３の体積は、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積はそれぞれ、第１グランド導電体５３の体積よりも小さい。
　図７に示すように、第２電源導電体５４Ａは、第２電源配線４４Ａの幅広配線部４４ａに配置されている。本実施形態では、第２電源導電体５４Ａは、ｘ方向において第２電源配線４４Ａの幅広配線部４４ａのうち基板側面１４の近くの端部に配置されている。具体的には、ｚ方向に視て、第２電源導電体５４Ａのｘ方向の両端縁のうち基板側面１４に近い方の端縁は、ｘ方向において第２電源配線４４Ａの幅広配線部４４ａのうち基板側面１４に近い端縁と揃っている。
　第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さは、第２電源配線４４Ａの幅広配線部４４ａの幅よりも短い。第２電源配線４４Ａの幅広配線部４４ａの幅は、ｚ方向に視て第２電源配線４４Ａの幅広配線部４４ａが延びる方向と直交する方向の第２電源配線４４Ａの幅広配線部４４ａの大きさである。本実施形態では、第２電源配線４４Ａの幅広配線部４４ａの幅は、第２電源配線４４Ａの幅広配線部４４ａのｙ方向の長さである。第２電源導電体５４Ａは、第２電源配線４４Ａにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１６（第２出力配線４５Ａ）に近い方の端縁に寄せて配置されている。このため、第２電源導電体５４Ａと第２電源配線４４Ａにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１６（第２出力配線４５Ａ）に近い方の端縁との間の距離は、第２電源導電体５４Ａと第２電源配線４４Ａにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁との間の距離よりも小さい。本実施形態では、ｚ方向に視て、第２電源導電体５４Ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁は、第２電源配線４４Ａにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１６（第２出力配線４５Ａ）に近い方の端縁と揃っている。
　第２電源導電体５４Ａのｘ方向の長さは、第２電源配線４４Ａの幅広配線部４４ａのｘ方向の長さよりも短い。本実施形態では、第２電源導電体５４Ａのｘ方向の長さは、第２電源配線４４Ａの幅広配線部４４ａのｘ方向の長さの１／２以下である。
　図５に示すように、第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さと等しく、第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２電源導電体５４Ａの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積と等しい。ここで、第２電源導電体５４Ａの頂面５０Ａの面積と第１電源導電体５１Ａの頂面５０Ａの面積との差がたとえば第１電源導電体５１Ａの頂面５０Ａの面積の５％以内であれば、第２電源導電体５４Ａの頂面５０Ａの面積が第１電源導電体５１Ａの頂面５０Ａの面積と等しいといえる。このため、第２電源導電体５４Ａの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積、第１出力導電体５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、第２電源導電体５４Ａが直方体であるため、第２電源導電体５４Ａにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第２電源導電体５４Ａの厚さは、第１電源導電体５１Ａの厚さと等しい。このため、第２電源導電体５４Ａの体積は、第１電源導電体５１Ａの体積と等しい。ここで、第２電源導電体５４Ａの体積と第１電源導電体５１Ａの体積との差がたとえば第１電源導電体５１Ａの体積の５％以内であれば、第２電源導電体５４Ａの体積が第１電源導電体５１Ａの体積と等しいといえる。このため、第２電源導電体５４Ａの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　図７に示すように、第２電源導電体５４Ｂは、第２電源配線４４Ｂの幅広配線部４４ａに配置されている。本実施形態では、第２電源導電体５４Ｂは、ｘ方向において第２電源配線４４Ｂの幅広配線部４４ａのうち基板側面１４の近くの端部に配置されている。具体的には、ｚ方向に視て、第２電源導電体５４Ｂのｘ方向の両端縁のうち基板側面１４に近い方の端縁は、ｘ方向において第２電源配線４４Ｂの幅広配線部４４ａのうち基板側面１４に近い端縁と揃っている。
　第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さは、第２電源配線４４Ｂの幅広配線部４４ａの幅よりも短い。第２電源配線４４Ｂの幅広配線部４４ａの幅は、ｚ方向に視て第２電源配線４４Ｂの幅広配線部４４ａが延びる方向と直交する方向の第２電源配線４４Ｂの幅広配線部４４ａの大きさである。本実施形態では、第２電源配線４４Ｂの幅広配線部４４ａの幅は、第２電源配線４４Ｂの幅広配線部４４ａのｙ方向の長さである。第２電源導電体５４Ｂは、第２電源配線４４Ｂにおける幅広配線部４４ａのｙ方向の両端部のうち基板側面１５（第２出力配線４５Ｂ）に近い方の端縁に寄せて配置されている。このため、第２電源導電体５４Ｂと第２電源配線４４Ｂにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１５（第２出力配線４５）に近い方の端縁との間の距離は、第２電源導電体５４Ｂと第２電源配線４４Ｂにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁との間の距離よりも小さい。本実施形態では、ｚ方向に視て、第２電源導電体５４Ｂのｙ方向の両端縁のうち基板側面１５（第２出力配線４５）に近い方の端縁は、第２電源配線４４Ｂにおける幅広配線部４４ａのｙ方向の両端縁のうち基板側面１５（第２出力配線４５）に近い方の端縁と揃っている。
　第２電源導電体５４Ｂのｘ方向の長さは、第２電源配線４４Ｂの幅広配線部４４ａのｘ方向の長さよりも短い。本実施形態では、第２電源導電体５４Ｂのｘ方向の長さは、第２電源配線４４Ｂの幅広配線部４４ａのｘ方向の長さの１／２以下である。
　図５に示すように、第２電源導電体５４Ｂの頂面５０Ａのｘ方向の長さは第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さと等しく、第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さは第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２電源導電体５４Ｂの頂面５０Ａの面積は、第２電源導電体５４Ａの頂面５０Ａの面積と等しい。ここで、第２電源導電体５４Ｂの頂面５０Ａの面積と第２電源導電体５４Ａの頂面５０Ａの面積との差がたとえば第２電源導電体５４Ａの頂面５０Ａの面積の５％以内であれば、第２電源導電体５４Ｂの頂面５０Ａの面積が第２電源導電体５４Ａの頂面５０Ａの面積と等しいといえる。第２電源導電体５４Ａの頂面５０Ａの面積が第１電源導電体５１Ａの頂面５０Ａの面積と等しいため、第２電源導電体５４Ａの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積、第１出力導電体５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、第２電源導電体５４Ｂが直方体であるため、第２電源導電体５４Ｂにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第２電源導電体５４Ｂの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第２電源導電体５４Ｂの厚さは、第２電源導電体５４Ａの厚さと等しい。このため、第２電源導電体５４Ｂの体積は、第２電源導電体５４Ａの体積と等しい。ここで、第２電源導電体５４Ｂの体積と第２電源導電体５４Ａの体積との差がたとえば第２電源導電体５４Ａの体積の５％以内であれば、第２電源導電体５４Ｂの体積が第２電源導電体５４Ａの体積と等しいといえる。第２電源導電体５４Ａの体積が第１電源導電体５１Ａの体積と等しいため、第２電源導電体５４Ｂの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　第２出力導電体５５Ａは、第２出力配線４５Ａの幅広配線部４５ａに配置されている。本実施形態では、第２出力導電体５５Ａは、ｘ方向において第２出力配線４５Ａの幅広配線部４５ａのうち基板側面１４の近くの端部に配置されている。具体的には、ｚ方向に視て、第２出力導電体５５Ａのｘ方向の両端縁のうち基板側面１４に近い方の端縁は、ｘ方向において第２出力配線４５Ａの幅広配線部４５ａのうち基板側面１４に近い方の端縁と揃っている。
　第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さは、第２出力配線４５Ａの幅広配線部４５ａの幅よりも短い。第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さは、第２出力配線４５Ａの幅広配線部４５ａの幅の１／２以上２／３以下である。第２出力配線４５Ａの幅広配線部４５ａの幅は、ｚ方向に視て第２出力配線４５Ａの幅広配線部４５ａが延びる方向と直交する方向の第２出力配線４５Ａの幅広配線部４５ａの大きさである。本実施形態では、第２出力配線４５Ａの幅広配線部４５ａの幅は、第２出力配線４５Ａの幅広配線部４５ａのｙ方向の長さである。第２出力導電体５５Ａは、第２出力配線４５Ａにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁に寄せて配置されている。このため、第２出力導電体５５Ａと第２出力配線４５Ａにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁との間の距離は、第２出力導電体５５Ａと第２出力配線４５Ａにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁との間の距離よりも小さい。
　第２出力導電体５５Ａのｘ方向の長さは、第２出力配線４５Ａの幅広配線部４５ａのｘ方向の長さよりも短い。第２出力導電体５５Ａは、ｘ方向において第２出力配線４５Ａの傾斜部４５ｃよりも基板側面１４の近くに配置されている。
　第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さは、第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さよりも長い。換言すると、第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さよりも短い。第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さの１／２以上２／３以下である。第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さは、第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２電源導電体５４Ａの頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積よりも小さい。第２電源導電体５４Ａの頂面５０Ａの面積は第２電源導電体５４Ｂの頂面５０Ａの面積と等しいため、第２電源導電体５４Ｂの頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積よりも小さい。換言すると、第２出力導電体５５Ａの頂面５０Ａの面積は、第２電源導電体５４Ａの頂面５０Ａの面積および第２電源導電体５４Ｂの頂面５０Ａの面積よりも大きい。ここで、第２出力導電体５５Ａが直方体であるため、第２出力導電体５５Ａにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第２出力導電体５５Ａの厚さは、第２電源導電体５４Ａの厚さと等しい。このため、第２出力導電体５５Ａの体積は、第２電源導電体５４Ａの体積よりも大きい。換言すると、第２電源導電体５４Ａの体積は、第２出力導電体５５Ａの体積よりも小さい。ここで、第２出力導電体５５Ａの体積と第２電源導電体５４Ａの体積との差がたとえば第２電源導電体５４Ａの体積の５％以内であれば、第２出力導電体５５Ａの体積が第２電源導電体５４Ａの体積と等しいといえる。第２電源導電体５４Ａの体積が第２電源導電体５４Ｂの体積と等しいため、第２電源導電体５４Ｂの体積は、第２出力導電体５５Ａの体積よりも小さいといえる。
　図５に示すように、第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さは第１出力導電体５２Ａの頂面５０Ａのｘ方向の長さと等しく、第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さは第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２出力導電体５５Ａの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積と等しい。ここで、第２出力導電体５５Ａの頂面５０Ａの面積と第１出力導電体５２Ａの頂面５０Ａの面積との差がたとえば第１出力導電体５２Ａの頂面５０Ａの面積の５％以内であれば、第２出力導電体５５Ａの頂面５０Ａの面積が第１出力導電体５２Ａの頂面５０Ａの面積と等しいといえる。このため、第２出力導電体５５Ａの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積はそれぞれ、第２出力導電体５５Ａの頂面５０Ａの面積よりも小さい。
　図示していないが、第２出力導電体５５Ａの厚さは、第１出力導電体５２Ａの厚さと等しい。このため、第２出力導電体５５Ａの体積は、第１出力導電体５２Ａの体積と等しい。ここで、第２出力導電体５５Ａの体積と第１出力導電体５２Ａの体積との差がたとえば第１出力導電体５２Ａの体積の５％以内であれば、第２出力導電体５５Ａの体積が第１出力導電体５２Ａの体積と等しいといえる。このため、第２出力導電体５５Ａの体積は、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積はそれぞれ、第２出力導電体５５Ａの体積よりも小さい。
　第２出力導電体５５Ｂは、第２出力配線４５Ｂの幅広配線部４５ａに配置されている。本実施形態では、第２出力導電体５５Ｂは、ｘ方向において第２出力配線４５Ｂの幅広配線部４５ａのうち基板側面１４の近くの端部に配置されている。具体的には、ｚ方向に視て、第２出力導電体５５Ｂのｘ方向の両端縁のうち基板側面１４に近い方の端縁は、ｘ方向において第２出力配線４５Ｂの幅広配線部４５ａのうち基板側面１４に近い端縁と揃っている。
　第２出導電体５５Ｂの頂面５０Ａのｙ方向の長さは、第２出力配線４５Ｂの幅広配線部４５ａの幅よりも小さい。第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さは、第２出力配線４５Ｂの幅広配線部４５ａの幅の１／２以上２／３以下である。第２出力配線４５Ｂの幅広配線部４５ａの幅は、ｚ方向に視て第２出力配線４５Ｂの幅広配線部４５ａが延びる方向と直交する方向の第２出力配線４５Ｂの幅広配線部４５ａの大きさである。本実施形態では、第２出力配線４５Ｂの幅広配線部４５ａの幅は、第２出力配線４５Ｂの幅広配線部４５ａのｙ方向の長さである。第２出力導電体５５Ｂは、第２出力配線４５Ｂにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁に寄せて配置されている。このため、第２出力導電体５５Ｂと第２出力配線４５Ｂにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１５に近い方の端縁との間の距離は、第２出力導電体５５Ｂと第２出力配線４５Ｂにおける幅広配線部４５ａのｙ方向の両端縁のうち基板側面１６に近い方の端縁との間の距離よりも小さい。
　第２出力導電体５５Ｂのｘ方向の長さは、第２出力配線４５Ｂの幅広配線部４５ａのｘ方向の長さよりも短い。第２出力導電体５５Ｂは、ｘ方向において第２出力配線４５Ｂの傾斜部４５ｃよりも基板側面１４の近くに配置されている。
　第２出力導電体５５Ｂの頂面５０Ａのｘ方向の長さは第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さと等しく、第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さは第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２出力導電体５５Ｂの頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積と等しい。ここで、第２出力導電体５５Ｂの頂面５０Ａの面積と第２出力導電体５５Ａの頂面５０Ａの面積との差がたとえば第２出力導電体５５Ａの頂面５０Ａの面積の５％以内であれば、第２出力導電体５５Ｂの頂面５０Ａの面積が第２出力導電体５５Ａの頂面５０Ａの面積と等しいといえる。第２出力導電体５５Ｂの頂面５０Ａの面積が第２出力導電体５５Ａの頂面５０Ａの面積と等しいため、第２出力導電体５５Ｂの頂面５０Ａの面積は第２電源導電体５４Ａの頂面５０Ａの面積および第２電源導電体５４Ｂの頂面５０Ａの面積よりも大きい。換言すると、第２電源導電体５４Ａの頂面５０Ａの面積および第２電源導電体５４Ｂの頂面５０Ａの面積はそれぞれ、第２出力導電体５５Ｂの頂面５０Ａの面積よりも小さい。ここで、第２出力導電体５５Ｂが直方体であるため、第２出力導電体５５Ｂにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第２出力導電体５５Ｂの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第２出力導電体５５Ｂの厚さは、第２出力導電体５５Ａの厚さと等しい。このため、第２出力導電体５５Ｂの体積は、第２出力導電体５５Ａの体積と等しい。ここで、第２出力導電体５５Ｂの体積と第２出力導電体５５Ａの体積との差がたとえば第２出力導電体５５Ａの体積の５％以内であれば、第２出力導電体５５Ｂの体積が第２出力導電体５５Ａの体積と等しいといえる。第２出力導電体５５Ｂの体積が第２出力導電体５５Ａの体積と等しいため、第２出力導電体５５Ｂの体積は、第２電源導電体５４Ａの体積および第２電源導電体５４Ｂの体積よりも大きい。換言すると、第２電源導電体５４Ａの体積および第２電源導電体５４Ｂの体積のそれぞれは、第２出力導電体５５Ｂの体積よりも小さい。
　図５に示すように、第２出力導電体５５Ｂの頂面５０Ａのｘ方向の長さは第１出力導電体５２Ｂの頂面５０Ａのｘ方向の長さと等しく、第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さは第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さと等しい。このため、第２出力導電体５５Ｂの頂面５０Ａの面積は、第１出力導電体５２Ｂの頂面５０Ａの面積と等しい。ここで、第２出力導電体５５Ｂの頂面５０Ａの面積と第１出力導電体５２Ｂの頂面５０Ａの面積との差がたとえば第１出力導電体５２Ｂの頂面５０Ａの面積の５％以内であれば、第２出力導電体５５Ｂの頂面５０Ａの面積が第１出力導電体５２Ｂの頂面５０Ａの面積と等しいといえる。このため、第２出力導電体５５Ｂの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積はそれぞれ、第２出力導電体５５Ｂの頂面５０Ａの面積よりも小さい。
　図示していないが、第２出力導電体５５Ｂの厚さは、第１出力導電体５２Ｂの厚さと等しい。このため、第２出力導電体５５Ｂの体積は、第１出力導電体５２Ｂの体積と等しい。ここで、第２出力導電体５５Ｂの体積と第１出力導電体５２Ｂの体積との差がたとえば第１出力導電体５２Ｂの体積の５％以内であれば、第２出力導電体５５Ｂの体積が第１出力導電体５２Ｂの体積と等しいといえる。このため、第２出力導電体５５Ｂの体積は、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積はそれぞれ、第２出力導電体５５Ｂの体積よりも小さい。
　図７に示すように、第２グランド導電体５６は、第２グランド配線４６のｘ方向の両端部のうち基板側面１４に近い方の端部に配置されている。具体的には、ｚ方向に視て、第２グランド導電体５６のｘ方向の両端縁のうち基板側面１４に近い方の端縁は、第２グランド配線４６のｘ方向の両端縁のうち基板側面１４に近い方の端縁と揃っている。
　第２グランド導電体５６の頂面５０Ａのｙ方向の長さは、第２グランド配線４６の幅よりも小さい。第２グランド導電体５６の頂面５０Ａのｙ方向の長さは、第２グランド配線４６の幅の１／２以上２／３以下である。第２グランド配線４６の幅は、ｚ方向に視て第２グランド配線４６が延びる方向と直交する方向の第２グランド配線４６の大きさである。本実施形態では、第２グランド配線４６の幅は、第２グランド配線４６のｙ方向の長さである。第２グランド導電体５６は、ｙ方向において第２グランド配線４６の中央部に配置されている。
　第２グランド導電体５６の頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａの頂面５０Ａのｘ方向の長さと等しい。第２グランド導電体５６の頂面５０Ａのｙ方向の長さは、第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さと等しい。このため、第２グランド導電体５６の頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積と等しい。ここで、第２グランド導電体５６の頂面５０Ａの面積と第２出力導電体５５Ａの頂面５０Ａの面積との差がたとえば第２出力導電体５５Ａの頂面５０Ａの面積の５％以内であれば、第２グランド導電体５６の頂面５０Ａの面積が第２出力導電体５５Ａの頂面５０Ａの面積と等しいといえる。このように、第２グランド導電体５６の頂面５０Ａの面積が第２出力導電体５５Ａの頂面５０Ａの面積と等しいため、第２グランド導電体５６の頂面５０Ａの面積は、第２電源導電体５４Ａの頂面５０Ａの面積および第２電源導電体５４Ｂの頂面５０Ａの面積よりも大きい。換言すると、第２電源導電体５４Ａの頂面５０Ａの面積および第２電源導電体５４Ｂの頂面５０Ａの面積はそれぞれ、第２グランド導電体５６の頂面５０Ａの面積よりも小さい。ここで、第２グランド導電体５６が直方体であるため、第２グランド導電体５６において頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは第２グランド導電体５６の頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示していないが、第２グランド導電体５６の厚さは、第２出力導電体５５Ａの厚さと等しい。このため、第２グランド導電体５６の体積は、第２出力導電体５５Ａの体積と等しい。ここで、第２グランド導電体５６の体積と第２出力導電体５５Ａの体積との差がたとえば第２出力導電体５５Ａの体積の５％以内であれば、第２グランド導電体５６の体積が第２出力導電体５５Ａの体積と等しいといえる。このように、第２グランド導電体５６の体積が第２出力導電体５５Ａの体積と等しいため、第２グランド導電体５６の体積は、第２電源導電体５４Ａの体積および第２電源導電体５４Ｂの体積よりも大きい。換言すると、第２電源導電体５４Ａの体積および第２電源導電体５４Ｂの体積はそれぞれ、第２グランド導電体５６の体積よりも小さい。
　図５に示すように、第２グランド導電体５６の頂面５０Ａのｘ方向の長さは第１グランド導電体５３の頂面５０Ａのｘ方向の長さと等しく、第２グランド導電体５６の頂面５０Ａのｙ方向の長さは第１グランド導電体５３の頂面５０Ａのｙ方向の長さと等しい。このため、第２グランド導電体５６の頂面５０Ａの面積は、第１グランド導電体５３の頂面５０Ａの面積と等しい。ここで、第２グランド導電体５６の頂面５０Ａの面積と第１グランド導電体５３の頂面５０Ａの面積との差がたとえば第１グランド導電体５３の頂面５０Ａの面積の５％以内であれば、第２グランド導電体５６の頂面５０Ａの面積が第１グランド導電体５３の頂面５０Ａの面積と等しいといえる。このため、第２グランド導電体５６の頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積および第１電源導電体５１Ｂの頂面５０Ａの面積はそれぞれ、第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示していないが、第２グランド導電体５６の厚さは、第１グランド導電体５３の厚さと等しい。このため、第２グランド導電体５６の体積は、第１グランド導電体５３の体積と等しい。ここで、第２グランド導電体５６の体積と第１グランド導電体５３の体積との差がたとえば第１グランド導電体５３の体積の５％以内であれば、第２グランド導電体５６の体積が第１グランド導電体５３の体積と等しいといえる。このため、第２グランド導電体５６の体積は、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積および第１電源導電体５１Ｂの体積はそれぞれ、第２グランド導電体５６の体積よりも小さい。
　図５に示すように、複数の制御導電体５７は、複数の制御配線４７Ａの配線端部４７ａに個別に配置される複数（本実施形態では９個）の制御導電体５７Ａと、複数の制御配線４７Ｂの配線端部４７ａに個別に配置される複数（本実施形態では９個）の制御導電体５７Ｂと、を有している。なお、制御導電体５７Ａ，５７Ｂの個数はそれぞれ任意に変更可能である。一例では、制御導電体５７Ａの個数と制御導電体５７Ｂの個数とが互いに異なってもよい。
　複数の制御導電体５７Ａは、２つの端部制御導電体５７Ｃと、１つの中央制御導電体５７Ｄと、６つの中間制御導電体５７Ｅと、を有している。各端部制御導電体５７Ｃ、中央制御導電体５７Ｄおよび各中間制御導電体５７Ｅはそれぞれ、直方体として形成されている。ｚ方向に視た端部制御導電体５７Ｃの頂面５０Ａの形状は、ｘ方向に沿う辺およびｙ方向に沿う辺を有する矩形状であり、本実施形態では正方形である。ｚ方向に視た中央制御導電体５７Ｄの頂面５０Ａの形状は、ｘ方向に沿う辺およびｙ方向に沿う辺を有する矩形状であり、本実施形態では、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。ｚ方向に視た中間制御導電体５７Ｅの頂面５０Ａの形状は、ｘ方向に沿う辺およびｙ方向に沿う辺を有する矩形状であり、本実施形態では正方形である。
　なお、ｚ方向に視た端部制御導電体５７Ｃの頂面５０Ａの形状、中央制御導電体５７Ｄの頂面５０Ａの形状および中間制御導電体５７Ｅの頂面５０Ａの形状はそれぞれ、任意に変更可能である。一例では、ｚ方向に視た端部制御導電体５７Ｃの頂面５０Ａの形状、中央制御導電体５７Ｄの頂面５０Ａの形状および中間制御導電体５７Ｅの頂面５０Ａの形状はそれぞれ、円形または楕円形である。
　２つの端部制御導電体５７Ｃは、ｘ方向における複数の制御導電体５７Ａの両端に位置している。ｘ方向において基板側面１３に近い端部制御導電体５７Ｃは、ｘ方向において第１電源導電体５１Ａと揃った状態でｙ方向において第１電源導電体５１Ａから離間して配置されている。端部制御導電体５７Ｃの頂面５０Ａのｘ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さと等しく、端部制御導電体５７Ｃの頂面５０Ａのｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さよりも長い。このため、端部制御導電体５７Ｃの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積は、端部制御導電体５７Ｃの頂面５０Ａの面積よりも小さい。また、端部制御導電体５７Ｃの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積、第１出力導電体５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、各端部制御導電体５７Ｃが直方体であるため、端部制御導電体５７Ｃにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは端部制御導電体５７Ｃの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示されていないが、端部制御導電体５７Ｃの厚さは第１電源導電体５１Ａの厚さと等しい。このため、端部制御導電体５７Ｃの体積は、第１電源導電体５１Ａの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積は、端部制御導電体５７Ｃの体積よりも小さい。またｙ方向において基板側面１３の近くの端部制御導電体５７Ｃの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　ｘ方向において基板側面１４に近い端部制御導電体５７Ｃは、ｘ方向において第２電源導電体５４Ａと揃った状態でｙ方向において第２電源導電体５４Ａから離間して配置されている。端部制御導電体５７Ｃの頂面５０Ａのｘ方向の長さは第２電源導電体５４Ａの頂面５０Ａのｘ方向の長さと等しく、端部制御導電体５７Ｃの頂面５０Ａのｙ方向の長さは第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さよりも長い。このため、端部制御導電体５７Ｃの頂面５０Ａの面積は、第２電源導電体５４Ａの頂面５０Ａの面積よりも大きい。また、端部制御導電体５７Ｃの頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積、第２出力導電体５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示されていないが、端部制御導電体５７Ｃの厚さは第１電源導電体５１Ｂの厚さと等しい。このため、端部制御導電体５７Ｃの体積は、第１電源導電体５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ｂの体積は、端部制御導電体５７Ｃの体積よりも小さい。またｙ方向において基板側面１４の近くの端部制御導電体５７Ｃの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　中央制御導電体５７Ｄは、ｘ方向において各電源導電体５１Ａ，５１Ｂ、各出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３と各電源導電体５４Ａ，５４Ｂ、各出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６との間に配置されている。中央制御導電体５７Ｄは、半導体装置１Ｂの向きを示すための切欠部５７ｘを有している。中央制御導電体５７Ｄの頂面５０Ａのｘ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さよりも長く、中央制御導電体５７Ｄの頂面５０Ａのｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しい。このため、中央制御導電体５７Ｄの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積は、中央制御導電体５７Ｄの頂面５０Ａの面積よりも小さい。また、中央制御導電体５７Ｄの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積、第１出力導電体５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、中央制御導電体５７Ｄが直方体であるため、中央制御導電体５７Ｄにおいて頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは中央制御導電体５７Ｄの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示されていないが、中央制御導電体５７Ｄの厚さは第１電源導電体５１Ａの厚さと等しい。このため、中央制御導電体５７Ｄの体積は、第１電源導電体５１Ａの体積よりも大きい。換言すると、第１電源導電体５１Ａの体積は、中央制御導電体５７Ｄの体積よりも小さい。また中央制御導電体５７Ｄの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　６つの中間制御導電体５７Ｅのうち３つの中間制御導電体５７Ｅは、ｘ方向において基板側面１３の近くの端部制御導電体５７Ｃと中央制御導電体５７Ｄとの間において、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　残りの３つの中間制御導電体５７Ｅは、ｘ方向において基板側面１４の近くの端部制御導電体５７Ｃと中央制御導電体５７Ｄとの間において、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　各中間制御導電体５７Ｅの頂面５０Ａのｘ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｘ方向の長さよりも短く、各中間制御導電体５７Ｅの頂面５０Ａのｙ方向の長さは第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しい。このため、各中間制御導電体５７Ｅの頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積よりも小さい。換言すると、第１電源導電体５１Ａの頂面５０Ａの面積は、各中間制御導電体５７Ｅの頂面５０Ａの面積よりも大きい。ここで、各中間制御導電体５７Ｅが直方体であるため、中間制御導電体５７Ｅの頂面５０Ａよりも基板１０の近くの部分のｘ方向の長さやｙ方向の長さは中間制御導電体５７Ｅの頂面５０Ａのｘ方向の長さやｙ方向の長さと等しい。
　図示されていないが、各中間制御導電体５７Ｅの厚さは第１電源導電体５１Ａの厚さと等しい。このため、各中間制御導電体５７Ｅの体積は、第１電源導電体５１Ａの体積よりも小さい。換言すると、第１電源導電体５１Ａの体積は、各中間制御導電体５７Ｅの体積よりも小さい。
　複数の制御導電体５７Ｂは、２つの端部制御導電体５７Ｃと、７つの中間制御導電体５７Ｅと、を有している。各端部制御導電体５７Ｃおよび各中間制御導電体５７Ｅはそれぞれ、直方体として形成されている。２つの端部制御導電体５７Ｃは、ｘ方向における複数の制御導電体５７Ａの両端に位置している。７つの中間制御導電体５７Ｅは、２つの端部制御導電体５７Ｃのｘ方向の間に配置されている。７つの中間制御導電体５７Ｅは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　制御導電体５７Ｂの端部制御導電体５７Ｃの頂面５０Ａの面積は制御導電体５７Ａの端部制御導電体５７Ｃの頂面５０Ａの面積と等しい。このため、基板側面１３の近くに配置された制御導電体５７Ｂの端部制御導電体５７Ｃの頂面５０Ａの面積は、第１電源導電体５１Ｂの頂面５０Ａの面積よりも大きい。また基板側面１４の近くに配置された制御導電体５７Ｂの端部制御導電体５７Ｃの頂面５０Ａの面積は、第２電源導電体５４Ｂの頂面５０Ａの面積よりも大きい。また、基板側面１３の近くの端部制御導電体５７Ｃの頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積、第１出力導電体５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。また、基板側面１４の近くの端部制御導電体５７Ｃの頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積、第２出力導電体５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示されていないが、各端部制御導電体５７Ｃの厚さは第１電源導電体５１Ｂの厚さおよび第２電源導電体５４Ｂの厚さと等しい。このため、各端部制御導電体５７Ｃの体積は、第１電源導電体５１Ｂの体積および第２電源導電体５４Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ｂの体積および第２電源導電体５４Ｂの体積はそれぞれ、各端部制御導電体５７Ｃの体積よりも小さい。また、基板側面１３の近くの端部制御導電体５７Ｃの体積は、第１出力導電体５２Ａの体積、第１出力導電体５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。また、基板側面１４の近くの端部制御導電体５７Ｃの体積は、第２出力導電体５５Ａの体積、第２出力導電体５５Ｂの体積および第２グランド導電体５６の体積よりも小さい。
　制御導電体５７Ｂの各中間制御導電体５７Ｅの頂面５０Ａの面積は制御導電体５７Ａの各中間制御導電体５７Ｅの頂面５０Ａの面積と等しい。このため、制御導電体５７Ｂの各中間制御導電体５７Ｅの頂面５０Ａの面積は第１電源導電体５１Ａの頂面５０Ａの面積よりも小さい。
　図示されていないが、制御導電体５７Ｂの各中間制御導電体５７Ｅの厚さは、制御導電体５７Ａの各中間制御導電体５７Ｅの厚さと等しい。このため、制御導電体５７Ｂの各中間制御導電体５７Ｅの体積は、制御導電体５７Ａの各中間制御導電体５７Ｅの体積と等しい。このため、制御導電体５７Ｂの各中間制御導電体５７Ｅの体積は、第１電源導電体５１Ａの体積よりも小さい。
　図３に示すように、複数の端子２０は、第１電源端子２１Ａ，２１Ｂ、第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２電源端子２４Ａ，２４Ｂ、第２出力端子２５Ａ，２５Ｂ、第２グランド端子２６および複数の制御端子２７を有している。本実施形態では、第１電源端子２１Ａ，２１Ｂおよび第２電源端子２４Ａ，２４Ｂが第１駆動端子に対応しており、第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６が第２駆動端子に対応している。
　第１電源端子２１Ａは、複数の導電体５０の第１電源導電体５１Ａの頂面５０Ａを覆っている。第１電源端子２１Ｂは、第１電源導電体５１Ｂの頂面５０Ａを覆っている。第１出力端子２２Ａは、複数の導電体５０の第１出力導電体５２Ａの頂面５０Ａを覆っている。第１出力端子２２Ｂは、複数の導電体５０の第１出力導電体５２Ｂの頂面５０Ａを覆っている。第１グランド端子２３は、複数の導電体５０の第１グランド導電体５３の頂面５０Ａを覆っている。第２グランド端子２６は、複数の導電体５０の第２グランド導電体５６の頂面５０Ａを覆っている。複数の制御端子２７は、複数の制御導電体５７の頂面５０Ａを個別に覆っている。
　ｚ方向に視た第１電源端子２１Ａ，２１Ｂ、第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２電源端子２４Ａ，２４Ｂ、第２出力端子２５Ａ，２５Ｂ、第２グランド端子２６および複数の制御端子２７の面積の大きさの関係は、ｚ方向に視た第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂ、第２グランド導電体５６および複数の制御導電体５７の頂面５０Ａの面積の大きさの関係と同じである。
　図１３～図２５を参照して、半導体装置１Ａの製造方法の一例について説明する。図１３に示すように、半導体装置１Ａの製造方法は、基材８１０に絶縁膜８１７を形成する工程を有している。より詳細には、まず、平板状の基材８１０を準備する。本実施形態では、基材８１０は、シリコンウェハが用いられる。次に、基材８１０の厚さ方向における基材８１０の一方側の表面に絶縁膜８１７を形成する。絶縁膜８１７は、基材８１０の厚さ方向における基材８１０の一方側の表面に酸化膜を熱酸化法によって成膜させた後、この酸化膜の上に窒化膜をプラズマＣＶＤ（Chemical Vapor Deposition）によって成膜させることによって形成される。なお、この工程において形成された絶縁膜８１７の厚さ方向を向く表面を、基材主面８１１という。厚さ方向において基材８１０のうち基材主面８１１と反対側を向く面を基材裏面８１２という。
　図１４および図１５に示すように、半導体装置１Ａの製造方法は、複数の配線８４０を形成する工程を有している。より詳細には、まず、図１４に示すように、基材主面８１１を覆う下地層８４０Ａを形成する。下地層８４０Ａは、基材主面８１１の全体にバリア層をスパッタリング法によって成膜させた後、このバリア層の上にシード層をスパッタリング法によって成膜させることによって形成される。なお、バリア層は、厚さが１００ｎｍ以上３００ｎｍ以下のＴｉからなる。シード層は、厚さが２００ｎｍ以上６００ｎｍ以下のＣｕからなる。次に、図１５に示すように、下地層８４０Ａの上に複数のめっき層８４０Ｂを形成する。複数のめっき層８４０Ｂは、下地層８４０Ａの上にリソグラフィパターニングを施した後、下地層８４０Ａを導電経路とした電解めっきによって形成される。なお、複数のめっき層８４０Ｂは、厚さが５μｍ以上２５μｍ以下のＣｕからなる。
　図１６に示すように、半導体装置１Ａの製造方法は、複数の導電体８５０を形成する工程を有している。より詳細には、複数のめっき層８４０Ｂの上に複数の導電体８５０を形成する。導電体８５０は、たとえばＣｕからなる。複数の導電体８５０は、複数のめっき層８４０Ｂにリソグラフィパターニングを施した後、下地層８４０Ａおよびめっき層８４０Ｂを導電経路とした電解めっきによって形成される。
　複数の導電体８５０は、厚さ方向の寸法が互いに等しい。また図１７に示すように、厚さ方向に視た複数の導電体８５０の形状は、長辺および短辺を有する矩形状である。複数の導電体８５０のうち一部の長辺の長さは、残りの導電体８５０の長辺の長さよりも短い。このように、複数の導電体８５０は、直方体として形成される。
　より詳細には、図１７に示すように、複数の導電体８５０は、第１電源導電体８５１Ａ，８５１Ｂ、第１出力導電体８５２Ａ，８５２Ｂ、第１グランド導電体８５３、第２電源導電体８５４Ａ，８５４Ｂ、第２出力導電体８５５Ａ，８５５Ｂ、第２グランド導電体８５６および複数の制御導電体８５７を有している。また複数の配線８４０は、第１電源配線８４１Ａ，８４１Ｂ、第１出力配線８４２Ａ，８４２Ｂ、第１グランド配線８４３、第２電源配線８４４Ａ，８４４Ｂ、第２出力配線８４５Ａ，８４５Ｂ、第２グランド配線８４６および複数の制御配線８４７を有している。第１電源導電体８５１Ａは第１電源配線８４１Ａに接続されており、第１電源導電体８５１Ｂは第１電源配線８４１Ｂに接続されている。第１出力導電体８５２Ａは第１出力配線８４２Ａに接続されており、第１出力導電体８５２Ｂは第１出力配線８４２Ｂに接続されている。第１グランド導電体８５３は第１グランド配線８４３に接続されている。第２電源導電体８５４Ａは第２電源配線８４４Ａに接続されており、第２電源導電体８５４Ｂは第２電源配線８４４Ｂに接続されている。第２出力導電体８５５Ａは第２出力配線８４５Ａに接続されており、第２出力導電体８５５Ｂは第２出力配線８４５Ｂに接続されている。第２グランド導電体８５６は第２グランド配線８４６に接続されている。複数の制御導電体８５７は複数の制御配線８４７に個別に接続されている。このため、第１電源導電体８５１Ａ，８５１Ｂ、第１出力導電体８５２Ａ，８５２Ｂおよび第１グランド導電体８５３の配列態様は、図３に示す第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の配列態様と同様である。第２電源導電体８５４Ａ，８５４Ｂ、第２出力導電体８５５Ａ，８５５Ｂおよび第２グランド導電体８５６の配列態様は、図３に示す第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の配列態様と同様である。
　図１７に示すとおり、ｚ方向に視た第１電源導電体８５１Ａ，８５１Ｂ、第１出力導電体８５２Ａ，８５２Ｂ、第１グランド導電体８５３、第２電源導電体８５４Ａ，８５４Ｂ、第２出力導電体８５５Ａ，８５５Ｂおよび第２グランド導電体８５６のそれぞれの形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
　第１電源導電体８５１Ａ，８５１Ｂの頂面８５０Ａのｘ方向の長さはそれぞれ、第１出力導電体８５２Ａ，８５２Ｂの頂面８５０Ａのｘ方向の長さおよび第１グランド導電体８５３の頂面８５０Ａのｘ方向の長さよりも短い。第１電源導電体８５１Ａ，８５１Ｂの頂面８５０Ａのｙ方向の長さはそれぞれ、第１出力導電体８５２Ａ，８５２Ｂの頂面８５０Ａのｙ方向の長さおよび第１グランド導電体８５３の頂面８５０Ａのｙ方向の長さと等しい。図示されていないが複数の導電体８５０の厚さは互いに等しい。このため、第１電源導電体８５１Ａ，８５１Ｂの体積はそれぞれ、第１出力導電体８５２Ａ，８５２Ｂの体積および第１グランド導電体８５３の体積よりも小さい。
　第２電源導電体８５４Ａ，８５４Ｂの頂面８５０Ａのｘ方向の長さはそれぞれ、第２出力導電体８５５Ａ，８５５Ｂの頂面８５０Ａのｘ方向の長さおよび第２グランド導電体８５６の頂面８５０Ａのｘ方向の長さよりも短い。第２電源導電体８５４Ａ，８５４Ｂの頂面８５０Ａのｙ方向の長さはそれぞれ、第２出力導電体８５５Ａ，８５５Ｂの頂面８５０Ａのｙ方向の長さおよび第２グランド導電体８５６の頂面８５０Ａのｙ方向の長さと等しい。また上述のように複数の導電体８５０の厚さは互いに等しいため、第２電源導電体８５４Ａ，８５４Ｂの体積はそれぞれ、第２出力導電体８５５Ａ，８５５Ｂの体積および第２グランド導電体８５６の体積よりも小さい。
　図１８に示すように、半導体装置１Ａの製造方法は、下地層８４０Ａの一部を除去する工程を有している。より詳細には、下地層８４０Ａのうちめっき層８４０Ｂによって覆われていない部分を除去する。めっき層８４０Ｂに覆われていない下地層８４０Ａは、Ｈ2ＳＯ4（硫酸）およびＨ2０2（過酸化水素）の混合溶液を用いたウェットエッチングによって除去される。その結果、残存した下地層８４０Ａと、この下地層８４０Ａに積層された複数のめっき層８４０Ｂとが半導体装置１Ａの複数の配線４０となる。
　図１９に示すように、半導体装置１Ａの製造方法は、半導体素子６０を実装する工程を有している。より詳細には、複数の配線４０の上にはんだ層４８を介して半導体素子６０を接合する。本実施形態では、フリップチップボンディングによって半導体素子６０を複数の配線４０に接合する。具体的には、まず、半導体素子６０の各素子電極６０ａにはんだ層４８（図１２参照）を塗布する。次に、コレット（図示略）を用いて、半導体素子６０の複数の素子電極６０ａを複数の配線４０にはんだ層４８を介して個別に仮付けする。次に、リフロー処理によって複数のはんだ層４８を溶融させる。最後に、複数のはんだ層４８を冷却して固化することによって半導体素子６０が複数の配線４０に接合される。
　図２０に示すように、半導体装置１Ａの製造方法は、樹脂層８３０を形成する工程を有している。より詳細には、基材主面８１１に接し、複数の配線４０、半導体素子６０、および、複数の導電体８５０を覆うように樹脂層８３０を形成する。樹脂層８３０は、たとえば熱硬化樹脂が用いられ、本実施形態では黒色のエポキシ樹脂が用いられる。樹脂層８３０は、コンプレッション成型によって形成される。
　図２１に示すように、半導体装置１Ａの製造方法は、樹脂層８３０を厚さ方向に除去する工程を有している。より詳細には、機械研削によって樹脂層８３０のうち厚さ方向における基板主面１１とは反対側の部分を除去する。このとき、機械研削によって複数の導電体８５０のうち厚さ方向における基材主面８１１とは反対側の部分も併せて除去される。これにより、樹脂層８３０の厚さが薄くなるとともに、複数の導電体５０が形成される。
　図２２に示すように、複数の導電体５０は、樹脂層８３０の実装面８３１から露出している。すなわち、複数の第１電源導電体５１Ａ，５１Ｂ、複数の第１出力導電体５２Ａ，５２Ｂ、複数の第１グランド導電体５３、複数の第２電源導電体５４Ａ，５４Ｂ、複数の第２出力導電体５５Ａ，５５Ｂ、複数の第２グランド導電体５６および複数の制御導電体５７の頂面５０Ａがそれぞれ実装面８３１から露出している。ここで、実装面８３１は、機械研削によって樹脂層８３０が除去されたときに形成される面であり、基材主面８１１（図２１参照）と同じ側を向く面である。
　図２３に示すように、半導体装置１Ａの製造方法は、基材８１０を厚さ方向に除去する工程を有している。より詳細には、機械研削によって、基材８１０のうち基材裏面８１２を含む部分を除去する。これにより、基材８１０の厚さが薄くなる。
　図２４に示すように、半導体装置１Ａの製造方法は、複数の端子２０を形成する工程を有している。より詳細には、複数の導電体５０において樹脂層８３０の実装面８３１から露出している頂面５０Ａに個別に接する複数の端子２０を形成する。複数の端子２０はそれぞれ、無電解めっきによって形成される。
　図２５に示すように、半導体装置１Ａの製造方法は、半導体装置１Ａとして個片化する工程を有している。より詳細には、ダイシングブレードを用いて、基材８１０および樹脂層８３０を切断線ＣＬに沿って切断することによって、複数の個片に分割する。これら個片が１つの半導体素子６０が含まれており、半導体装置１Ａを構成している。以上の工程を経ることによって、半導体装置１Ａが製造される。
　半導体装置１Ａの製造方法における複数の導電体８５０はそれぞれ、Ｃｕからなる。この製造方法では、複数の配線８４０上に複数の導電体８５０を個別に形成した後、樹脂層８３０をモールド成型する。樹脂層８３０は、黒色のエポキシ樹脂を用い、コンプレッション成型によって形成される。
　樹脂層８３０を形成した場合に基材８１０および樹脂層８３０がｚ方向に積層された組立体に反りが発生する場合がある。この組立体の反りとは、組立体の中央部に対して組立体の外周部がｚ方向に浮き上がるような変形をいう。後工程において組立体を吸着装置によって吸着して搬送するが、組立体の反りによって上手く吸着しない場合がある。また、組立体が反ることによってダイシングブレードを用いて組立体を個片化する場合に正確に個片化することができない場合がある。このように、半導体装置１Ａを安定して製造できないおそれがある。
　このような組立体の反りとして、本実施形態では、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３からなる第１群と、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６からなる第２群が配列される方向であるｘ方向の組立体の反りが、制御導電体５７Ａ，５７Ｂが配列される方向であるｙ方向の組立体の反りよりも大きくなる。この点に鑑みて、本願発明者は、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の総計の体積が大きくなるにつれて、組立体の反りが大きくなることを知見した。その理由は以下のとおり考えられる。
　コンプレッション成型時において樹脂層８３０を構成するエポキシ樹脂の充填時やエポキシ樹脂の硬化時において金型のキャビティ内の温度が高くなる。これにより、複数の導電体８５０であるＣｕが再結晶化する。このＣｕの再結晶化の際にＣｕが凝縮するため、複数の導電体５０が凝縮するときに基材８１０および樹脂層８３０に加えられる応力によって組立体が反ってしまう。なお、複数の配線４０もＣｕからなるが、複数の導電体５０よりも体積が小さいため、複数の導電体５０よりも組立体の反りに関する影響は小さいと考えられる。
　そこで、複数の導電体８５０において組立体の反りが大きい第１電源導電体８５１Ａ，８５１Ｂ、第１出力導電体８５２Ａ，８５２Ｂ、第１グランド導電体８５３、第２電源導電体８５４Ａ，８５４Ｂ、第２出力導電体８５５Ａ，８５５Ｂおよび第２グランド導電体８５６の総計の体積を減らす構成とする。具体的には、第１電源導電体８５１Ａ，８５１Ｂおよび第２電源導電体８５４Ａ，８５４Ｂの体積をそれぞれ、第１出力導電体８５２Ａ，８５２Ｂの体積、第１グランド導電体８５３の体積、第２出力導電体８５５Ａ，８５５Ｂの体積および第２グランド導電体８５６の体積よりも小さくしている。これにより、樹脂層８３０の形成時において複数の導電体８５０の凝縮による応力が低減するため、組立体の反りを低減できる。
　本実施形態の半導体装置１Ａによれば、以下の効果が得られる。
　（１－１）半導体素子６０の第１回路６１に流れる電流は、第２回路６２に流れる電流よりも大きくなる。このため、第１回路６１と第１回路６１に接続される端子２０との間の導電経路における電気抵抗を低減するため、複数の導電体５０のうち第１回路６１に電気的に接続される第１電源導電体５１Ａ，５１Ａ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の体積を制御導電体５７の体積よりも大きくしている。一方、作用にて上述したとおり、第１電源導電体５１Ａ，５１Ａ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の体積を大きくすると、半導体装置１Ａの製造工程において樹脂層８３０を形成したときに基材８１０と樹脂層８３０との組立体の反りが大きくなる。
　そこで、本実施形態では、第１電源導電体５１Ａ，５１Ｂのそれぞれの体積を、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さくしている。第２電源導電体５４Ａ，５４Ｂのそれぞれの体積を、第２出力導電体５５Ａ，５５Ｂの体積および第２グランド導電体５６の体積よりも小さくしている。この構成によれば、半導体装置１Ａの製造工程における複数の導電体８５０を形成する工程において、第１電源導電体８５１Ａ，８５１Ｂの体積が第１出力導電体８５２Ａ，８５２Ｂの体積および第１グランド導電体８５３の体積よりも小さくなり、第２電源導電体８５４Ａ，８５４Ｂの体積が第２出力導電体８５５Ａ，８５５Ｂの体積および第２グランド導電体８５６の体積よりも小さくなるため、樹脂層８３０を形成したときに基材８１０と樹脂層８３０との組立体の反りを低減できる。このため、後工程において組立体の搬送が容易となり、また個片化するときにダイシングを容易に行うことができる。したがって、第１回路６１と第１回路６１に接続される端子２０との間の導電経路における電気抵抗を低減できるとともに、半導体装置１Ａを安定して製造できる。
　（１－２）封止樹脂３０に対してｚ方向において露出した第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積はそれぞれ、封止樹脂３０に対してｚ方向において露出した第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。封止樹脂３０に対してｚ方向において露出した第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積は、封止樹脂３０に対してｚ方向において露出した第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。この構成によれば、半導体装置１Ａの製造工程における複数の導電体８５０を形成する工程において、第１電源導電体８５１Ａ，８５１Ｂの体積が第１出力導電体８５２Ａ，８５２Ｂの体積および第１グランド導電体８５３の体積よりも小さくし、第２電源導電体８５４Ａ，８５４Ｂの体積が第２出力導電体８５５Ａ，８５５Ｂの体積および第２グランド導電体８５６の体積よりも小さくする。そして樹脂層８３０を切除する工程において樹脂層８３０の厚さを薄くすることによって封止樹脂３０に対してｚ方向において露出した第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積はそれぞれ、封止樹脂３０に対してｚ方向において露出した第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さくなり、封止樹脂３０に対してｚ方向において露出した第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積は、封止樹脂３０に対してｚ方向において露出した第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さくなる。このように、樹脂層８３０を研削した結果、樹脂層８３０からｚ方向に露出する導電体８５０の面積関係によって組立体の反りを低減する構造を実現しているため、各導電体８５０の形状を簡素化でき、各導電体８５０を形成しやすい。
　（１－３）第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の体積はそれぞれ、制御導電体５７の体積よりも大きい。この構成によれば、比較的大きい電流が流れる第１回路６１と、第１回路６１に電気的に接続される端子２０との間の導電経路における電気抵抗を低減でき、半導体装置１Ａの放熱性の向上を図ることができる。
　（１－４）第１出力導電体５２Ａ，５２Ｂの頂面５０Ａ、第１グランド導電体５３の頂面５０Ａ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａおよび第２グランド導電体５６の頂面５０Ａの面積は、制御導電体５７の頂面５０Ａの面積よりも大きい。この構成によれば、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６はそれぞれ、制御導電体５７よりも大きな電流を流すことに適した構成となる。
　加えて、ｚ方向に視た第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６の面積がｚ方向に視た制御端子２７の面積よりも大きくなる。これにより、半導体装置１Ａを配線基板（図示略）に実装したときに配線基板の配線パターンと第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６との接合面積が、配線基板の配線パターンと制御端子２７との接合面積よりも大きくなる。このため、配線基板と第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６との間の電気抵抗は、配線基板と制御端子２７との間の電気抵抗よりも小さくなる。したがって、第１出力端子２２Ａ，２２Ｂ、第１グランド端子２３、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６はそれぞれ、制御端子２７よりも大きな電流を流すことに適した構成となる。
　（１－５）複数の制御導電体５７は、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６よりもｙ方向において外方に配置されている。この構成によれば、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６のｘ方向の長さをそれぞれ大きくすることによって、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の体積を大きくすることができる。したがって、半導体装置１Ａのｙ方向のサイズの大型化を抑制しつつ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の体積を大きくすることができる。
　加えて、ｙ方向に視て、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３と重なる位置に複数の制御導電体５７を配置でき、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６と重なる位置に複数の制御導電体５７を配置できるため、ｘ方向における複数の制御導電体５７の配置スペースを確保できる。
　（１－６）制御導電体５７は、基板１０の四隅に設けられた４つの端部制御導電体５７Ｃと、ｘ方向に離間した２つの端部制御導電体５７Ｃの間に設けられた中間制御導電体５７Ｅと、を有している。端部制御導電体５７Ｃの頂面５０Ａの面積は、中間制御導電体５７Ｅの頂面５０Ａの面積よりも大きい。この構成によれば、端部制御導電体５７Ｃの面積を大きくすることによって、半導体装置１Ａを配線基板にはんだ等によって実装された状態において基板１０の四隅の制御導電体５７と配線基板との接合力が大きくなる。したがって、半導体装置１Ａの使用時に発生する熱の影響に伴う、基板１０の四隅における熱応力集中を緩和することができる。その結果、半導体装置１Ａと配線基板との間に介在するはんだに亀裂が発生することを抑制できる。
　（１－７）第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さは、制御導電体５７の頂面５０Ａのｘ方向の長さよりも長い。換言すると、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の頂面５０Ａはそれぞれ、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の配列方向であるｙ方向に直交するｘ方向の長さを長くしている。第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の頂面５０Ａはそれぞれ、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の配列方向であるｙ方向に直交するｘ方向の長さを長くしている。この構成によれば、半導体装置１Ａのｙ方向のサイズの大型化を抑制しつつ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６の電気抵抗を低減できる。
　また、ｘ方向において第１回路６１と対向している第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３のｘ方向の長さを長くすることによって、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３を第１回路６１に近づけることができる。これにより、第１出力端子２２Ａ，２２Ｂおよび第１グランド端子２３と第１回路６１との間の導電経路が短くなるため、第１出力端子２２Ａ，２２Ｂおよび第１グランド端子２３と第１回路６１との間の電気抵抗が小さくなる。
　また同様に、ｘ方向において第１回路６１と対向している第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６のｘ方向の長さを長くすることによって、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６を第１回路６１に近づけることができる。これにより、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６と第１回路６１との間の導電経路が短くなるため、第２出力端子２５Ａ，２５Ｂおよび第２グランド端子２６と第１回路６１との間の電気抵抗が小さくなる。
　（１－８）複数の配線４０のうち第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６の幅は、制御配線４７の接続配線部４７ｂの幅よりも大きい。この構成によれば、第２回路６２よりも大きな電流が流れる第１回路６１に接続される配線４０の電気抵抗を低減できる。
　（１－９）基板１０のｘ方向の両端部においてｙ方向に配列される複数の導電体５０のうち体積が大きい導電体５０に接続される配線４０の幅は、体積が小さい導電体５０に接続される配線４０の幅よりも大きい。本実施形態では、第１出力配線４２Ａ，４２Ｂの幅および第１グランド配線４３の幅はそれぞれ、第１電源配線４１Ａ，４１Ｂの幅よりも大きい。第２出力配線４５Ａ，４５Ｂの幅および第２グランド配線４６の幅はそれぞれ、第２電源配線４４Ａ，４４Ｂの幅よりも大きい。この構成によれば、第１回路６１に近い配線４０の幅を大きくすることによって、第１回路６１と端子２０との間の導電経路の電気抵抗を低減できる。
　（１－１０）複数の制御導電体５７はそれぞれ、半導体素子６０よりもｙ方向の外方に位置している。この構成によれば、ｘ方向において、複数の制御導電体５７の配置スペースを確保できる。したがって、ｘ方向において隣り合う制御導電体５７の間のスペースを確保でき、半導体装置１Ａが配線基板に実装され状態において制御導電体５７同士の短絡の発生を抑制できる。
　（１－１１）第１出力配線４２Ａ，４２Ｂはそれぞれ傾斜部４２ｃを有しており、第２出力配線４５Ａ，４５Ｂはそれぞれ傾斜部４５ｃを有している。この構成によれば、ｘ方向において第１出力配線４２Ａ，４２Ｂの幅広配線部４２ａのうち幅狭配線部４２ｂの近くの端部の面積の減少を低減でき、ｘ方向において第２出力配線４５Ａ，４５Ｂの幅広配線部４５ａのうち幅狭配線部４５ｂの近くの端部の面積の減少を低減できる。したがって、第１出力配線４２Ａ，４２Ｂおよび第２出力配線４５Ａ，４５Ｂの電気抵抗を低減できる。
　（１－１２）第１電源配線４１Ａ，４１Ｂの幅狭配線部４１ｂは幅広配線部４１ａよりもｙ方向における基板１０の中央部の近くに配置されており、第２電源配線４４Ａ，４４Ｂの幅狭配線部４４ｂは幅広配線部４４ａよりもｙ方向における基板１０の中央部の近くに配置されている。この構成によれば、第１出力配線４２Ａ，４２Ｂの幅広配線部４２ａの幅を大きくすることができ、第２出力配線４５Ａ，４５Ｂの幅広配線部４５ａの幅を大きくすることができる。したがって、第１出力配線４２Ａ，４２Ｂのそれぞれの電気抵抗および第２出力配線４５Ａ，４５Ｂのそれぞれの電気抵抗を低減できる。
　（１－１３）半導体素子６０は、複数の配線４０に対してフリップチップボンディングによって接合されている。この構成によれば、半導体素子６０の素子主面６０ｓと複数の配線４０とをたとえばワイヤによって接続される構成と比較して、封止樹脂３０の厚さを薄くできる。したがって、半導体装置１Ａの低背化を図ることができる。
　（１－１４）第１グランド配線４３はスリット４３ａを有している。半導体素子６０の素子電極６０ａは、第１グランド配線４３においてスリット４３ａを挟んで両側にそれぞれ接合されている。この構成によれば、半導体素子６０のうち第１スイッチング部６１Ａの素子電極６０ａは、第１グランド配線４３のうちスリット４３ａよりも基板側面１５に近い部分に接合されており、第２スイッチング部６１Ｂの素子電極６０ａは、第１グランド配線４３のうちスリット４３ａよりも基板側面１６に近い部分に接合されている。これにより、半導体装置１Ａの使用時において、第１スイッチング部６１Ａおよび第２スイッチング部６１Ｂの両方から発生するノイズが、これら２つのスイッチング部に互いに干渉することを抑制できる。
　第２グランド配線４６はスリット４６ａを有している。半導体素子６０の素子電極６０ａは、第２グランド配線４６においてスリット４６ａを挟んで両側にそれぞれ接合されている。この構成によれば、半導体素子６０のうち第３スイッチング部６１Ｃの素子電極６０ａは、第２グランド配線４６のうちスリット４６ａよりも基板側面１５に近い部分に接合されており、第４スイッチング部６１Ｄの素子電極６０ａは、第２グランド配線４６のうちスリット４６ａよりも基板側面１６に近い部分に接合されている。これにより、半導体装置１Ａの使用時において、第３スイッチング部６１Ｃおよび第４スイッチング部６１Ｄの両方から発生するノイズが、これら２つのスイッチング部に互いに干渉することを抑制できる。
　（１－１５）複数の導電体５０は、ｚ方向に視て、封止樹脂３０の周縁よりも内方に位置している。これにより、半導体装置１Ａの製造工程のうち樹脂層８３０および基材８１０を切断して個片化する工程において、ダイシングブレードが複数の導電体５０を切断しないため、複数の導電体５０に欠損が発生することを抑制できる。
　＜第２実施形態（第１の側面）＞
　図２６～図２８を参照して、第１の側面の第２実施形態に基づく半導体装置１Ｂについて説明する。本実施形態の半導体装置１Ｂは、上記第１実施形態の半導体装置１Ａと比較して、複数の端子、複数の配線、複数の導電体および半導体素子の構成が異なる。以下の説明において、第１実施形態の半導体装置１Ａと共通の構成要素については同一符号を付し、その説明を省略する場合がある。
　図２７および図２８に示すように、半導体装置１Ｂは、複数の配線４０Ｘ、複数の導電体５０Ｘおよび半導体素子６０Ｘを備えている。半導体素子６０Ｘは、第１回路６１および第２回路６２を有している。第１回路６１は、第１実施形態の第１回路６１（図４参照）と比較して、スイッチング部の数が少ない。第１回路６１は、第１スイッチング部６１Ａおよび第２スイッチング部６１Ｂを有している。換言すれば、本実施形態の第１回路６１は、第３スイッチング部６１Ｃおよび第４スイッチング部６１Ｄを有していない。各スイッチング部６１Ａ，６１Ｂの構成は、第１実施形態の各スイッチング部６１Ａ，６１Ｂの構成と同じである。第２回路６２は、各スイッチング部６１Ａ，６１Ｂを制御する制御回路を有している。
　本実施形態では、図２７に示すとおり、第２回路６２が形成される回路領域ＲＤは、第１実施形態の回路領域ＲＤと同じサイズおよび形状である。すなわち本実施形態の回路領域ＲＤは、２つの凹部ＲＤ１，ＲＤ２と、各領域Ｒ１～Ｒ４と、を有している。
　本実施形態の第１スイッチング部６１Ａが形成される回路領域である回路領域ＲＳＡは、第１実施形態の回路領域ＲＳＡよりも大きい。本実施形態の回路領域ＲＳＡの面積は、第１実施形態の回路領域ＲＳＡの面積の約２倍である。本実施形態の回路領域ＲＳＡのｚ方向に視た形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。
　本実施形態の第２スイッチング部６１Ｂが形成される回路領域である回路領域ＲＳＢは、第１実施形態の回路領域ＲＳＢよりも大きい。本実施形態の回路領域ＲＳＢの面積は、第１実施形態の回路領域ＲＳＢの面積の約２倍である。本実施形態の回路領域ＲＳＢのｚ方向に視た形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。回路領域ＲＳＢのサイズは、回路領域ＲＳＡのサイズと等しい。
　回路領域ＲＳＡは回路領域ＲＤの凹部ＲＤ１内に配置されており、回路領域ＲＳＢは回路領域ＲＤの凹部ＲＤ２内に配置されている。回路領域ＲＳＡは回路領域ＲＳＢとｙ方向において揃った状態でｘ方向において離間して配置されている。
　複数の配線４０Ｘは、第１電源配線４１、第１出力配線４２、第１グランド配線４３、第２電源配線４４、第２出力配線４５および第２グランド配線４６を有している。すなわち本実施形態の複数の配線４０Ｘは、第１実施形態の複数の配線４０と比較して、第１電源配線、第１出力配線、第２電源配線および第２出力配線の数が１つになった点が異なる。また複数の配線４０Ｘは、複数の制御配線４７を有している。複数の制御配線４７の数は、第１実施形態の複数の配線４０の複数の制御配線４７の数と等しい。本実施形態では、第１電源配線４１および第２電源配線４４が第１駆動配線に対応しており、第１出力配線４２、第１グランド配線４３、第２出力配線４５および第２グランド配線４６が第２駆動配線に対応している。
　第１電源配線４１、第１出力配線４２および第１グランド配線４３は、第１スイッチング部６１Ａと電気的に接続されている。すなわち、第１電源配線４１は第１スイッチング部６１Ａに外部電源（図示略）からの電流を供給するための配線であり、第１出力配線４２は第１スイッチング部６１Ａからの半導体装置１Ｂの外部に電流を出力するための配線であり、第１グランド配線４３は第１スイッチング部６１Ａのグランドを設定するための配線である。
　第１電源配線４１、第１出力配線４２および第１グランド配線４３は、ｙ方向において基板側面１３の近くに配置されている。第１電源配線４１、第１出力配線４２および第１グランド配線４３は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第１グランド配線４３は、ｙ方向において基板主面１１の中央部に配置されている。第１電源配線４１および第１出力配線４２は、ｙ方向において第１グランド配線４３の両側に分散して配置されている。第１電源配線４１は、ｙ方向において第１グランド配線４３よりも基板側面１５の近くに配置されている。第１出力配線４２は、ｙ方向において第１グランド配線４３よりも基板側面１６の近くに配置されている。
　第２電源配線４４、第２出力配線４５および第２グランド配線４６は、第２スイッチング部６１Ｂと電気的に接続されている。すなわち、第２電源配線４４は第２スイッチング部６１Ｂに外部電源（図示略）からの電流を供給するための配線であり、第２出力配線４５は第２スイッチング部６１Ｂからの半導体装置１Ｂの外部に電流を出力するための配線であり、第２グランド配線４６は第２スイッチング部６１Ｂのグランドを設定するための配線である。
　第２電源配線４４、第２出力配線４５および第２グランド配線４６は、ｙ方向において基板側面１４の近くに配置されている。第２電源配線４４、第２出力配線４５および第２グランド配線４６は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第２グランド配線４６は、ｙ方向において基板主面１１の中央部に配置されている。第２電源配線４４および第２出力配線４５は、ｙ方向において第２グランド配線４６の両側に分散して配置されている。第２電源配線４４は、ｙ方向において第２グランド配線４６よりも基板側面１５の近くに配置されている。第２出力配線４５は、ｙ方向において第２グランド配線４６よりも基板側面１６の近くに配置されている。
　第２電源配線４４、第２出力配線４５および第２グランド配線４６は、ｙ方向において第１電源配線４１、第１出力配線４２および第１グランド配線４３から離間して配置されている。ｘ方向に視て、第２電源配線４４は第１電源配線４１と重なっており、第２出力配線４５は第１出力配線４２と重なっており、第２グランド配線４６は第１グランド配線４３と重なっている。
　また、第１実施形態の複数の配線４０と比較して、第１電源配線４１、第１出力配線４２、第１グランド配線４３、第２電源配線４４、第２出力配線４５および第２グランド配線４６の形状が異なる。
　図２８に示すように、第１電源配線４１は、幅広配線部４１ａおよび幅狭配線部４１ｂを有している。すなわち第１電源配線４１は、第１実施形態の第１電源配線４１Ａ，４１Ｂとは異なり、接続配線部４１ｃを有していない。幅広配線部４１ａの幅は、第１実施形態の第１電源配線４１Ａ，４１Ｂの幅広配線部４１ａの幅よりも大きい。幅狭配線部４１ｂの幅は、第１実施形態の第１電源配線４１Ａ，４１Ｂの幅狭配線部４１ｂの幅よりも大きい。幅狭配線部４１ｂには、半導体素子６０Ｘの８個の素子電極６０ａが接合されている。８個の素子電極６０ａは、ｙ方向において揃った状態でｘ方向において互いに離間して配列された４つの素子電極６０ａの列を２列有している。これら２列の素子電極６０ａは、ｘ方向において揃った状態でｙ方向において互いに離間している。
　幅狭配線部４１ｂは、ｙ方向において幅広配線部４１ａに対して第１グランド配線４３の近く（基板側面１６の近く）に配置されている。これにより、第１電源配線４１には、凹み領域４１ｄが形成されている。凹み領域４１ｄには、第２回路６２の第１領域Ｒ１（図２７参照）に電気的に接続される制御配線４７の接続端部４７ｃが配置されている。
　ｚ方向に視た第１出力配線４２の形状は、基板１０のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１電源配線４１の形状と略対称形状である。このため、第１出力配線４２は、第１電源配線４１の幅広配線部４１ａおよび幅狭配線部４１ｂと同様に、幅広配線部４２ａおよび幅狭配線部４２ｂを有している。幅狭配線部４２ｂには、８個の素子電極６０ａが接合されている。幅狭配線部４２ｂの８個の素子電極６０ａの配列態様は、幅狭配線部４１ｂの８個の素子電極６０ａの配列態様と同様である。また第１出力配線４２には、第１電源配線４１の凹み領域４１ｄと同様に、凹み領域４２ｄが形成されている。凹み領域４２ｄには、第２回路６２の第２領域Ｒ２（図２７参照）に電気的に接続される制御配線４７の接続端部４７ｃが配置されている。
　第１グランド配線４３は、ｘ方向に沿って延びている。第１グランド配線４３は、スリット４３ａを有していない。ｚ方向に視た第２電源配線４４の形状は、基板１０のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１電源配線４１の形状と対称形状である。このため、第２電源配線４４は、第１電源配線４１の幅広配線部４１ａおよび幅狭配線部４１ｂと同様に、幅広配線部４４ａおよび幅狭配線部４４ｂを有している。幅狭配線部４４ｂには、８個の素子電極６０ａが接合されている。幅狭配線部４４ｂに設けられた８個の素子電極６０ａの配列態様は、幅狭配線部４１ｂの８個の素子電極６０ａの配列態様と同様である。また第２電源配線４４には、第１電源配線４１の凹み領域４１ｄと同様に、凹み領域４４ｄが形成されている。凹み領域４４ｄには、第２回路６２の第３領域Ｒ３（図２７参照）に電気的に接続される制御配線４７の接続端部４７ｃが配置されている。
　ｚ方向に視た第２出力配線４５の形状は、基板１０のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１出力配線４２の形状と対称形状である。このため、第２出力配線４５は、第１出力配線４２の幅広配線部４２ａおよび幅狭配線部４２ｂと同様に、幅広配線部４５ａおよび幅狭配線部４５ｂを有している。また第２出力配線４５には、第１出力配線４２の凹み領域４２ｄと同様に、凹み領域４５ｄが形成されている。凹み領域４５ｄには、第２回路６２の第４領域Ｒ４に電気的に接続される制御配線４７の接続端部４７ｃが配置されている。
　ｚ方向に視た第２グランド配線４６の形状は、基板１０のｙ方向の中央部においてｘ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１グランド配線４３の形状と対称形状である。第２グランド配線４６は、スリット４６ａを有していない。なお、各配線４１～４６に接合された素子電極６０ａの数は任意に変更可能である。
　本実施形態の複数の導電体５０Ｘは、第１電源導電体５１、第１出力導電体５２、第１グランド導電体５３、第２電源導電体５４、第２出力導電体５５および第２グランド導電体５６を有している。すなわち本実施形態の複数の導電体５０Ｘは、第１実施形態の複数の導電体５０と比較して、第１電源配線、第１出力配線、第２電源配線および第２出力配線の数がそれぞれ１つになった点が異なる。また複数の導電体５０Ｘは、複数の制御導電体５７を有している。複数の制御導電体５７の数は、第１実施形態の複数の導電体５０の複数の制御導電体５７の数と等しい。本実施形態では、第１電源導電体５１および第２電源導電体５４が第１駆動導電体に対応しており、第１出力導電体５２、第１グランド導電体５３、第２出力導電体５５および第２グランド導電体５６が第２駆動導電体に対応している。
　第１電源導電体５１のサイズおよび形状は、第１実施形態の第１電源導電体５１Ａのサイズおよび形状と等しい。すなわち、第１電源導電体５１の頂面５０Ａの面積は、第１電源導電体５１Ａの頂面５０Ａの面積と等しい。第１電源導電体５１の体積は、第１電源導電体５１Ａの体積と等しい。
　第１出力導電体５２のサイズおよび形状は、第１実施形態の第１出力導電体５２Ａのサイズおよび形状と等しい。すなわち、第１出力導電体５２の頂面５０Ａの面積は、第１出力導電体５２Ａの頂面５０Ａの面積と等しい。第１出力導電体５２の体積は、第１出力導電体５２Ａの体積と等しい。
　第１グランド導電体５３のサイズおよび形状は、第１実施形態の第１グランド導電体５３のサイズおよび形状と等しい。すなわち本実施形態の第１グランド導電体５３の頂面５０Ａの面積は、第１実施形態の第１グランド導電体５３の頂面５０Ａの面積と等しい。本実施形態の第１グランド導電体５３の体積は、第１実施形態の第１グランド導電体５３の体積と等しい。
　このため、第１電源導電体５１の頂面５０Ａの面積は、第１出力導電体５２の頂面５０Ａおよび第１グランド導電体５３の頂面５０Ａの面積よりも小さい。第１出力導電体５２の頂面５０Ａの面積は、第１グランド導電体５３の頂面５０Ａの面積と等しい。第１電源導電体５１の体積は、第１出力導電体５２の体積および第１グランド導電体５３の体積よりも小さい。第１出力導電体５２の体積は、第１グランド導電体５３の体積と等しい。
　また、本実施形態では、第１実施形態と比較して第１電源配線および第１出力配線の数を減らした分、第１電源配線４１の幅および第１出力配線４２の幅をそれぞれ大きくしている。
　図２８に示すように、第１電源配線４１の幅は、第１電源導電体５１の頂面５０Ａのｙ方向の長さの２倍以上である。本実施形態では、第１電源配線４１の幅は、第１電源導電体５１の２倍以上３倍以下である。第１出力配線４２の幅は、第１出力導電体５２の頂面５０Ａのｙ方向の長さの２倍以上である。本実施形態では、第１出力配線４２の幅は、第１出力導電体５２の頂面５０Ａのｙ方向の長さの２倍以上３倍以下である。
　第２電源導電体５４のサイズおよび形状は、第１実施形態の第２電源導電体５４Ａのサイズおよび形状と等しい。すなわち、第２電源導電体５４の頂面５０Ａの面積は、第２電源導電体５４Ａの頂面５０Ａの面積と等しい。第２電源導電体５４の体積は、第２電源導電体５４Ａの体積と等しい。
　第２出力導電体５５のサイズおよび形状は、第１実施形態の第２出力導電体５５Ａのサイズおよび形状と等しい。すなわち、第２出力導電体５５の頂面５０Ａの面積は、第２出力導電体５５Ａの頂面５０Ａの面積と等しい。第２出力導電体５５の体積は、第２出力導電体５５Ａの体積と等しい。
　第２グランド導電体５６のサイズおよび形状は、第１実施形態の第２グランド導電体５６のサイズおよび形状と等しい。すなわち本実施形態の第２グランド導電体５６の頂面５０Ａの面積は、第１実施形態の第２グランド導電体５６の頂面５０Ａの面積と等しい。本実施形態の第２グランド導電体５６の体積は、第１実施形態の第２グランド導電体５６の体積と等しい。
　このため、第２電源導電体５４の頂面５０Ａの面積は、第２出力導電体５５の頂面５０Ａおよび第２グランド導電体５６の頂面５０Ａの面積よりも小さい。第２出力導電体５５の頂面５０Ａの面積は、第２グランド導電体５６の頂面５０Ａの面積と等しい。第２電源導電体５４の体積は、第２出力導電体５５の体積および第２グランド導電体５６の体積よりも小さい。第２出力導電体５５の体積は、第２グランド導電体５６の体積と等しい。
　また、本実施形態では、第１実施形態と比較して第２電源配線および第２出力配線の数を減らした分、第２電源配線４４の幅および第２出力配線４５の幅をそれぞれ大きくしている。
　図２８に示すように、第２電源配線４４の幅は、第２電源導電体５４の頂面５０Ａのｙ方向の長さの２倍以上である。本実施形態では、第２電源配線４４の幅は、第２電源導電体５４の頂面５０Ａのｙ方向の長さの２倍以上３倍以下である。第２出力配線４５の幅は、第２出力導電体５５の頂面５０Ａのｙ方向の長さの２倍以上である。本実施形態では、第２出力配線４５の幅は、第２出力導電体５５の頂面５０Ａのｙ方向の長さの２倍以上３倍以下である。
　図２６に示すように、半導体装置１Ｂは、複数の端子２０Ｘを備えている。複数の端子２０Ｘは、第１電源端子２１、第１出力端子２２、第１グランド端子２３、第２電源端子２４、第２出力端子２５および第２グランド端子２６を有している。すなわち本実施形態の複数の端子２０Ｘは、第１実施形態の複数の端子２０と比較して、第１電源端子、第１出力端子、第２電源端子および第２出力端子の数が１つになった点が異なる。また複数の端子２０Ｘは、複数の制御端子２７を有している。複数の制御端子２７の数は、第１実施形態の複数の端子２０の複数の制御端子２７の数と等しい。本実施形態では、第１電源端子２１および第２電源端子２４が第１駆動端子に対応しており、第１出力端子２２、第１グランド端子２３、第２出力端子２５および第２グランド端子２６が第２駆動端子に対応している。
　本実施形態の半導体装置１Ｂによれば、第１実施形態の効果に加え、以下の効果が得られる。
　（２－１）封止樹脂３０のｘ方向の一方側の端部に第１電源導電体５１、第１出力導電体５２および第１グランド導電体５３が配列されており、封止樹脂３０のｘ方向の他方側の端部に第２電源導電体５４、第２出力導電体５５および第２グランド導電体５６が配列されている。この構成によれば、制御導電体５７の体積よりも大きい導電体５０の数を第１実施形態よりも少なくすることにより、樹脂層８３０および基材８１０（ともに図２５参照）の組立体の反りを低減できる。
　加えて、第１回路６１に接続される配線４０の数が第１実施形態よりも減るため、ｙ方向に配列される配線４０の数が減る。これにより、本実施形態では、第１電源配線４１の幅および第１出力配線４２の幅をそれぞれ大きくしている。また第２電源配線４４の幅および第２出力配線４５の幅をそれぞれ大きくしている。したがって、第１電源配線４１、第１出力配線４２、第２電源配線４４および第２出力配線４５の電気抵抗をそれぞれ低減できる。
　（２－２）第１電源配線４１の幅は第１電源導電体５１の頂面５０Ａのｙ方向の長さの２倍以上であり、第２電源配線４４の幅は第２電源導電体５４の頂面５０Ａのｙ方向の長さの２倍以上である。この構成によれば、第１電源配線４１および第２電源配線４４のそれぞれの電気抵抗を低減できる。したがって、第１回路６１の第１スイッチング部６１Ａおよび第２スイッチング部６１Ｂのそれぞれに大きな電流を流すのに適した構成となる。
　（２－３）第１出力配線４２の幅は第１出力導電体５２の頂面５０Ａのｙ方向の長さの２倍以上であり、第２出力配線４５の幅は第２出力導電体５５の頂面５０Ａのｙ方向の長さの２倍以上である。この構成によれば、第１出力配線４２および第２出力配線４５のそれぞれの電気抵抗を低減できる。したがって、第１回路６１の第１スイッチング部６１Ａおよび第２スイッチング部６１Ｂのそれぞれに大きな電流を流すのに適した構成となる。
　＜変形例（第１の側面）＞
　上記各実施形態は本開示に関する半導体装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記各実施形態に新たな構成を付加した形態である。また、以下の各変形例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変形例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
　上記第１実施形態において、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６の形状はそれぞれ変更可能である。たとえば、これら配線の形状を図２９に示す第１例および図３０に示す第２例のように変更してもよい。
　図２９に示すように、第１例では、複数の配線４０の幅が第１実施形態の複数の配線４０の幅よりも狭い。具体的には、第１電源配線４１Ａ，４１Ｂはそれぞれ、第１実施形態の第１電源配線４１Ａと同様に、幅広配線部４１ａ、幅狭配線部４１ｂおよび接続配線部４１ｃを有している。第１電源配線４１Ａの幅広配線部４１ａの幅は第１実施形態の第１電源配線４１Ａの幅広配線部４１ａの幅よりも狭く、第１電源配線４１Ｂの幅広配線部４１ａの幅は第１実施形態の第１電源配線４１Ｂの幅広配線部４１ａの幅よりも狭い。図示された例においては、第１電源配線４１Ａの幅広配線部４１ａの幅は第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しく、第１電源配線４１Ｂの幅広配線部４１ａの幅は第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さと等しい。ここで、第１電源配線４１Ａの幅広配線部４１ａの幅と第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さとの差がたとえば第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さの５％以内であれば、第１電源配線４１Ａの幅広配線部４１ａの幅が第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さと等しいといえる。また、第１電源配線４１Ｂの幅広配線部４１ａの幅と第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さとの差がたとえば第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、第１電源配線４１Ｂの幅広配線部４１ａの幅が第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。
　図示された例においては、第１電源配線４１Ａの接続配線部４１ｃの幅は第１実施形態の第１電源配線４１Ａの接続配線部４１ｃの幅よりも狭く、第１電源配線４１Ｂの接続配線部４１ｃの幅は第１実施形態の第１電源配線４１Ｂの接続配線部４１ｃの幅よりも狭い。図示された例においては、第１電源配線４１Ａの接続配線部４１ｃの幅は第１電源配線４１Ａの幅狭配線部４１ｂの幅と等しく、第１電源配線４１Ｂの接続配線部４１ｃの幅は第１電源配線４１Ｂの幅狭配線部４１ｂの幅と等しい。
　第１出力配線４２Ａ，４２Ｂは、外方配線部４２ｅおよび内方配線部４２ｆを有している。第１出力配線４２Ａの内方配線部４２ｆは第１実施形態の第１出力配線４２Ａの幅狭配線部４２ｂに対応しており、第１出力配線４２Ｂの内方配線部４２ｆは第１実施形態の第１出力配線４２Ｂの幅狭配線部４２ｂに対応している。第１出力配線４２Ａの外方配線部４２ｅは、ｘ方向において第１出力配線４２Ａの内方配線部４２ｆよりも外方（基板側面１３の近く）に配置されている。第１出力配線４２Ｂの外方配線部４２ｅは、ｘ方向において第１出力配線４２Ｂの内方配線部４２ｆよりも外方（基板側面１３の近く）に配置されている。
　図示された例においては、第１出力配線４２Ａの外方配線部４２ｅの幅は、第１出力配線４２Ａの内方配線部４２ｆの幅よりも小さい。この外方配線部４２ｅには、第１出力導電体５２Ａが配置されている。外方配線部４２ｅの幅は、第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さと等しい。ここで、外方配線部４２ｅの幅と第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さとの差がたとえば第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さの５％以内であれば、外方配線部４２ｅの幅が第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さと等しいといえる。
　図示された例においては、第１出力配線４２Ｂの外方配線部４２ｅの幅は、第１出力配線４２Ｂの内方配線部４２ｆの幅よりも小さい。この外方配線部４２ｅには、第１出力導電体５２Ｂが配置されている。外方配線部４２ｅの幅は、第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さと等しい。ここで、外方配線部４２ｅの幅と第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さとの差がたとえば第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、外方配線部４２ｅの幅が第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。
　第１グランド配線４３は、外方配線部４３ｄおよび内方配線部４３ｅを有している。内方配線部４３ｅには、ｘ方向に延びるスリット４３ａが形成されている。内方配線部４３ｅは、ｘ方向においてスリット４３ａが形成される部分であって、ｚ方向に視て半導体素子６０（図４参照）と重なる部分である。内方配線部４３ｅは、スリット４３ａによって区画された第１配線部４３ｂおよび第２配線部４３ｃを有している。外方配線部４３ｄは、内方配線部４３ｅよりもｘ方向の外方（基板側面１３の近く）に配置されている。外方配線部４３ｄは、スリット４３ａよりもｘ方向の外方（基板側面１３の近く）に配置されているともいえる。
　図示された例においては、内方配線部４３ｅの幅は、第１実施形態の第１グランド配線４３の幅よりも小さい。外方配線部４３ｄの幅は、内方配線部４３ｅの幅よりも小さい。外方配線部４３ｄの幅は、第１グランド導電体５３の頂面５０Ａのｙ方向の長さと等しい。ここで、外方配線部４３ｄの幅と第１グランド導電体５３の頂面５０Ａのｙ方向の長さとの差がたとえば第１グランド導電体５３の頂面５０Ａのｙ方向の長さの５％以内であれば、外方配線部４３ｄの幅が第１グランド導電体５３の頂面５０Ａのｙ方向の長さと等しいといえる。
　ｚ方向に視た第２電源配線４４Ａ，４４Ｂの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１電源配線４１Ａ，４１Ｂの形状と対称形状となる。このため、第２電源配線４４Ａの幅広配線部４４ａは第１電源配線４１Ａの幅広配線部４１ａに対応しており、第２電源配線４４Ａの幅狭配線部４４ｂは第１電源配線４１Ａの幅狭配線部４１ｂに対応しており、第２電源配線４４Ａの接続配線部４４ｃは第１電源配線４１Ａの接続配線部４１ｃに対応している。また、第２電源配線４４Ｂの幅広配線部４４ａは第１電源配線４１Ｂの幅広配線部４１ａに対応しており、第２電源配線４４Ｂの幅狭配線部４４ｂは第１電源配線４１Ｂの幅狭配線部４１ｂに対応しており、第２電源配線４４Ｂの接続配線部４４ｃは第１電源配線４１Ｂの接続配線部４１ｃに対応している。
　第２電源配線４４Ａの幅広配線部４４ａには第２電源導電体５４Ａが配置されており、第２電源配線４４Ｂの幅広配線部４４ａには第２電源導電体５４Ｂが配置されている。第２電源配線４４Ａの幅広配線部４４ａの幅は第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さと等しく、第２電源配線４４Ｂの幅広配線部４４ａの幅は第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さと等しい。ここで、第２電源配線４４Ａの幅広配線部４４ａの幅と第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さとの差がたとえば第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さの５％以内であれば、第２電源配線４４Ａの幅広配線部４４ａの幅が第２電源導電体５４Ａの頂面５０Ａのｙ方向の長さと等しいといえる。また、第２電源配線４４Ｂの幅広配線部４４ａの幅と第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さとの差がたとえば第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、第２電源配線４４Ｂの幅広配線部４４ａの幅が第２電源導電体５４Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。
　ｚ方向に視た第２出力配線４５Ａ，４５Ｂの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１出力配線４２Ａ，４２Ｂの形状と対称形状となる。このため、第２出力配線４５Ａ，４５Ｂはそれぞれ、外方配線部４５ｅおよび内方配線部４５ｆを有している。外方配線部４５ｅは外方配線部４２ｅに対応しており、内方配線部４５ｆは内方配線部４２ｆに対応している。
　第２出力配線４５Ａの外方配線部４５ｅには第２出力導電体５５Ａが配置されており、第２出力配線４５Ｂの外方配線部４５ｅには第２出力導電体５５Ｂが配置されている。第２出力配線４５Ａの外方配線部４５ｅの幅は第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さと等しく、第２出力配線４５Ｂの外方配線部４５ｅの幅は第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さと等しい。ここで、第２出力配線４５Ａの外方配線部４５ｅの幅と第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さとの差がたとえば第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さの５％以内であれば、第２出力配線４５Ａの外方配線部４５ｅの幅が第２出力導電体５５Ａの頂面５０Ａのｙ方向の長さと等しいといえる。また、第２出力配線４５Ｂの外方配線部４５ｅの幅と第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さとの差がたとえば第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、第２出力配線４５Ｂの外方配線部４５ｅの幅が第２出力導電体５５Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。
　ｚ方向に視た第２グランド配線４６の形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１グランド配線４３の形状と対称形状である。このため、第２グランド配線４６は、外方配線部４６ｄおよび内方配線部４６ｅを有している。外方配線部４６ｄは外方配線部４３ｄに対応しており、内方配線部４６ｅは内方配線部４３ｅに対応している。
　外方配線部４６ｄには、第２グランド導電体５６が配置されている。外方配線部４６ｄの幅は、第２グランド導電体５６の頂面５０Ａのｙ方向の長さと等しい。ここで、外方配線部４６ｄの幅と第２グランド導電体５６の頂面５０Ａのｙ方向の長さとの差がたとえば第２グランド導電体５６の頂面５０Ａのｙ方向の長さの５％以内であれば、外方配線部４６ｄの幅が第２グランド導電体５６の頂面５０Ａのｙ方向の長さと等しいといえる。この構成によれば、第１実施形態の（１－１）～（１－８）、（１－１１）および（１－１５）と同様の効果が得られる。
　図３０に示すように、第２例では、ｚ方向に視た第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第２電源配線４４Ａ，４４Ｂおよび第２出力配線４５Ａ，４５Ｂの形状が第１実施形態におけるｚ方向に視た第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第２電源配線４４Ａ，４４Ｂおよび第２出力配線４５Ａ，４５Ｂの形状と異なる。
　第１電源配線４１Ａでは、第１実施形態の第１電源配線４１Ａと比較して、接続配線部４１ｃが省略されており、幅広配線部４１ａに対する幅狭配線部４１ｂのｙ方向の位置が異なり、幅広配線部４１ａの幅が異なる。具体的には、幅狭配線部４１ｂは、幅広配線部４１ａからｘ方向のうち基板１０の中央部に向けて延びている。ｘ方向に視て幅狭配線部４１ｂが幅広配線部４１ａと重なるように配置されている。幅狭配線部４１ｂは、ｙ方向において幅広配線部４１ａに対して第１出力配線４２Ａに向けてわずかにずれて配置されている。幅広配線部４１ａの幅は、第１実施形態の第１電源配線４１Ａの幅広配線部４１ａの幅よりも大きい。図示された例においては、幅広配線部４１ａの幅は、第１電源導電体５１Ａの頂面５０Ａのｙ方向の長さの約１．５倍である。第１電源導電体５１Ａは、ｙ方向において幅広配線部４１ａのうちの基板側面１５の近く（第１出力配線４２Ａの反対側）に配置されている。幅広配線部４１ａのうちｘ方向において幅狭配線部４１ｂの近くには、傾斜部４１ｇが形成されている。傾斜部４１ｇは、ｙ方向において幅広配線部４１ａのうち基板側面１５の近く（第１出力配線４２Ａの反対側）に形成されており、ｘ方向において幅狭配線部４１ｂに向かうにつれて第１出力配線４２Ａ（基板側面１６）に向けて斜めに延びている。
　幅狭配線部４１ｂには、幅狭配線部４１ｂの幅が広くなる幅広部４１ｆが設けられている。幅広部４１ｆは、ｙ方向において第１出力配線４２Ａとは反対側に向けて幅狭配線部４１ｂから突出している。ｚ方向に視た幅広部４１ｆの形状は、台形である。
　第１電源配線４１Ｂは、第１実施形態の第１電源配線４１Ｂと比較して、幅広配線部４１ａに対する幅狭配線部４１ｂのｙ方向の位置が異なり、幅広配線部４１ａの幅が異なる。具体的には、ｘ方向に視て幅狭配線部４１ｂが幅広配線部４１ａと重なるように配置されている。幅狭配線部４１ｂは、ｙ方向において幅広配線部４１ａに対して第１出力配線４２Ｂに向けてわずかにずれて配置されている。幅広配線部４１ａの幅は、第１実施形態の第１電源配線４１Ｂの幅広配線部４１ａの幅よりも大きい。図示された例においては、幅広配線部４１ａの幅は、第１電源導電体５１Ｂの頂面５０Ａのｙ方向の長さの約１．５倍である。第１電源導電体５１Ｂは、ｙ方向において幅広配線部４１ａのうちの基板側面１６の近く（第１出力配線４２Ｂの反対側）に配置されている。幅広配線部４１ａのうちｘ方向において幅狭配線部４１ｂの近くには、傾斜部４１ｇが形成されている。傾斜部４１ｇは、ｙ方向において幅広配線部４１ａのうち基板側面１６の近く（第１出力配線４２Ｂの反対側）に形成されており、ｘ方向において幅狭配線部４１ｂに向かうにつれて第１出力配線４２Ｂ（基板側面１５）に向けて斜めに延びている。
　幅狭配線部４１ｂには、第１電源配線４１Ａの幅狭配線部４１ｂと同様に、幅広部４１ｆが設けられている。幅広部４１ｆは、ｙ方向において第１出力配線４２Ｂとは反対側に向けて幅狭配線部４１ｂから突出している。ｚ方向に視た幅広部４１ｆの形状は、台形である。
　第１出力配線４２Ａでは、幅広配線部４２ａの形状が第１実施形態の第１出力配線４２Ａの幅広配線部４２ａの形状と異なる。図３０の第１出力配線４２Ａの幅広配線部４２ａの幅は、第１実施形態の第１出力配線４２Ａの幅広配線部４２ａの幅よりも狭い。第１出力配線４２Ａの幅広配線部４２ａの幅は、第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さよりも大きく、第１出力導電体５２Ａの頂面５０Ａのｙ方向の長さの１．５倍よりも小さい。幅広配線部４２ａの幅は、幅狭配線部４２ｂの幅よりもわずかに大きい。
　第１出力配線４２Ｂでは、幅広配線部４２ａの形状が第１実施形態の第１出力配線４２Ｂの幅広配線部４２ａの形状と異なる。図３０の第１出力配線４２Ｂの幅広配線部４２ａの幅は、第１実施形態の第１出力配線４２Ｂの幅広配線部４２ａの幅よりも狭い。第１出力配線４２Ｂの幅広配線部４２ａの幅は、第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さよりも大きく、第１出力導電体５２Ｂの頂面５０Ａのｙ方向の長さの１．５倍よりも小さい。幅広配線部４２ａの幅は、幅狭配線部４２ｂの幅よりもわずかに大きい。
　ｚ方向に視た第２電源配線４４Ａ，４４Ｂの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１電源配線４１Ａ，４１Ｂの形状と対称形状である。このため、第２電源配線４４Ａ，４４Ｂはそれぞれ、幅広配線部４４ａに傾斜部４４ｇが形成されており、幅狭配線部４４ｂに幅広部４４ｆが形成されている。
　第２電源配線４４Ａの傾斜部４４ｇは、ｙ方向において幅広配線部４４ａのうちの基板側面１５の近く（第２出力配線４５Ａとは反対側）に形成されており、ｘ方向において幅狭配線部４４ｂに向かうにつれて第２出力配線４５Ａ（基板側面１６）に向けて斜めに延びている。第２電源配線４４Ａの幅広部４４ｆは、幅狭配線部４４ｂから第２出力配線４５Ａとは反対側に向けて幅狭配線部４４ｂから突出している。
　第２電源配線４４Ｂの傾斜部４４ｇは、ｙ方向において幅広配線部４４ａのうちの基板側面１６の近く（第２出力配線４５Ｂとは反対側）に形成されており、ｘ方向において幅狭配線部４４ｂに向かうにつれて第２出力配線４５Ｂ（基板側面１５）に向けて斜めに延びている。第２電源配線４４Ｂの幅広部４４ｆは、幅狭配線部４４ｂから第２出力配線４５Ｂとは反対側に向けて幅狭配線部４４ｂから突出している。
　ｚ方向に視た第２出力配線４５Ａ，４５Ｂの形状は、基板１０のｘ方向の中央部においてｙ方向に沿って延びる仮想中心線に対して、ｚ方向に視た第１出力配線４２Ａ、４２Ｂの形状と対称形状である。第２出力配線４５Ａの幅広配線部４５ａの幅は第１出力配線４２Ａの幅広配線部４５ａの幅と等しく、第２出力配線４５Ｂの幅広配線部４５ａの幅は第１出力配線４２Ｂの幅広配線部４２ａの幅と等しい。
　この構成によれば、第１実施形態の（１－１）～（１－８）、（１－１１）および（１－１５）と同様の効果に加え、以下の効果が得られる。すなわち、第１電源配線４１Ａ，４１Ｂの幅広配線部４１ａのうち幅狭配線部４１ｂの近くには傾斜部４１ｇが形成されている。これにより、幅広配線部４１ａと幅狭配線部４１ｂとの間の面積の低減が抑制されるため、第１電源配線４１Ａ，４１Ｂの電気抵抗の低
減できる。また、第２電源配線４４Ａ，４４Ｂの幅広配線部４４ａのうち幅狭配線部４４ｂの近くには傾斜部４４ｇが形成されている。これにより、第１電源配線４１Ａ，４１Ｂと同様に、第２電源配線４４Ａ，４４Ｂの電気抵抗を低減できる。
　また、第１電源配線４１Ａ，４１Ｂの幅狭配線部４１ｂは幅広部４１ｆを有しており、第２電源配線４４Ａ，４４Ｂの幅狭配線部４４ｂは幅広部４４ｆを有している。これにより、第１電源配線４１Ａ，４１Ｂおよび第２電源配線４４Ａ，４４Ｂの電気抵抗を低減できる。
　なお、図３０に示す変形例において、第１電源配線４１Ａ，４１Ｂの幅広部４１ｆには、半導体素子６０の素子電極６０ａが接合されてもよい。また、第２電源配線４４Ａ，４４Ｂの幅広部４４ｆには、素子電極６０ａが接合されてもよい。また、第２実施形態の半導体装置１Ｂの複数の配線４０Ｘについても、図２９および図３０に示す複数の配線４０のように配線の幅を狭くしてもよい。
　第１実施形態において、封止樹脂３０からｚ方向に露出する第１電源導電体５１Ａ，５１Ｂの頂面５０Ａ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａ、第１グランド導電体５３の頂面５０Ａ、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａおよび第２グランド導電体５６の頂面５０Ａの形状はそれぞれ任意に変更可能である。たとえば、これら頂面５０Ａの形状を図３１に示す第１例、図３２に示す第２例、図３３に示す第３例、図３４に示す第４例および図３５に示す第５例のように変更してもよい。なお、図３１～図３５では、説明の便宜上、複数の端子２０を省略して示している。
　図３１に示すように、第１例では、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さと等しい。一方、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さがそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｙ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｙ方向の長さよりも小さい。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積がそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。
　図示されていないが、第１電源導電体５１Ａ，５１Ｂの厚さは、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また図３１に示すように、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さと等しい。一方、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さがそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｙ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｙ方向の長さよりも小さい。これにより、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積がそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示されていないが、第２電源導電体５４Ａ，５４Ｂの厚さは、第２出力導電体５５Ａ，５５Ｂの厚さおよび第２グランド導電体５６の厚さと等しい。これにより、第２電源導電体５４Ａ，５４Ｂの体積はそれぞれ、第２出力導電体５５Ａ，５５Ｂの体積および第２グランド導電体５６の体積よりも小さい。この構成によれば、第１実施形態の（１－１）および（１－２）の効果を得ることができる。
　図３２に示すように、第２例では、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さと等しい。一方、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのうちｘ方向における基板１０の中央部の近くの部分は、ｘ方向において基板１０の中央部に向かうにつれて先細りとなるテーパ状となっている。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積がそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さくなる。
　図示されていないが、第１電源導電体５１Ａ，５１Ｂの厚さは、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また図３２に示すように、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さと等しい。一方、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのうちｘ方向における基板１０の中央部の近くの部分は、ｘ方向において基板１０の中央部に向かうにつれて先細りとなるテーパ状となっている。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積がそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さくなる。
　図示されていないが、第１電源導電体５１Ａ，５１Ｂの厚さは、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。この構成によれば、第１実施形態の（１－１）および（１－２）の効果を得ることができる。
　図３３に示すように、第３例では、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さと等しい。一方、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのうちｘ方向における基板１０の中央部の近くの部分のｙ方向の長さが短くなる段形状となっている。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積がそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さくなる。
　図示されていないが、第１電源導電体５１Ａ，５１Ｂの厚さは、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また図３３に示すように、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さと等しい。一方、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのうちｘ方向における基板１０の中央部の近くの部分のｙ方向の長さが短くなる段形状となっている。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積がそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さくなる。
　図示されていないが、第１電源導電体５１Ａ，５１Ｂの厚さは、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。この構成によれば、第１実施形態の（１－１）の効果を得ることができる。
　なお、図３１～図３３に示す第１例～第３例において、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さはそれぞれ任意に変更可能である。たとえば、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さよりも短くてもよい。また、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積が第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さいことを前提として、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さが第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さよりも長くてもよい。
　また第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さはそれぞれ任意に変更可能である。たとえば、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さよりも短くてもよい。また、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積が第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さいことを前提として、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さが第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さよりも長くてもよい。
　図３４に示すように、第４例では、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第１グランド導電体５３の頂面５０Ａのｘ方向の長さよりも短い。図示された例においては、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さはそれぞれ、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さよりも長い。換言すると、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さよりも短い。これにより、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積はそれぞれ、第１グランド導電体５３の頂面５０Ａの面積よりも小さく、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積は、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。
　図示されていないが、第１出力導電体５２Ａ，５２Ｂの厚さはそれぞれ、第１電源導電体５１Ａ，５１Ｂの厚さおよび第１グランド導電体５３の厚さと等しい。これにより、第１出力導電体５２Ａ，５２Ｂの体積は、第１グランド導電体５３の体積よりも小さく、第１電源導電体５１Ａ，５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａ，５１Ｂの体積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また図３４に示すように、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さがそれぞれ、第２グランド導電体５６の頂面５０Ａのｘ方向の長さよりも短い。図示された例においては、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さはそれぞれ、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも長い。換言すると、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さよりも短い。これにより、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積はそれぞれ、第２グランド導電体５６の頂面５０Ａの面積よりも小さく、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積よりも大きい。換言すると、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積は、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示されていないが、第２出力導電体５５Ａ，５５Ｂの厚さはそれぞれ、第２電源導電体５４Ａ，５４Ｂの厚さおよび第２グランド導電体５６の厚さと等しい。これにより、第２出力導電体５５Ａ，５５Ｂの体積は、第２グランド導電体５６の体積よりも小さく、第２電源導電体５４Ａ，５４Ｂの体積よりも大きい。換言すると、第２電源導電体５４Ａ，５４Ｂの体積はそれぞれ、第２出力導電体５５Ａ，５５Ｂの体積および第２グランド導電体５６の体積よりも小さい。この構成によれば、第１実施形態の（１－１）および（１－２）の効果を得ることができる。
　図３５に示すように、第５例では、第１グランド導電体５３の頂面５０Ａのｘ方向の長さが、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さよりも短い。図示された例においては、第１グランド導電体５３の頂面５０Ａのｘ方向の長さは、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さよりも長い。これにより、第１グランド導電体５３の頂面５０Ａの面積はそれぞれ、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積よりも小さく、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積よりも大きい。換言すると、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積は、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。
　図示されていないが、第１グランド導電体５３の厚さはそれぞれ、第１電源導電体５１Ａ，５１Ｂの厚さおよび第１出力導電体５２Ａ，５２Ｂの厚さと等しい。これにより、第１グランド導電体５３の体積は、第１出力導電体５２Ａ，５２Ｂの体積よりも小さく、第１電源導電体５１Ａ，５１Ｂの体積よりも大きい。換言すると、第１電源導電体５１Ａ，５１Ｂの体積は、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また図３５に示すように、第２グランド導電体５６の頂面５０Ａのｘ方向の長さが、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さよりも短い。図示された例においては、第２グランド導電体５６の頂面５０Ａのｘ方向の長さは、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも長い。これにより、第２グランド導電体５６の頂面５０Ａの面積はそれぞれ、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積よりも小さく、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積よりも大きい。換言すると、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積は、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。
　図示されていないが、第２グランド導電体５６の厚さはそれぞれ、第２電源導電体５４Ａ，５４Ｂの厚さおよび第２出力導電体５５Ａ，５５Ｂの厚さと等しい。これにより、第２グランド導電体５６の体積は、第２出力導電体５５Ａ，５５Ｂの体積よりも小さく、第２電源導電体５４Ａ，５４Ｂの体積よりも大きい。換言すると、第２電源導電体５４Ａ，５４Ｂの体積は、第２出力導電体５５Ａ，５５Ｂの体積および第２グランド導電体５６の体積よりも小さい。この構成によれば、第１実施形態の（１－１）および（１－２）の効果を得ることができる。なお、図３１～図３５に示す変更は、第２実施形態の半導体装置１Ｂにおける複数の導電体５０Ｘに適用してもよい。
　各実施形態の半導体装置１Ａ，１Ｂの製造方法では、複数の導電体８５０を形成する工程における各導電体８５０の厚さは互いに等しかったが、これに限られない。たとえば、図３６に示すように、複数の導電体８５０のうち第１電源導電体８５１Ａ，８５１Ｂの厚さが第１出力導電体８５２Ａ，８５２Ｂの厚さおよび第１グランド導電体８５３の厚さよりも薄くてもよい。そして、樹脂層８３０を厚さ方向に除去する工程において、第１電源導電体８５１Ａ，８５１Ｂの厚さ、第１出力導電体８５２Ａ，８５２Ｂの厚さおよび第１グランド導電体８５３の厚さが互いに等しくなるように樹脂層８３０を除去する。
　この構成によれば、この構成によれば、第１実施形態の（１－１）の効果を得ることができる。なお図示されていないが、第２電源導電体の厚さが第２出力導電体の厚さおよび第２グランド導電体の厚さよりも薄くてもよい。
　各実施形態では、封止樹脂３０に対してｚ方向において複数の導電体５０が露出した構成であったが、これに限られない。たとえば、半導体素子６０を支持する基板に対してｚ方向において露出してもよい。
　一例では、図３７および図３８に示すように、半導体装置１Ｃは、基板２１０、複数の端子２０、封止樹脂２３０、複数の配線４０、複数の導電体５０および半導体素子６０を備えている。
　基板２１０は、電気絶縁材料を有する材料からなり、半導体装置１Ｃの基礎となる支持部材である。この材料としては、たとえば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス等を用いることができる。図示した例においては、基板２１０は、エポキシ樹脂を主剤とした合成樹脂が用いられている。基板２１０は、ｚ方向において互いに反対側を向く基板主面２１１および基板裏面２１２を有している。ここで、ｚ方向は、基板２１０の厚さ方向ともいえる。ｚ方向に視た基板１０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
　複数の配線４０は、基板主面２１１に形成されている。複数の配線４０は、第１実施形態と同様に、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂ、第１グランド配線４３、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂ、第２グランド配線４６および複数の制御配線４７を有している。またｚ方向に視た複数の配線４０の形状は、第１実施形態におけるｚ方向に視た複数の配線４０の形状と同じである。複数の配線４０は、第１実施形態と同様に、半導体素子６０の内方から半導体素子６０よりも外方まで延びている。
　図３８に示すように、半導体素子６０は、ｚ方向において複数の配線４０に対して基板２１０とは反対側に配置されており、はんだ層４８を介して複数の配線４０に接合されている。
　複数の導電体５０は、ｚ方向において複数の配線４０に対して半導体素子６０とは反対側に配置されている。複数の導電体５０は、基板２１０をｚ方向に貫通するように設けられている。これにより、複数の導電体５０は、基板主面２１１および基板裏面２１２のそれぞれに露出している。基板主面２１１に露出した複数の導電体５０は、複数の配線４０に個別に接合されている。これにより、複数の導電体５０は、複数の配線４０に個別に電気的に接続されている。図３７に示すように、ｚ方向に視て、複数の導電体５０は、半導体素子６０よりも外方において半導体素子６０を取り囲むように配置されている。
　複数の導電体５０は、第１実施形態と同様に、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂ、第１グランド導電体５３、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂ、第２グランド導電体５６および複数の制御導電体５７を有している。
　図３７に示すように、ｚ方向において基板裏面２１２から視た複数の導電体５０および複数の端子２０の構成は、たとえば図３に示す第１実施形態の複数の導電体５０および複数の端子２０の構成と同様である。複数の導電体５０はそれぞれ、基板裏面２１２から露出する頂面５０Ａを有している。
　具体的には、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さは、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｘ方向の長さよりも短い。第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さは、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｙ方向の長さおよび第１グランド導電体５３の頂面５０Ａのｙ方向の長さと等しい。これにより、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積は、第１出力導電体５２Ａ，５２Ｂの頂面５０Ａの面積および第１グランド導電体５３の頂面５０Ａの面積よりも小さい。ここで、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さと第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｙ方向の長さとの差が第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さが第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。また、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さと第１グランド導電体５３の頂面５０Ａのｙ方向の長さとの差が第１グランド導電体５３の頂面５０Ａのｙ方向の長さの５％以内であれば、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さが第１グランド導電体５３の頂面５０Ａのｙ方向の長さと等しいといえる。
　また第１電源導電体５１Ａ，５１Ｂの厚さ、第１出力導電体５２Ａ，５２Ｂの厚さおよび第１グランド導電体５３の厚さは互いに等しいため、第１電源導電体５１Ａ，５１Ｂの体積は、第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さい。
　また、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さは、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｘ方向の長さよりも短い。第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さは、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｙ方向の長さおよび第２グランド導電体５６の頂面５０Ａのｙ方向の長さと等しい。これにより、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積は、第２出力導電体５５Ａ，５５Ｂの頂面５０Ａの面積および第２グランド導電体５６の頂面５０Ａの面積よりも小さい。ここで、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さと第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｙ方向の長さとの差が第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｙ方向の長さの５％以内であれば、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さが第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｙ方向の長さと等しいといえる。また、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さと第２グランド導電体５６の頂面５０Ａのｙ方向の長さとの差が第２グランド導電体５６の頂面５０Ａのｙ方向の長さの５％以内であれば、第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さが第２グランド導電体５６の頂面５０Ａのｙ方向の長さと等しいといえる。
　また第２電源導電体５４Ａ，５４Ｂの厚さ、第２出力導電体５５Ａ，５５Ｂの厚さおよび第２グランド導電体５６の厚さは互いに等しいため、第２電源導電体５４Ａ，５４Ｂの体積は、第２出力導電体５５Ａ，５５Ｂの体積および第２グランド導電体５６の体積よりも小さい。
　次に、図３９～図４６を参照して、半導体装置１Ｃの製造方法について説明する。図３９に示すように、半導体装置１Ｃの製造方法は、支持基板９００を用意する工程を有している。支持基板９００は、たとえばＳｉの真性単結晶材料からなる。支持基板９００は、ｚ方向に反対側を向く上面９０１および下面９０２を有している。
　図３９に示すように、半導体装置１Ｃの製造方法は、端子ピラー９５０を形成する工程を有している。より詳細には、支持基板９００の上面９０１に、複数の端子ピラー９５０を形成する。各端子ピラー９５０は、たとえばＣｕまたはＣｕ合金からなり、電解めっきによって形成される。
　具体的には、各端子ピラー９５０は、たとえば、シード層を形成する工程と、シード層に対してフォトリソグラフィによってマスクを形成する工程と、シード層に接する端子ピラー９５０を形成する工程とを経て形成される。たとえばスパッタリング法によって支持基板９００の上面９０１にシード層を形成する。次に、たとえば感光性を有するレジスト層によってシード層を覆い、そのレジスト層を感光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によってマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー９５０を形成する。端子ピラー９５０の形成後、マスクを除去する。なお、Ｃｕの柱材料によって端子ピラー９５０を形成してもよい。複数の端子ピラー９５０の厚さは、互いに等しい。
　図示していないが、複数の端子ピラー９５０は、複数の導電体５０となる部材である。このため、第１電源導電体５１Ａ，５１Ｂとなる端子ピラー９５０の体積は、第１出力導電体５２Ａ，５２Ｂとなる端子ピラー９５０の体積および第１グランド導電体５３となる端子ピラー９５０の体積よりも小さい。具体的には、ｚ方向に視て、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３となる複数の端子ピラー９５０のｚ方向に視た形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。第１電源導電体５１Ａ，５１Ｂとなる端子ピラー９５０のｘ方向の長さは、第１出力導電体５２Ａ，５２Ｂとなる端子ピラー９５０のｘ方向の長さおよび第１グランド導電体５３となる端子ピラー９５０のｘ方向の長さよりも短い。第１電源導電体５１Ａ，５１Ｂとなる端子ピラー９５０のｙ方向の長さは、第１出力導電体５２Ａ，５２Ｂとなる端子ピラー９５０のｙ方向の長さおよび第１グランド導電体５３となる端子ピラー９５０のｙ方向の長さと等しい。
　図４０に示すように、半導体装置１Ｃの製造方法は、基材９１０を形成する工程を有している。基材９１０は、端子ピラー９５０の上面を覆うように形成される。この基材９１０の材料としては、図３８に示す基板２１０を構成する材料を用いることができる。図示した例においては、基材９１０の材料としては、エポキシ樹脂を主剤とした合成樹脂を用いている。
　図４１に示すように、基材９１０および端子ピラー９５０のｚ方向の一部を研削し、基材９１０の上面９１１において露出する複数の導電体５０を形成する。基材９１０の研削において、基材９１０を基板２１０と同じ厚さとする。
　図４２に示すように、基材９１０の上面９１１および上面９１１から露出した複数の導電体５０の上面に複数の配線４０を形成する。複数の配線４０は、複数の導電体５０に対して個別に形成される。より詳細には、複数の配線４０は、金属層を形成する工程と、金属層に対してフォトリソグラフィによってマスクを形成する工程と、金属層に接する導電層を形成する工程とを経て形成される。
　まず、たとえばスパッタリング法によって金属層を形成する。たとえば基材９１０の上面９１１および複数の導電体５０の上面にＴｉ層を形成し、そのＴｉ層に接するＣｕ層を形成する。次に、たとえば感光性を有するレジスト層によって金属層を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、たとえば金属層を導電経路とした電解めっき法によってマスクから露出した金属層の上面にめっき層を析出させて導電層を係止する。これらの工程によって、複数の配線４０を形成する。複数の配線４０の形成後、マスクを除去する。
　図４３に示すように、半導体装置１Ｃの製造方法は、半導体素子６０を実装する工程を有している。半導体素子６０を実装する工程は、第１実施形態の半導体素子６０を実装する工程と同じである。
　図４４に示すように、半導体装置１Ｃの製造方法は、樹脂層９３０を形成する工程を有している。樹脂層９３０は、図４２に示す封止樹脂２３０となる部材である。樹脂層９３０は、たとえばエポキシ樹脂を主剤とした合成樹脂である。たとえば、トランスファ成型によって、樹脂層９３０を形成する。なお、図示された例においては、１つの半導体素子６０に対して１つの樹脂層９３０が形成されたが、これに限られず、たとえば全ての半導体素子６０を覆う樹脂層９３０が形成されてもよい。
　図４５に示すように、半導体装置１Ｃの製造方法は、図４４に示す支持基板９００を除去する工程を有している。なお、図４５は、図４４に対して上下を反転して示している。たとえば、研削によって支持基板９００を除去する。
　図４５に示すように、半導体装置１Ｃの製造方法は、複数の端子２０を形成する工程を有している。複数の端子２０は、めっき金属からなる。たとえば、無電解めっきによってめっき金属、たとえばＮｉとＰｄとＡｕとをこの順番で析出させることで、複数の端子２０を形成する。
　図４６に示すように、半導体装置１Ｃの製造方法は、個片化して半導体装置１Ｃを形成する工程を有している。より詳細には、樹脂層９３０の下面にダイシングテープＤＴを貼り付ける。次に、破線で示す切断線ＣＬに沿ってたとえばダイシングブレードによって、基材９１０および樹脂層９３０の順番で切断する。以上の工程を経て、半導体装置１Ｃが製造される。
　なお、図３７および図３８に示すように、半導体装置１Ｃは、第１実施形態の複数の端子２０、複数の配線４０および複数の導電体５０と同様の構成であったが、これに限られず、第２実施形態の複数の端子２０Ｘ、複数の配線４０Ｘおよび複数の導電体５０Ｘの構成であってもよい。すなわち、半導体装置１Ｃは、第１電源配線４１、第１出力配線４２、第１グランド配線４３、第２電源配線４４、第２出力配線４５、第２グランド配線４６および複数の制御配線４７を有していてもよい。半導体装置１Ｃは、第１電源導電体５１、第１出力導電体５２、第１グランド導電体５３、第２電源導電体５４、第２出力導電体５５、第２グランド導電体５６および複数の制御導電体５７を有していてもよい。半導体装置１Ｃは、第１電源端子２１、第１出力端子２２、第１グランド端子２３、第２電源端子２４、第２出力端子２５、第２グランド端子２６および複数の制御端子２７を有していてもよい。
　第１実施形態では、第１電源導電体５１Ａ，５１Ｂの体積を第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の体積よりも小さくしたが、これに限られない。たとえば第１出力導電体５２Ａ，５２Ｂの体積を第１電源導電体５１Ａ，５１Ｂおよび第１グランド導電体５３の体積よりも小さくしてもよいし、第１グランド導電体５３の体積を第１電源導電体５１Ａ，５１Ｂおよび第１出力導電体５２Ａ，５２Ｂの体積よりも小さくしてもよい。なお、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６についても同様に変更できる。
　また、体積を小さくする導電体の種類は１種類に限られず、２種類であってもよい。一例では、第１電源導電体５１Ａ，５１Ｂの体積および第１出力導電体５２Ａ，５２Ｂの体積を第１グランド導電体５３の体積よりも小さくしてもよい。第１電源導電体５１Ａ，５１Ｂの体積および第１グランド導電体５３の体積を第１出力導電体５２Ａ，５２Ｂの体積よりも小さくしてもよい。第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積を第１電源導電体５１Ａ，５１Ｂの体積よりも小さくしてもよい。なお、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６についても同様に変更できる。また、導電体の体積を小さくする構成は、各実施形態における構成および各変形例における構成のいずれかを用いることができる。
　第１実施形態では、第１電源導電体５１Ａ，５１Ｂの体積が第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の体積よりも小さいといった同じ種類の導電体の体積を小さくしているが、これに限られない。たとえば体積を小さくする導電体の種類を互いに異ならせてもよい。換言すると、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３の５つの導電体のうち任意の１～４個の導電体の体積を残りの導電体の体積よりも小さくする。一例では、第１電源導電体５１Ａの体積および第１出力導電体５２Ａの体積が第１電源導電体５１Ｂ、第１出力導電体５２Ｂおよび第１グランド導電体５３の体積よりも小さい。なお、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６についても同様に変更できる。また、導電体の体積を小さくする構成は、各実施形態における構成および各変形例における構成のいずれかを用いることができる。
　第１実施形態では、第１電源導電体５１Ａ，５１Ｂの体積および第２電源導電体５４Ａ，５４Ｂの体積のそれぞれを小さくしたように、基板側面１３の近くの導電体と基板側面１４の近くの導電体とのうち体積を小さくする導電体の種類が同じであったが、これに限られない。基板側面１３の近くの導電体と基板側面１４の近くの導電体とのうち体積を小さくする導電体の種類を互いに異ならせてもよい。換言すると、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３のうち体積を小さくした導電体の種類と、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６のうち体積を小さくした導電体の種類とを互いに異ならせてもよい。一例では、第１電源導電体５１Ａ，５１Ｂの体積を第１出力導電体５２Ａ，５２Ｂの体積および第１グランド導電体５３の体積よりも小さくし、第２出力導電体５５Ａ，５５Ｂの体積を第２電源導電体５４Ａ，５４Ｂの体積および第２グランド導電体５６の体積よりも小さくしてもよい。なお、導電体の体積を小さくする構成は、各実施形態における構成および各変形例における構成のいずれかを用いることができる。
　第２実施形態では、第１電源導電体５１の体積を第１出力導電体５２および第１グランド導電体５３の体積よりも小さくしたが、これに限られない。たとえば第１出力導電体５２の体積を第１電源導電体５１および第１グランド導電体５３の体積よりも小さくしてもよいし、第１グランド導電体５３の体積を第１電源導電体５１および第１出力導電体５２の体積よりも小さくしてもよい。
　また、体積を小さくする導電体の種類は１種類に限られず、２種類であってもよい。一例では、第１電源導電体５１の体積および第１出力導電体５２の体積を第１グランド導電体５３の体積よりも小さくしてもよい。第１電源導電体５１の体積および第１グランド導電体５３の体積を第１出力導電体５２の体積よりも小さくしてもよい。第１出力導電体５２の体積および第１グランド導電体５３の体積を第１電源導電体５１よりも小さくしてもよい。なお、第２電源導電体５４、第２出力導電体５５および第２グランド導電体５６についても同様に変更できる。また、導電体の体積を小さくする構成は、各実施形態における構成および各変形例における構成のいずれかを用いることができる。
　第２実施形態では、第１電源導電体５１の体積および第２電源導電体５４の体積のそれぞれを小さくしたように、基板側面１３の近くの導電体と基板側面１４の近くの導電体とのうち体積を小さくする導電体の種類が同じであったが、これに限られない。基板側面１３の近くの導電体と基板側面１４の近くの導電体とのうち体積を小さくする導電体の種類を互いに異ならせてもよい。換言すると、第１電源導電体５１、第１出力導電体５２および第１グランド導電体５３のうち体積を小さくした導電体の種類と、第２電源導電体５４、第２出力導電体５５および第２グランド導電体５６のうち体積を小さくした導電体の種類とを互いに異ならせてもよい。一例では、第１電源導電体５１の体積を第１出力導電体５２の体積および第１グランド導電体５３の体積よりも小さくし、第２出力導電体５５の体積を第２電源導電体５４の体積および第２グランド導電体５６の体積よりも小さくしてもよい。なお、導電体の体積を小さくする構成は、各実施形態における構成および各変形例における構成のいずれかを用いることができる。
　第１実施形態において、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３のｙ方向の配列態様は任意に変更可能である。一例では、ｙ方向において基板１０の中央部に配置された第１グランド配線４３の両側に第１電源配線４１Ａ，４１Ｂが分散して配置されており、第１電源配線４１Ａに対して第１グランド配線４３とはｙ方向の反対側に第１出力配線４２Ａが配置されており、第１電源配線４１Ｂに対して第１グランド配線４３とはｙ方向の反対側に第１出力配線４２Ｂが配置されていてもよい。この変更にともない、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３のｙ方向の配列態様が変更される。
　また、第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６のｙ方向の配列態様は任意に変更可能である。一例では、ｙ方向において基板１０の中央部に配置された第２グランド配線４６の両側に第２電源配線４４Ａ，４４Ｂが分散して配置されており、第２電源配線４４Ａに対して第２グランド配線４６とはｙ方向の反対側に第２出力配線４５Ａが配置されており、第２電源配線４４Ｂに対して第２グランド配線４６とはｙ方向の反対側に第２出力配線４５Ｂが配置されていてもよい。この変更にともない、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６のｙ方向の配列態様が変更される。また第２電源配線４４Ａ，４４Ｂ、第２出力配線４５Ａ，４５Ｂおよび第２グランド配線４６のｙ方向の配列態様は、第１電源配線４１Ａ，４１Ｂ、第１出力配線４２Ａ，４２Ｂおよび第１グランド配線４３の配列態様と異なってもよい。
　各実施形態では、制御導電体５７は、頂面５０Ａの面積が異なる端部制御導電体５７Ｃ、中央制御導電体５７Ｄおよび中間制御導電体５７Ｅを有していたが、これに限られない。たとえば、制御導電体５７は、端部制御導電体５７Ｃおよび中間制御導電体５７Ｅから構成されてもよい。すなわち中央制御導電体５７Ｄを中間制御導電体５７Ｅに変更してもよい。また制御導電体５７は、中間制御導電体５７Ｅのみから構成されてもよい。すなわち端部制御導電体５７Ｃおよび中央制御導電体５７Ｄをそれぞれ中間制御導電体５７Ｅに変更してもよい。
　各実施形態において、４つの端部制御導電体５７Ｃの頂面５０Ａのそれぞれについて、ｘ方向の長さおよびｙ方向の長さはそれぞれ任意に変更可能である。たとえば、端部制御導電体５７Ｃの頂面５０Ａのｘ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも長くてもよく、短くてもよい。また、端部制御導電体５７Ｃの頂面５０Ａのｙ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さと等しくてもよい。また端部制御導電体５７Ｃの頂面５０Ａのｙ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも短くてもよい。
　各実施形態において、複数の中間制御導電体５７Ｅの頂面５０Ａのそれぞれについて、ｘ方向の長さおよびｙ方向の長さはそれぞれ任意に変更可能である。たとえば、中間制御導電体５７Ｅの頂面５０Ａのｘ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さと等しくてもよい。また中間制御導電体５７Ｅの頂面５０Ａのｘ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも長くてもよい。中間制御導電体５７Ｅの頂面５０Ａのｙ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さよりも長くてもよいし、短くてもよい。
　各実施形態において、中央制御導電体５７Ｄのｘ方向の長さおよびｙ方向の長さはそれぞれ任意に変更可能である。たとえば、中央制御導電体５７Ｄのｘ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さと等しくてもよい。また中央制御導電体５７Ｄの頂面５０Ａのｘ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の長さよりも短くてもよい。中央制御導電体５７Ｄの頂面５０Ａのｙ方向の長さが第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｙ方向の長さおよび第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｙ方向の長さよりも長くてもよいし、短くてもよい。
　各実施形態において、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積および第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積の少なくとも一方が制御導電体５７の頂面５０Ａの面積と等しくてもよい。また、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａの面積および第２電源導電体５４Ａ，５４Ｂの頂面５０Ａの面積の少なくとも一方が制御導電体５７のうち中間制御導電体５７Ｅの頂面５０Ａの面積と等しくてもよい。
　各実施形態において、第１電源導電体５１Ａ，５１Ｂの体積および第２電源導電体５４Ａ，５４Ｂの体積の少なくとも一方が制御導電体５７の体積と等しくてもよい。また、第１電源導電体５１Ａ，５１Ｂの体積および第２電源導電体５４Ａ，５４Ｂの体積の少なくとも一方が制御導電体５７のうち中間制御導電体５７Ｅの体積と等しくてもよい。
　各実施形態において、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３に対する第１電源導電体５１Ａ，５１Ｂのｘ方向の位置は任意に変更可能である。第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６に対する第２電源導電体５４Ａ，５４Ｂのｘ方向の位置は任意に変更可能である。たとえば、第１電源導電体５１Ａ，５１Ｂおよび第２電源導電体５４Ａ，５４Ｂのｘ方向の位置を図４７に示す第１例および図４８に示す第２例のように変更してもよい。
　図４７および図４８に示すように、第１電源導電体５１Ａ，５１Ｂの頂面５０Ａのｘ方向の両端縁のうち樹脂側面３２の近くの端縁を端縁５１ａとし、樹脂側面３２とは反対側の端縁を端縁５１ｂとする。第１出力導電体５２Ａ，５２Ｂの頂面５０Ａのｘ方向の両端縁のうち樹脂側面３２の近くの端縁を端縁５２ａとし、樹脂側面３２とは反対側の端縁を端縁５２ｂとする。第１グランド導電体５３の頂面５０Ａのｘ方向の両端縁のうち樹脂側面３２の近くの端縁を端縁５３ａとし、樹脂側面３２とは反対側の端縁を端縁５３ｂとする。第２電源導電体５４Ａ，５４Ｂの頂面５０Ａのｘ方向の両端縁のうち樹脂側面３３の近くの端縁を端縁５４ａとし、樹脂側面３３とは反対側の端縁を端縁５４ｂとする。第２出力導電体５５Ａ，５５Ｂの頂面５０Ａのｘ方向の両端縁のうち樹脂側面３３の近くの端縁を端縁５５ａとし、樹脂側面３３とは反対側の端縁を端縁５５ｂとする。第２グランド導電体５６の頂面５０Ａのｘ方向の両端縁のうち樹脂側面３３の近くの端縁を端縁５６ａとし、樹脂側面３３とは反対側の端縁を端縁５６ｂとする。
　図４７に示すように、第１例では、ｘ方向において第１電源導電体５１Ａ，５１Ｂの端縁５１ｂが第１出力導電体５２Ａ，５２Ｂの端縁５２ｂおよび第１グランド導電体５３の端縁５３ｂと揃っている。ｘ方向において第２電源導電体５４Ａ，５４Ｂの端縁５４ｂが第２出力導電体５５Ａ，５５Ｂの端縁５５ｂおよび第２グランド導電体５６の端縁５６ｂと揃っている。
　図４８に示すように、第２例では、ｘ方向において第１電源導電体５１Ａ，５１Ｂの端縁５１ｂが第１出力導電体５２Ａ，５２Ｂの端縁５２ｂおよび第１グランド導電体５３の端縁５３ｂよりも基板側面１３の近くに位置している。またｘ方向において第１電源導電体５１Ａ，５１Ｂの端縁５１ａが基板側面１３に対して第１出力導電体５２Ａ，５２Ｂの端縁５２ａおよび第１グランド導電体５３の端縁５１ａよりも遠くに位置している。すなわち、図４８の一点鎖線で示すように、第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３は、第１電源導電体５１Ａ，５１Ｂのｘ方向の中央部と、第１出力導電体５２Ａ，５２Ｂのｘ方向の中央部と、第１グランド導電体５３のｘ方向の中央部とがｘ方向において互いに揃うように配置されている。
　ｘ方向において第２電源導電体５４Ａ，５４Ｂの端縁５４ｂが第２出力導電体５５Ａ，５５Ｂの端縁５５ｂおよび第２グランド導電体５６の端縁５６ｂよりも基板側面１４の近くに位置している。またｘ方向において第２電源導電体５４Ａ，５４Ｂの端縁５４ａが基板側面１４に対して第２出力導電体５５Ａ，５５Ｂの端縁５５ａおよび第２グランド導電体５６の端縁５６ａよりも遠くに位置している。すなわち、図４８の一点鎖線で示すように、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６は、第２電源導電体５４Ａ，５４Ｂのｘ方向の中央部と、第２出力導電体５５Ａ，５５Ｂのｘ方向の中央部と、第２グランド導電体５６のｘ方向の中央部とがｘ方向において互いに揃うように配置されている。
　なお、図４７および図４８では第１電源導電体５１Ａ，５１Ｂおよび第２電源導電体５４Ａ，５４Ｂの体積を小さくすることによって、第１電源導電体５１Ａ，５１Ｂのｘ方向の位置および第２電源導電体５４Ａ，５４Ｂのｘ方向の位置を変更した例を示したが、これに限られない。第１電源導電体５１Ａ，５１Ｂ、第１出力導電体５２Ａ，５２Ｂおよび第１グランド導電体５３のうち頂面５０Ａのｘ方向の長さを短くすることによって体積を小さくする導電体のｘ方向の位置が変更されていればよい。また、第２電源導電体５４Ａ，５４Ｂ、第２出力導電体５５Ａ，５５Ｂおよび第２グランド導電体５６のうち頂面５０Ａのｘ方向の長さを短くすることによって体積を小さくする導電体のｘ方向の位置が変更されていればよい。また、第２実施形態の第１電源導電体５１、第１出力導電体５２、第１グランド導電体５３、第２電源導電体５４、第２出力導電体５５および第２グランド導電体５６についても同様に変更できる。
　上記第１の側面にかかる各実施形態および上記各変形例から把握できる技術的思想を付記として以下に記載する。
　付記Ａ１．厚さ方向に互いに反対側を向く基材主面および基材裏面を有する基材の前記基材主面に、第１駆動配線および第２駆動配線を含む配線を形成する配線形成工程と、
　前記第１駆動配線上に第１駆動導電体を形成し、前記第２駆動配線上に第２駆動導電体を形成する導電体形成工程と、
　前記第１駆動配線および前記第２駆動配線に半導体素子を実装する素子実装工程と、
　前記配線、前記半導体素子、前記第１駆動導電体および前記第２駆動導電体を封止する樹脂層を形成する樹脂層形成工程と、
を備える半導体装置の製造方法であって、
　前記導電体形成工程において、前記第１駆動導電体の体積を前記第２駆動導電体の体積よりも小さくするように前記第１駆動導電体を形成する、半導体装置の製造方法。
　この構成によれば、第１駆動導電体の体積を第２駆動導電体の体積よりも小さくしている。これにより、樹脂層形成工程において樹脂層の形成時に加熱されたとしても、基板を構成する基材の反りを低減できる。したがって、半導体装置を安定して製造できる。
　付記Ａ２．前記樹脂層の厚さを小さくする樹脂層加工工程をさらに備え、前記樹脂層加工工程において、前記第１駆動導電体の厚さ方向の端面および前記第２駆動導電体の厚さ方向の端面が前記樹脂層から露出するように前記樹脂層を加工する、付記Ａ１に記載の半導体装置の製造方法。
　付記Ｂ１．厚さ方向に互いに反対側を向く基材主面および基材裏面を有する基材の前記基材主面に、第１駆動配線および第２駆動配線を含む配線を形成する配線形成工程と、
　前記第１駆動配線上に第１駆動導電体を形成し、前記第２駆動配線上に第２駆動導電体を形成する導電体形成工程と、
　前記第１駆動配線および前記第２駆動配線に半導体素子を実装する素子実装工程と、
　前記配線、前記半導体素子、前記第１駆動導電体および前記第２駆動導電体を封止する樹脂層を形成する樹脂層形成工程と、
　前記樹脂層の厚さ、前記第１駆動導電体の厚さおよび前記第２駆動導電体の厚さをそれぞれ小さくする樹脂層加工工程と、
を備える半導体装置の製造方法であって、
　前記導電体形成工程において前記第１駆動導電体の厚さを前記第２駆動導電体の厚さよりも小さくし、前記樹脂層加工工程において、前記第１駆動導電体の厚さと前記第２駆動導電体の厚さとを互いに等しくする、半導体装置の製造方法。
　この構成によれば、樹脂層形成工程よりも前の工程において、第１駆動導電体の体積を第２駆動導電体の体積よりも小さくしている。これにより、樹脂層形成工程において樹脂層の形成時に加熱されたとしても、基材の反りを低減できる。したがって、半導体装置を安定して製造できる。
　付記Ｃ１．厚さ方向に互いに反対側を向く基材主面および基材裏面を有する基材の前記基材主面に、複数の端子ピラーを形成する端子ピラー形成工程と、
　前記複数の端子ピラー同士を絶縁するように電気絶縁樹脂によってモールドして基板を形成する基板形成工程と、
　前記基板の厚さ方向の一方側の面に前記端子ピラーと電気的に接続する複数の配線を形成する配線形成工程と、
　複数の配線上に半導体素子を実装する素子実装工程と、
を備える半導体装置の製造方法であって、
　前記複数の端子ピラーは、前記半導体素子の駆動電流が流れる第１駆動端子ピラーおよび第２駆動端子ピラーを有しており、前記端子ピラー形成工程において、前記第１駆動端子ピラーの体積は前記第２駆動端子ピラーの体積よりも小さくする、半導体装置の製造方法。
　この構成によれば、第１駆動端子ピラーの体積を第２駆動端子ピラーの体積よりも小さくしている。これにより、基板形成工程におけるモールド時に加熱されたとしても、基板を構成する基材の反りを低減できる。したがって、半導体装置を安定して製造できる。
　付記Ｃ２．前記基板の厚さを小さくする基板加工工程をさらに備え、前記基板加工工程において、前記複数の端子ピラーの厚さ方向の端面が前記基板から露出するように前記基板を加工する、付記Ｃ１に記載の半導体装置の製造方法。
　付記Ｄ１．厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
　前記基板主面に配置されており、第１駆動配線および第２駆動配線を含む配線と、
　前記第１駆動配線および前記第２駆動配線と電気的に接続された半導体素子と、
　前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第１駆動配線に電気的に接続された第１駆動導電体と、
　前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第２駆動配線に電気的に接続された第２駆動導電体と、
　前記配線および前記半導体素子を封止しており、前記厚さ方向において前記第１駆動導電体および前記第２駆動導電体のうち前記基板とは反対側の面が露出するように前記第１駆動導電体および前記第２駆動導電体を覆う封止樹脂と、
　を備え、
　前記第１駆動導電体および前記第２駆動導電体は、前記基板主面に沿った方向のうち所定方向に互いに離間して配列されており、
　前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい、半導体装置。
　付記Ｄ２．前記第１駆動導電体および前記第２駆動導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記第１駆動導電体の頂面の面積は、前記第２駆動導電体の頂面の面積よりも小さい、付記Ｄ１に記載の半導体装置。
　付記Ｄ３．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、前記第１駆動導電体の頂面における前記第２方向の長さは、前記第２駆動導電体の頂面における前記第２方向の長さよりも短い、付記Ｄ２に記載の半導体装置。
　付記Ｄ４．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、前記第１駆動導電体の頂面における前記第１方向の長さは、前記第２駆動導電体の頂面における前記第１方向の長さよりも短い、付記Ｄ２に記載の半導体装置。
　付記Ｄ５．前記第２駆動導電体は、前記第１駆動導電体よりも前記第１駆動導電体および前記第２駆動導電体の配列方向における前記基板主面の中央部の近くに配置されている、付記Ｄ１～Ｄ４のいずれか１つに記載の半導体装置。
　付記Ｄ６．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記半導体素子は、制御回路を有し、
　前記制御回路に電気的に接続された複数の制御導電体を有し、
　前記複数の制御導電体は、前記第２方向に互いに離間して配列されており、
　前記第２駆動導電体の体積は、前記制御導電体の体積よりも大きい、付記Ｄ１～Ｄ５のいずれか１つに記載の半導体装置。
　付記Ｄ７．前記第１駆動導電体、前記第２駆動導電体および前記制御導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記第２駆動導電体の頂面の面積は、前記制御導電体の頂面の面積よりも大きい、付記Ｄ６に記載の半導体装置。
　付記Ｄ８．前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記厚さ方向に視た前記制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記第２駆動導電体の頂面における前記第２方向の長さは、前記制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、付記Ｄ７に記載の半導体装置。
　付記Ｄ９．前記複数の制御導電体は、前記第１駆動導電体および前記第２駆動導電体よりも前記第１方向の外側に配置されている、付記Ｄ６～Ｄ８のいずれか１つに記載の半導体装置。
　付記Ｄ１０．前記厚さ方向に視た前記基板の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記制御導電体は、前記厚さ方向から前記基板を視て、前記基板の四隅に位置する端部制御導電体と、２つの前記端部制御導電体の前記第２方向の間に配置されている中間制御導電体と、を含み、
　前記端部制御導電体および前記中間制御導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記端部制御導電体の頂面の面積は、前記中間制御導電体の頂面の面積よりも大きい、付記Ｄ９に記載の半導体装置。
　付記Ｄ１１．前記第２駆動導電体の体積は、前記端部制御導電体の体積よりも大きい、付記Ｄ１０に記載の半導体装置。
　付記Ｄ１２．前記第２駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記第２駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも大きい、付記Ｄ１１に記載の半導体装置。
　付記Ｄ１３．前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記厚さ方向に視た前記端部制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記第２駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、付記Ｄ１２に記載の半導体装置。
　付記Ｄ１４．前記第１駆動導電体の体積は、前記制御導電体の体積以上である、付記Ｄ６～Ｄ９のいずれか１つに記載の半導体装置。
　付記Ｄ１５．前記第１駆動導電体の体積は、前記端部制御導電体の体積よりも小さい、付記Ｄ１０～Ｄ１３のいずれか１つに記載の半導体装置。
　付記Ｄ１６．前記第１駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、前記第１駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも小さい、付記Ｄ１５に記載の半導体装置。
　付記Ｄ１７．前記厚さ方向に視た前記第１駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記第１駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さの少なくとも一方よりも短い、付記Ｄ１６に記載の半導体装置。
　付記Ｄ１８．前記第１駆動導電体の体積は、前記中間制御導電体の体積以上である、付記Ｄ１０～Ｄ１３のいずれか１つに記載の半導体装置。
　付記Ｄ１９．前記第１駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記第１駆動導電体の頂面の面積は、前記中間制御導電体の頂面の面積以上である、付記Ｄ１８に記載の半導体装置。
　付記Ｄ２０．前記配線は、前記制御回路と前記制御導電体とを接続する制御配線を有しており、
　前記第１駆動配線の幅および前記第２駆動配線の幅はそれぞれ、前記制御配線の幅よりも大きい、付記Ｄ１０～Ｄ１９のいずれか１つに記載の半導体装置。
　付記Ｄ２１．前記複数の制御導電体はそれぞれ、前記半導体素子よりも外方に位置している、付記Ｄ１０～Ｄ２０のいずれか１つに記載の半導体装置。
　付記Ｄ２２．厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
　前記基板主面に配置されており、第１駆動配線および第２駆動配線を含む配線と、
　前記基板主面に搭載されており、前記第１駆動配線および前記第２駆動配線と電気的に接続された半導体素子と、
　前記基板主面および前記基板裏面に露出するように前記厚さ方向において前記基板を貫通しており、前記第１駆動配線に電気的に接続された第１駆動導電体と、
　前記基板主面および前記基板裏面に露出するように前記厚さ方向において前記基板を貫通しており、前記第２駆動配線に電気的に接続された第２駆動導電体と、
　前記配線および前記半導体素子を封止する封止樹脂と、
　を備え、
　前記第１駆動導電体および前記第２駆動導電体は、前記基板裏面から視て所定方向に互いに離間して配列されており、
　前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい、半導体装置。
　付記Ｄ２３．前記第１駆動導電体および前記第２駆動導電体はそれぞれ、前記基板裏面から露出した頂面を有しており、
　前記第１駆動導電体の頂面の面積は、前記第２駆動導電体の頂面の面積よりも小さい、付記Ｄ２２に記載の半導体装置。
　付記Ｄ２４．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記第１駆動導電体の頂面における前記第２方向の長さは、前記第２駆動導電体の頂面における前記第２方向の長さよりも短い、付記Ｄ２３に記載の半導体装置。
　付記Ｄ２５．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記第１駆動導電体の頂面の前記第１方向の長さは、前記第２駆動導電体の頂面の前記第１方向の長さよりも短い、付記Ｄ２３に記載の半導体装置。
　付記Ｄ２６．前記第２駆動導電体は、前記第１駆動導電体よりも前記第１駆動導電体および前記第２駆動導電体の配列方向における前記基板主面の中央部の近くに配置されている、付記Ｄ２２～Ｄ２５のいずれか１つに記載の半導体装置。
　付記Ｄ２７．前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
　前記半導体素子は、制御回路を有し、
　前記制御回路に電気的に接続された複数の制御導電体を有し、
　前記複数の制御導電体は、前記第２方向において互いに離間して配列されており、
　前記第２駆動導電体の体積は、前記制御導電体の体積よりも大きい、付記Ｄ２２～Ｄ２６のいずれか１つに記載の半導体装置。
　付記Ｄ２８．前記第１駆動導電体、前記第２駆動導電体および前記制御導電体はそれぞれ、前記基板裏面から露出した頂面を有しており、
　前記第２駆動導電体の頂面の面積は、前記制御導電体の頂面の面積よりも大きい、付記Ｄ２７に記載の半導体装置。
　付記Ｄ２９．前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記第２駆動導電体の頂面における前記第２方向の長さは、前記制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、付記Ｄ２８に記載の半導体装置。
　付記Ｄ３０．前記複数の制御導電体は、前記第１駆動導電体および前記第２駆動導電体よりも前記第１方向の外側に配置されている、付記Ｄ２７～Ｄ２９のいずれか１つに記載の半導体装置。
　付記Ｄ３１．前記厚さ方向に視た前記基板の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記制御導電体は、前記厚さ方向から前記基板を視て、前記基板の四隅に位置する端部制御導電体と、２つの前記端部制御導電体の前記第２方向の間に配置されている中間制御導電体と、を有しており、
　前記端部制御導電体および前記中間制御導電体はそれぞれ、前記基板裏面から露出した頂面を有しており、
　前記端部制御導電体の頂面の面積は、前記中間制御導電体の頂面の面積よりも大きい、付記Ｄ３０に記載の半導体装置。
　付記Ｄ３２．前記第２駆動導電体の体積は、前記端部制御導電体の体積よりも大きい、付記Ｄ３１に記載の半導体装置。
　付記Ｄ３３．前記第２駆動導電体は、前記基板裏面から露出した頂面を有しており、
　前記第２駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも大きい、付記Ｄ３２に記載の半導体装置。
　付記Ｄ３４．前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記端部制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
　前記第２駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、付記Ｄ３３に記載の半導体装置。
　付記Ｄ３５．前記第１駆動導電体の体積は、前記制御導電体の体積以上である、付記Ｄ２７～Ｄ３０のいずれか１つに記載の半導体装置。
　付記Ｄ３６．前記第１駆動導電体の体積は、前記端部制御導電体の体積よりも小さい、付記Ｄ３１～Ｄ３４のいずれか１つに記載の半導体装置。
　付記Ｄ３７．前記第１駆動導電体は、前記基板裏面から露出した頂面を有しており、
　前記第１駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも小さい、付記Ｄ３６に記載の半導体装置。
　付記Ｄ３８．前記厚さ方向に視た前記第１駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
　前記第１駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さよりも短い、付記Ｄ３７に記載の半導体装置。
　付記Ｄ３９．前記第１駆動導電体の体積は、前記中間制御導電体の体積以上である、付記Ｄ３１～Ｄ３４のいずれか１つに記載の半導体装置。
　付記Ｄ４０．前記第１駆動導電体は、前記基板裏面から露出した頂面を有しており、
　前記第１駆動導電体の頂面の面積は、前記中間制御導電体の頂面の面積以上である、付記Ｄ３９に記載の半導体装置。
　付記Ｄ４１．前記配線は、前記制御回路と前記制御導電体とを接続する制御配線を有しており、
　前記第１駆動配線の幅および前記第２駆動配線の幅はそれぞれ、前記制御配線の幅よりも大きい、付記Ｄ３１～Ｄ４０のいずれか１つに記載の半導体装置。
　付記Ｄ４２．前記複数の制御導電体はそれぞれ、前記半導体素子よりも外方に位置している、付記Ｄ３１～Ｄ４１のいずれか１つに記載の半導体装置。
　付記Ｄ４３．前記第１駆動導電体の厚さは、前記第１駆動配線の厚さよりも厚く、
　前記第２駆動導電体の厚さは、前記第２駆動配線の厚さよりも厚い、付記Ｄ１～Ｄ４２のいずれか１つに記載の半導体装置。
　付記Ｄ４４．前記第１駆動配線は、幅が広い幅広配線部と、幅が狭い幅狭配線部と、を有しており、
　前記幅広配線部は、前記第１駆動導電体が配置されており、
　前記幅狭配線部は、前記第１駆動配線の延びる方向において前記幅広配線部よりも内方に位置している、付記Ｄ１～Ｄ４３のいずれか１つに記載の半導体装置。
　付記Ｄ４５．前記幅広配線部の幅は、前記第１駆動導電体の頂面の前記第１方向の長さよりも大きい、付記Ｄ４４に記載の半導体装置。
　付記Ｄ４６．前記第１駆動配線の前記幅狭配線部は、前記幅狭配線部の幅が広くなる幅広部を有する、付記Ｄ４４または４５に記載の半導体装置。
　付記Ｄ４７．前記第２駆動配線は、幅が広い幅広配線部と、幅が狭い幅狭配線部と、を有しており、
　前記幅広配線部には、前記第２駆動導電体が配置されており、
　前記幅狭配線部は、前記第２駆動配線の延びる方向において前記幅広配線部よりも内方に位置している、付記Ｄ１～Ｄ４６のいずれか１つに記載の半導体装置。
　付記Ｄ４８．前記第２駆動配線の前記幅広配線部の幅は、前記第２駆動導電体の前記第１方向の長さよりも大きい、付記Ｄ４７に記載の半導体装置。
　付記Ｄ４９．前記第２駆動配線のうち前記幅広配線部と前記幅狭配線部とを繋ぐ部分には、前記幅広配線部から前記幅狭配線部に向かうにつれて幅が狭くなるように傾斜する傾斜部が形成されている、付記Ｄ４７または４８に記載の半導体装置。
　付記Ｄ５０．第１駆動端子および第２駆動端子をさらに備え、
　前記第１駆動導電体および前記第２駆動導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
　前記第１駆動端子は、前記第１駆動導電体の頂面を覆うように形成されており、
　前記第２駆動端子は、前記第２駆動導電体の頂面を覆うように形成されている、付記Ｄ１～Ｄ２１のいずれか１つに記載の半導体装置。
　付記Ｄ５１．第１駆動端子および第２駆動端子をさらに備え、
　前記第１駆動導電体および前記第２駆動導電体はそれぞれ、前記基板裏面から露出した頂面を有しており、
　前記第１駆動端子は、前記第１駆動導電体の頂面を覆うように形成されており、
　前記第２駆動端子は、前記第２駆動導電体の頂面を覆うように形成されている、付記Ｄ２２～Ｄ４２のいずれか１つに記載の半導体装置。
　付記Ｄ５２．前記基板は、単結晶の真性半導体材料からなる、付記Ｄ１～Ｄ２１のいずれか１つに記載の半導体装置。
　付記Ｄ５３．前記封止樹脂は、熱硬化樹脂からなる、付記Ｄ１～Ｄ５２のいずれか１つに記載の半導体装置。
　以下、第１の側面に係る実施例および／または変形例に関する符号の説明である。
　１Ａ，１Ｂ，１Ｃ…半導体装置
　１０…基板
　１１…基板主面
　１２…基板裏面
　２０，２０Ｘ…端子
　２１，２１Ａ，２１Ｂ…第１電源端子（第１駆動端子）
　２２，２２Ａ，２２Ｂ…第１出力端子（第２駆動端子）
　２３…第１グランド端子（第２駆動端子）
　２４，２４Ａ，２４Ｂ…第２電源端子（第１駆動端子）
　２５，２５Ａ，２５Ｂ…第２出力端子（第２駆動端子）
　２６…第２グランド端子（第２駆動端子）
　３０…封止樹脂
　３１…実装面
　４０，４０Ｘ…配線
　４１，４１Ａ，４１Ｂ…第１電源配線（第１駆動配線）
　４１ａ…幅広配線部
　４１ｂ…幅狭配線部
　４１ｆ…幅広部
　４１ｇ…傾斜部
　４２，４２Ａ，４２Ｂ…第１出力配線（第２駆動配線）
　４２ａ…幅広配線部
　４２ｂ…幅狭配線部
　４２ｃ…傾斜部
　４３…第１グランド配線（第２駆動配線）
　４４，４４Ａ，４４Ｂ…第２電源配線（第１駆動配線）
　４４ａ…幅広配線部
　４４ｂ…幅狭配線部
　４４ｆ…幅広部
　４４ｇ…傾斜部
　４５，４５Ａ，４５Ｂ…第２出力配線（第２駆動配線）
　４５ａ…幅広配線部
　４５ｂ…幅狭配線部
　４５ｃ…傾斜部
　４６…第２グランド配線（第２駆動配線）
　４７，４７Ａ，４７Ｂ…制御配線
　５０，５０Ｘ…導電体
　５０Ａ…頂面
　５１，５１Ａ，５１Ｂ…第１電源導電体（第１駆動導電体）
　５２，５２Ａ，５２Ｂ…第１出力導電体（第２駆動導電体）
　５３…第１グランド導電体（第２駆動導電体）
　５４，５４Ａ，５４Ｂ…第２電源導電体（第１駆動導電体）
　５５，５５Ａ，５５Ｂ…第２出力導電体（第２駆動導電体）
　５６…第２グランド導電体（第２駆動導電体）
　５７，５７Ａ，５７Ｂ…制御導電体
　５７Ｃ…端部制御導電体
　５７Ｅ…中間制御導電体
　６０，６０Ｘ…半導体素子
　２１０…基板
　２１１…基板主面
　２１２…基板裏面
　２３０…封止樹脂
　以下、本開示の第２の側面に係る種々の実施形態および変形例に基づく半導体装置（および製造方法）について図４９～図７６を参照して説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列あるいは優劣を付することを意図していない。本開示における「面一」の用語は、隣り合う面が本開示にて例示された製造方法によって、滑らかに繋がる状態をいう。これらの面の間には、たとえば製造方法、製造誤差、および、材料の熱膨張係数の差に起因して不可避的に生じる不連続な部分や段差部分が存在する場合がある。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態（第２の側面）＞
　図４９～図５９は、第２の側面の第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、半導体素子１０、基板２０、絶縁膜２９、複数の配線層３０、複数の第２柱状電極４１、複数の第１柱状電極４２、複数の接合部５０、複数の外部電極６０、および、樹脂部材７０を備えている。
　図４９は、半導体装置Ａ１を示す斜視図である。図５０は、半導体装置Ａ１を示す平面図である。図５１は、図５０の平面図において、複数の外部電極６０を省略し、半導体素子１０および樹脂部材７０を想像線（二点鎖線）で示した図である。図５２は、半導体装置Ａ１を示す正面図である。図５３は、半導体装置Ａ１を示す側面図（左側面図）である。図５４は、図５１の５４－５４線に沿う断面図である。図５５は、図５４の一部を拡大した図である。図５６は、図５１の５６－５６線に沿う断面図である。図５７は、図５６の一部を拡大した図である。図５８は、図５１の５８－５８線に沿う断面図である。図５９は、図５８の一部を拡大した図である。
　説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図（図５０参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図５０参照）における上下方向である。なお、必要に応じて、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。また、ｚ１方向を下、ｚ２方向を上という場合もある。
　半導体装置Ａ１は、電子機器などの回路基板に表面実装される。回路基板への半導体装置Ａ１の実装には、たとえばはんだ（以下「実装はんだ」という。）が用いられる。半導体装置Ａ１が回路基板に実装された状態においては、半導体装置Ａ１のｚ２方向を向く面が回路基板に対向し、実装はんだに接する。半導体装置Ａ１の厚み（ｚ方向の寸法）は、たとえば５５０μｍ程度である。
　半導体素子１０は、半導体装置Ａ１の機能中枢となる素子である。半導体素子１０は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）、ＬＤＯ（Low Drop Out）などの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオードなどのディスクリート部品のいずれであってもよい。半導体素子１０は、表面実装されうる構造のものである。半導体素子１０は、たとえばｚ方向に見て（以下「平面視」ともいう。）矩形状であるが、平面視形状は特に限定されない。半導体素子１０は、複数の接合部５０によって、複数の配線層３０に導通接合されている。
　図５４、図５６および図５８に示すように、半導体素子１０は、素子主面１０１および素子裏面１０２を有する。素子主面１０１および素子裏面１０２は、ｚ方向において、離間する。素子主面１０１は、ｚ２方向を向き、素子裏面１０２は、ｚ１方向を向く。図５９に示すように、素子裏面１０２には、複数の素子電極１１が形成されている。複数の素子電極１１はそれぞれ、たとえばＡｌ（アルミニウム）からなる。複数の素子電極１１はそれぞれ、半導体素子１０における端子である。複数の素子電極１１は、平面視において、複数の接合部５０に重なる。複数の素子電極１１の数および位置は、半導体素子１０によって適宜変更されうる。
　基板２０は、半導体素子１０を支持する。基板２０は、単結晶の真性半導体材料（たとえばＳｉ（シリコン））からなる。基板２０は、たとえば平面視矩形状である。基板２０は、基板主面２０１、基板裏面２０２、複数の第１基板側面２０３、複数の第２基板側面２０４および複数の基板連結面２０５を有する。
　図５２～図５８に示すように、基板主面２０１および基板裏面２０２は、ｚ方向に離間している。基板主面２０１はｚ２方向を向き、基板裏面２０２はｚ１方向を向く。基板主面２０１は、半導体素子１０に対向する。基板主面２０１および基板裏面２０２はそれぞれ、平坦である。
　図５２～図５８に示すように、複数の第１基板側面２０３および複数の第２基板側面２０４はそれぞれ、ｚ方向において、基板主面２０１と基板裏面２０２との間に位置する。複数の第１基板側面２０３および複数の第２基板側面２０４はそれぞれ、平坦である。各第１基板側面２０３は、ｚ２方向側の端縁が基板主面２０１に繋がり、各第２基板側面２０４は、ｚ１方向側の端縁が基板裏面２０２に繋がる。各第１基板側面２０３のｚ方向の寸法は、各第２基板側面２０４のｚ方向の寸法よりも小さい。たとえば、各第１基板側面２０３のｚ方向の寸法は、５０μｍ程度であり、各第２基板側面２０４のｚ方向の寸法は、３１０μｍ程度である。基板２０は、図５０および図５１に示すように、各々がｘ１方向を向く一対の第１基板側面２０３および第２基板側面２０４と、各々がｘ２方向を向く一対の第１基板側面２０３および第２基板側面２０４と、各々がｙ１方向を向く一対の第１基板側面２０３および第２基板側面２０４と、各々がｙ２方向を向く一対の第１基板側面２０３および第２基板側面２０４と、を有している。これらの各対において、第１基板側面２０３は、平面視において第２基板側面２０４よりも内方に位置する。
　図５２～図５８に示すように、複数の基板連結面２０５はそれぞれ、一対の第１基板側面２０３と第２基板側面２０４とに繋がる。各基板連結面２０５は、ｚ２方向を向く。各基板連結面２０５は、平坦である。各基板連結面２０５は、ｘ－ｙ平面に対して傾斜していてもよいし、湾曲していてもよい。各基板連結面２０５の幅ｄ１（図５５および図５７参照）は、たとえば１０μｍ程度である。各基板連結面２０５の幅ｄ１とは、各基板連結面２０５において各第１基板側面２０３に繋がる端縁から各第２基板側面２０４に繋がる端縁までの、ｘ方向あるいはｙ方向に平行する線分の長さをいう。よって、平面視において、一対の第１基板側面２０３と第２基板側面２０４との離間距離は、たとえば１０μｍ程度である。
　絶縁膜２９は、図５４～図５９に示すように、基板主面２０１上に形成されている。絶縁膜２９は、基板主面２０１の全面を覆っている。絶縁膜２９は、たとえば酸化膜（ＳｉＯ2）と、当該酸化膜に積層された窒化膜（Ｓｉ3Ｎ4）とから構成される。
　複数の配線層３０は、図５１および図５４～図５８に示すように、絶縁膜２９を介して、基板２０の基板主面２０１の上に形成されている。複数の配線層３０は、半導体素子１０と、半導体装置Ａ１が実装される回路基板との導電経路の一部を構成している。複数の配線層３０は、互いに離間している。
　複数の配線層３０はそれぞれ、図５４～図５８に示すように、下地層３０１およびめっき層３０２から構成される。下地層３０１は、絶縁膜２９に接している。下地層３０１は、絶縁膜２９に接するバリア層と、当該バリア層に積層されたシード層とから構成される。バリア層は、たとえばＴｉ（チタン）からなる。シード層は、たとえばＣｕ（銅）からなる。下地層３０１は、たとえばスパッタリング法により形成されうる。めっき層３０２は、下地層３０１に積層されている。各配線層３０において、めっき層３０２が主たる導電経路となる。めっき層３０２は、たとえばＣｕからなる。めっき層３０２は、たとえば電解めっきにより形成されうる。下地層３０１の厚み（ｚ方向の寸法）は、たとえば２００ｎｍ～９００ｎｍ程度であり、めっき層３０２の厚み（ｚ方向の寸法）は、たとえば５μｍ～２５μｍ程度である。各配線層３０の厚み（ｚ方向の寸法）は、たとえば５μｍ～２５μｍ程度である。
　複数の配線層３０は、図５１および図５４～図５８に示すように、複数の配線部３１および複数の配線部３２を含む。複数の配線部３１はそれぞれ、半導体素子１０の電源端子あるいは半導体素子１０のグラウンド端子のいずれかに導通する。複数の配線部３２はそれぞれ、半導体素子１０の上記電源端子および上記グラウンド端子以外の端子（たとえば信号端子）に導通する。
　複数の第２柱状電極４１および複数の第１柱状電極４２は、図５１および図５６～図５８に示すように、複数の配線層３０の上に形成されている。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、互いに離間している。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、平面視において、半導体素子１０よりも外方に位置する。これにより、半導体素子１０は、複数の第２柱状電極４１および複数の第１柱状電極４２により取り囲まれている。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、平面視において、各配線層３０からｚ２方向に突き出ている。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、図５１に示すように、平面視において、基板２０および樹脂部材７０の両方の周縁よりも内方に位置する。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、たとえばＣｕからなる。複数の第２柱状電極４１および複数の第１柱状電極４２はそれぞれ、たとえば電解めっきにより形成されうる。
　複数の第２柱状電極４１は、図５６および図５７に示すように、複数の配線部３１の上に形成されている。各第２柱状電極４１は、第２頂面４１１、第２当接面４１２、第２露出側面４１３、第２被覆側面４１４、および、第２連結面４１５を有する。
　第２頂面４１１および第２当接面４１２は、図５７に示すように、ｚ方向に離間している。第２頂面４１１は、ｚ２方向を向き、第２当接面４１２は、ｚ１方向を向く。第２頂面４１１は、樹脂部材７０から露出している。第２当接面４１２は、各配線部３１に接している。
　第２露出側面４１３および第２被覆側面４１４は、図５７に示すように、各第２柱状電極４１において半導体装置Ａ１の外方を向く。第２露出側面４１３および第２被覆側面４１４は、ｚ方向において、第２頂面４１１と第２当接面４１２との間に位置する。第２露出側面４１３は、ｚ２方向の端縁が第２頂面４１１に繋がり、第２被覆側面４１４は、ｚ１方向の端縁が第２当接面４１２に繋がる。第２露出側面４１３は、樹脂部材７０から露出し、第２被覆側面４１４は、樹脂部材７０に覆われている。第２露出側面４１３のｚ方向の寸法は、たとえば１００μｍ程度であり、第２被覆側面４１４のｚ方向の寸法は、たとえば６０μ～９０μｍ程度である。
　第２連結面４１５は、図５７に示すように、第２露出側面４１３と第２被覆側面４１４とに繋がる。第２連結面４１５は、樹脂部材７０から露出する。第２連結面４１５は、ｘ方向あるいはｙ方向のいずれかに見て、半導体素子１０に重なる。第２連結面４１５の幅ｄ２（図５７参照）は、たとえば１５μｍ程度である。第２連結面４１５の幅ｄ２とは、第２連結面４１５において第２露出側面４１３に繋がる端縁から第２被覆側面４１４に繋がる端縁までの、ｘ方向あるいはｙ方向に平行な線分の長さをいう。
　複数の第１柱状電極４２は、図５８に示すように、複数の配線部３２の上に形成されている。各第１柱状電極４２は、第１頂面４２１、第１当接面４２２、第１露出側面４２３、第１被覆側面４２４、および、第１連結面４２５を有する。複数の第１柱状電極４２のうち、平面視において半導体装置Ａ１の四隅に位置する４つの第１柱状電極４２は、第１露出側面４２３、第１被覆側面４２４および第１連結面４２５をそれぞれ２つずつ有する。
　第１頂面４２１および第１当接面４２２は、図５８に示すように、ｚ方向に離間している。第１頂面４２１は、ｚ２方向を向き、第１当接面４２２は、ｚ１方向を向く。第１頂面４２１は、樹脂部材７０から露出している。第１当接面４２２は、各配線部３２に接している。図５０および図５１に示す例では、複数の第１柱状電極４２のうち、平面視において半導体装置Ａ１の四隅に位置する４つの第１柱状電極４２は、他の第１柱状電極４２よりも、第１頂面４２１の平面視面積が大きい。
　第１露出側面４２３および第１被覆側面４２４は、図５８に示すように、各第１柱状電極４２において半導体装置Ａ１の外方を向く。第１露出側面４２３および第１被覆側面４２４は、ｚ方向において、第１頂面４２１と第１当接面４２２との間に位置する。第１露出側面４２３は、ｚ２方向の端縁が第１頂面４２１に繋がり、第１被覆側面４２４は、ｚ１方向の端縁が第１当接面４２２に繋がる。第１露出側面４２３は、樹脂部材７０から露出し、第１被覆側面４２４は、樹脂部材７０に覆われている。第１露出側面４２３のｚ方向の寸法は、たとえば１００μｍ程度であり、第１被覆側面４２４のｚ方向の寸法は、たとえば６０μｍ～９０μｍ程度である。
　第１連結面４２５は、図５８に示すように、第１露出側面４２３と第１被覆側面４２４とに繋がる。第１連結面４２５は、樹脂部材７０から露出する。第１連結面４２５は、ｘ方向あるいはｙ方向に見て、半導体素子１０に重なる。第１連結面４２５の幅は、たとえば１５μｍ程度である。第２連結面４１５の幅とは、第１連結面４２５において第１露出側面４２３に繋がる端縁から第１被覆側面４２４に繋がる端縁までの、ｘ方向あるいはｙ方向に平行な線分の長さをいう。
　図５０および図５１に示すように、各第２柱状電極４１の第２頂面４１１の平面視面積は、各第１柱状電極４２の第１頂面４２１の平面視面積よりも大きい。図５０および図５１に示す例においては、各第２柱状電極４１の第２頂面４１１は、各第１柱状電極４２の第１頂面４２１よりも、半導体装置Ａ１の内方に延び出ている。なお、各第２頂面４１１の平面視面積は、各第１頂面４２１の平面視面積よりも大きい場合に限定されず、同じであってもよいし、小さくてもよい。
　複数の接合部５０は、半導体素子１０を複数の配線層３０に接合する。各接合部５０の構成材料は、たとえばはんだである。各接合部５０は、たとえばはんだバンプと呼ばれるものである。各接合部５０は、図５９に示すように、半導体素子１０の各素子電極１１と各配線層３０との間に介在し、これらを導通接合する。
　複数の外部電極６０はそれぞれ、半導体装置Ａ１における端子である。複数の外部電極６０には、図５０、図５２および図５３に示すように、各第２柱状電極４１の第２頂面４１１および第２露出側面４１３を覆うものと、各第１柱状電極４２の第１頂面４２１および第１露出側面４２３を覆うものとがある。各外部電極６０は、たとえば、第２柱状電極４１あるいは第１柱状電極４２に接する側から、Ｎｉ（ニッケル）層、Ｐｄ（パラジウム）層、Ａｕ（金）層の順に積層されている。なお、Ｐｄ層が積層されていなくてもよい。各外部電極６０は、たとえば無電解めっきにより形成されうる。
　樹脂部材７０は、基板２０の上に形成されている。樹脂部材７０は、図５４、図５６および図５８に示すように、半導体素子１０を覆う封止材である。樹脂部材７０の構成材料は、たとえば黒色のエポキシ樹脂である。樹脂部材７０の構成材料は、電気絶縁性を有する樹脂材料であれば、エポキシ樹脂に限定されない。樹脂部材７０は、たとえばモールド成型により形成されうる。樹脂部材７０は、たとえば平面視矩形状である。樹脂部材７０は、樹脂主面７１、樹脂裏面７２、複数の第１樹脂側面７３１、複数の第２樹脂側面７３２および複数の樹脂連結面７３３を有する。
　樹脂主面７１および樹脂裏面７２は、図５４、図５６および図５８に示すように、ｚ方向に離間している。樹脂主面７１はｚ２方向を向き、樹脂裏面７２はｚ１方向を向く。樹脂主面７１は平坦である。樹脂主面７１は、各第２頂面４１１（第２柱状電極４１）および各第１頂面４２１（第１柱状電極４２）と面一である。樹脂主面７１から各第２頂面４１１および各第１頂面４２１が露出している。半導体装置Ａ１が回路基板に実装された状態においては、樹脂主面７１が当該回路基板に対向する。樹脂裏面７２は、絶縁膜２９に接する。
　複数の第１樹脂側面７３１および複数の第２樹脂側面７３２はそれぞれ、図５４～図５８に示すように、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置する。複数の第１樹脂側面７３１および複数の第２樹脂側面７３２はそれぞれ、平坦である。各第１樹脂側面７３１は、ｚ２方向の端縁が樹脂主面７１に繋がり、各第２樹脂側面７３２は、ｚ１方向の端縁が樹脂裏面７２に繋がる。各第１樹脂側面７３１のｚ方向の寸法は、たとえば１００μｍ程度であり、各第２樹脂側面７３２のｚ方向の寸法は、たとえば９０μｍ程度である。各第１樹脂側面７３１は、各第２露出側面４１３（第２柱状電極４１）および各第１露出側面４２３（第１柱状電極４２）と面一である。第１樹脂側面７３１から各第２露出側面４１３および各第１露出側面４２３が露出している。各第２樹脂側面７３２は、各第１基板側面２０３と面一である。各第２樹脂側面７３２は、ｘ方向あるいはｙ方向に見て、第２被覆側面４１４（第２柱状電極４１）あるいは第１被覆側面４２４（第１柱状電極４２）に重なる部分を含む。
　樹脂部材７０は、図５０に示すように、各々がｘ１方向を向く一対の第１樹脂側面７３１および第２樹脂側面７３２と、各々がｘ２方向を向く一対の第１樹脂側面７３１および第２樹脂側面７３２と、各々がｙ１方向を向く一対の第１樹脂側面７３１および第２樹脂側面７３２と、各々がｙ２方向を向く一対の第１樹脂側面７３１および第２樹脂側面７３２と、を有している。これらの各対において、第１樹脂側面７３１は、平面視において第２樹脂側面７３２よりも内方に位置する。
　複数の樹脂連結面７３３はそれぞれ、図５５および図５７に示すように、一対の第１樹脂側面７３１と第２樹脂側面７３２とに繋がる。各樹脂連結面７３３は、ｚ２方向を向く。樹脂連結面７３３は、たとえば平坦である。樹脂連結面７３３は、ｘ－ｙ平面に対して傾斜していてもよいし、湾曲していてもよい。樹脂連結面７３３は、各第２連結面４１５（第２柱状電極４１）および各第１連結面４２５（第１柱状電極４２）と面一である。樹脂連結面７３３から各第２連結面４１５および各第１連結面４２５が露出している。各樹脂連結面７３３は、ｘ方向あるいはｙ方向のいずれかに見て、半導体素子１０に重なる。各樹脂連結面７３３の幅ｄ３（図５５参照）は、たとえば４５μｍ程度である。各樹脂連結面７３３の幅ｄ３とは、各樹脂連結面７３３において、各第１樹脂側面７３１に繋がる端縁から各第２樹脂側面７３２に繋がる端縁までの、ｘ方向あるいはｙ方向に平行な線分の長さという。半導体装置Ａ１においては、第２連結面４１５の幅ｄ２（図５７参照）がたとえば１５μｍ程度であるので、平面視において、各第２樹脂側面７３２から各第２被覆側面４１４までの離間距離ｄ４（図５７参照）は、たとえば３０μｍ程度である。また、各第２樹脂側面７３２から各第１被覆側面４２４までの離間距離についても同様である。
　次に、第２の側面の第１実施形態に基づく半導体装置Ａ１の製造方法の一例について、図６０～図７３を参照して、説明する。以下に示す製造方法は、複数の半導体装置Ａ１を製造する場合を示す。図６０～図７３は、図６９および図７３を除き、半導体装置Ａ１の製造にかかる一工程を示す断面図であって、半導体装置Ａ１の図５６に示す断面に対応する。図６９は、図６８の一部を拡大した図であり、図７３は、図７２の一部を拡大した図である。
　まず、図６０に示すように、基板８２０を用意し、当該基板８２０上に絶縁膜８２９を形成する。基板８２０は、単結晶の真性半導体材料からなる。当該真性半導体材料として、たとえばＳｉを用いる。基板８２０を用意する工程（基板用意工程）では、基板８２０として、たとえばＳｉウエハを用意する。基板８２０は、ｚ方向に離間する基板主面８２０ａおよび基板裏面８２０ｂを有する。基板主面８２０ａは、ｚ２方向を向き、基板裏面８２０ｂは、ｚ１方向を向く。続く絶縁膜８２９を形成する工程（絶縁膜形成工程）では、図６０に示すように、基板主面８２０ａに絶縁膜８２９を形成する。絶縁膜８２９は、基板８２０の基板主面８２０ａに酸化膜（たとえばＳｉＯ2）を熱酸化法により成膜させた後、当該酸化膜の上に窒化膜（Ｓｉ3Ｎ4）をプラズマＣＶＤ（Chemical Vapor Deposition）により成膜させることにより形成される。
　次いで、図６１に示すように、絶縁膜８２９を覆う下地層８３０ａを形成する。下地層８３０ａを形成する工程（下地層形成工程）においては、絶縁膜８２９の表面全体にバリア層をスパッタリング法により成膜させた後、当該バリア層の上にシード層をスパッタリング法により成膜させることにより、下地層８３０ａを形成する。バリア層は、たとえば厚さが１００ｎｍ～３００ｎｍのＴｉからなり、シード層は、たとえば厚さが２００ｎｍ～６００ｎｍのＣｕからなる。
　次いで、図６２に示すように、複数のめっき層８３０ｂを形成する。複数のめっき層８３０ｂを形成する工程（めっき層形成工程）においては、下地層８３０ａの上にリソグラフィパターニングを施した後、下地層８３０ａを導電経路とした電解めっきにより、複数のめっき層８３０ｂを形成する。めっき層８３０ｂは、たとえば厚さが５μｍ～２５μｍのＣｕからなる。
　次いで、図６３に示すように、複数のめっき層８３０ｂの上に複数の柱状電極８４０を形成する。各柱状電極８４０は、半導体装置Ａ１の第２柱状電極４１あるいは第１柱状電極４２のいずれかに対応する。複数の柱状電極８４０を形成する工程（柱状電極形成工程）においては、一部の下地層８３０ａおよび一部のめっき層８３０ｂ上にリソグラフィパターニングを施した後、下地層８３０ａおよびめっき層８３０ｂを導電経路とした電解めっきより、複数の柱状電極８４０を形成する。複数の柱状電極８４０は、たとえばＣｕからなる。複数の柱状電極８４０は、後に、複数の第２柱状電極４１になるものと、複数の第１柱状電極４２になるものとがある。図６３が図５６に対応する断面であることから、図６３に示す複数の柱状電極８４０はいずれも、後に半導体装置Ａ１の複数の第２柱状電極４１になる。
　次いで、図６４に示すように、下地層８３０ａの一部を除去する。下地層８３０ａの除去対象は、複数のめっき層８３０ｂが積層されていない部分である。下地層８３０ａを除去する工程（下地層除去工程）においては、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウェットエッチングにより、下地層８３０ａを除去する。本工程を経ることにより、残存した複数の下地層８３０ａと、これらに積層された複数のめっき層８３０ｂとで、複数の配線層８３０が形成される。複数の配線層８３０は、半導体装置Ａ１の複数の配線層３０に対応する。複数の配線層８３０は、後に、複数の配線部３１になるものと、複数の配線部３２になるものとがある。柱状電極８４０が形成された複数の配線層８３０が、後に複数の配線部３１になり、示す柱状電極８４０が形成されていない複数の配線層８３０が、後に複数の配線部３２になる。
　次いで、図６５に示すように、半導体素子８１０を搭載する。半導体素子８１０は、半導体装置Ａ１の半導体素子１０に対応する。半導体素子８１０は、ｚ２方向を向く素子主面８１０ａおよびｚ１方向を向く素子裏面８１０ｂを有しており、素子裏面８１０ｂには 、素子電極（図示略）が形成されている。半導体素子８１０の複数の素子電極の各々には、接合材８５０が形成されている。接合材８５０は、たとえばボール状のはんだバンプである。半導体素子８１０を搭載する工程（素子搭載工程）では、接合材８５０（はんだバンプ）を各配線層８３０に接触させ、接合材８５０（はんだバンプ）をリフロー加熱する。その後、冷却により接合材８５０が固化することで、半導体素子８１０の各素子電極と各配線層８３０とが、接合材８５０（はんだバンプ）により導通接合される。
　次いで、図６６に示すように、樹脂部材８７０を形成する。樹脂部材８７０を形成する工程（樹脂形成工程）では、たとえばモールド成型による。このモールド成型は、トランスファ方式であってもよし、コンプレッション方式であってもよい。樹脂部材８７０は、たとえば黒色のエポキシ樹脂を含む材料からなる。樹脂形成工程によって形成される樹脂部材８７０は、絶縁膜８２９（基板８２０の基板主面８２０ａ）上に位置し、半導体素子８１０を覆っている。また、樹脂部材８７０のｚ２方向を向く面（樹脂主面８７１）は、各柱状電極８４０のｚ２方向を向く面よりも、ｚ２方向に位置する。つまり、樹脂形成工程後においては、各柱状電極８４０は樹脂部材８７０に覆われている。
　次いで、図６７に示すように、樹脂部材８７０を研削し、樹脂主面８７１から柱状電極８４０を露出させる。樹脂部材８７０を研削する工程（樹脂研削工程）では、たとえば機械研削盤を用いて、樹脂部材８７０を樹脂主面８７１からｚ１方向に砥石で削る。このとき、柱状電極８４０が樹脂主面８７１から露出するまで、樹脂部材８７０を研削する。樹脂研削工程では、複数の柱状電極８４０も部分的に除去される。樹脂研削工程を経ることにより、樹脂部材８７０の厚さが縮小される。このとき、複数の柱状電極８４０の各々には、樹脂部材８７０から露出する頂面８４０ａが現れる。樹脂主面８７１と、各柱状電極８４０の頂面８４０ａとは面一であり、砥石で削られた痕である研削痕がこれらに跨って形成される。
　次いで、図６８および図６９に示すように、複数の第１切れ込み部８９１を形成する。具体的には、複数の柱状電極８４０および樹脂部材８７０の厚さ方向（ｚ方向）の途中まで、これらに切り込みを入れることで、複数の第１切れ込み部８９１を形成する。複数の第１切れ込み部８９１を形成する工程（第１切削工程）では、たとえばダイシングブレードを用いたハーフカットダイシングによる。第１切削工程では、たとえば図６７の切削線Ｌ１でハーフカットダイシングすることで、複数の第１切れ込み部８９１が形成される。図６７においては、用いるダイシングブレードの厚みを考慮して、切削線Ｌ１を矩形で示している。第１切削工程で形成される複数の第１切れ込み部８９１の各幅は、たとえば１８０μｍ程度である。この幅は、用いるダイシングブレードの厚みによって決まる。第１切削工程により、柱状電極８４０の一部が削り取られ、頂面８４０ａに繋がる露出側面８４０ｃが現れる。また、樹脂部材８７０の一部が削り取られ、樹脂主面８７１に繋がる第１樹脂側面８７３ａが現れる。
　次いで、図７０に示すように、外部電極８６０を形成する。外部電極８６０を形成する工程（外部電極形成工程）では、たとえば無電解めっきにより、Ｎｉ層、Ｐｄ層およびＡｕ層の順に各々を析出させ、外部電極８６０を形成する。このとき、各柱状電極８４０の頂面８４０ａおよび露出側面８４０ｃに接し、これらを覆うＮｉ層を形成し、当該Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層を形成する。外部電極８６０は、Ｎｉ層、Ｐｄ層およびＡｕ層が積層されたものではなく、Ｎｉ層およびＡｕ層が積層されたものであってもよい。
　次いで、図７１に示すように、基板８２０の一部を研削する。基板８２０を研削する工程（基板研削工程）では、機械研削盤を用いて、基板８２０の基板裏面８２０ｂからｚ２方向に砥石で削る。これにより、基板８２０の厚さが縮小される。基板裏面８２０ｂには、砥石で削られた痕である研削痕が形成される。上記外部電極形成工程時において、製造 途中の半導体装置を無電解めっき槽に搬送する際に安定して搬送するために、基板研削工程は、外部電極形成工程後に行うことが好ましい。
　次いで、図７２および図７３に示すように、第１切削工程時に形成された第１切れ込み部８９１の各々において、さらに複数の第２切れ込み部８９２を形成する。具体的には、複数の第１切れ込み部８９１のそれぞれにおいて、ｚ方向に樹脂部材８７０を完全に切断するとともに、基板８２０の厚さ方向（ｚ方向）の途中まで、基板８２０に切り込みを入れることで、複数の第２切れ込み部８９２を形成する。複数の第２切れ込み部８９２を形成する工程（第２切削工程）では、第１切削工程と同様に、たとえばダイシングブレードを用いたハーフカットダイシングによる。第２切削工程では、たとえば図７１の切削線Ｌ２でハーフカットダイシングすることで、複数の第２切れ込み部８９２が形成される。図７１においては、用いるダイシングブレードの厚みを考慮して、切削線Ｌ２を矩形で示している。第２切削工程によって形成される複数の第２切れ込み部８９２の各幅は、たとえば９０μｍ程度である。この幅は、用いるダイシングブレードの厚みによって決まる。第２切削工程により、樹脂部材８７０は複数の半導体素子１０毎に樹脂部材８７０がｚ方向に切断される。また、第２切削工程により、樹脂部材８７０には第２樹脂側面８７３ｂが現れる。さらに、第２切削工程により、基板８２０に基板主面８２０ａに繋がる第１基板側面８２０ｃが現れる。第２樹脂側面８７３ｂと第１基板側面８２０ｃとは面一である。
　次いで、複数の半導体素子１０毎の個片に分割する。個片に分割する工程（第３切削工程）では、たとえばブレードダイシングによって、複数の第２切れ込み部８９２のそれぞれにおいて基板８２０をｚ方向に切断する。たとえば、図７２の切断線Ｌ３に沿って切断する。第３切削工程で用いるダイシングブレードの厚みは、たとえば７０μｍ程度である。図７２においては、用いるダイシングブレードの厚みを考慮して、切断線Ｌ３を矩形で示している。なお、切断方法は、ブレードダイシングに限定されず、レーザダイシングあるいはプラズマダイシングなどの他のダイシング手法を用いてもよい。第３切削工程により、基板８２０はｚ方向に切断される。このとき、基板８２０には、平面視において第１基板側面８２０ｃよりも外方に位置する第２基板側面（半導体装置Ａ１の第２基板側面２０４）が形成される。第３切削工程により分割された個片が、図４９～図５９に示す半導体装置Ａ１である。
　半導体装置Ａ１は、上記した各工程を経ることで製造される。つまり、半導体装置Ａ１の製造方法は、基板用意工程、絶縁膜形成工程、下地層形成工程、めっき層形成工程、柱状電極形成工程、下地層除去工程、素子搭載工程、樹脂形成工程、樹脂研削工程、第１切削工程、外部電極形成工程、基板研削工程、第２切削工程、および、第３切削工程を有する。なお、下地層形成工程、めっき層形成工程、および、下地層除去工程をあわせて「配線層形成工程」と称する場合もある。上記した半導体装置Ａ１の製造方法は一例である。たとえば、柱状電極形成工程において、後に複数の第２柱状電極４１となる複数の柱状電極８４０と、後に複数の第１柱状電極４２となる複数の柱状電極８４０とをそれぞれ別の工程で形成してもよい。また、基板研削工程を行わなくてもよい。
　上述の半導体装置Ａ１および半導体装置Ａ１の製造方法の作用効果は、次の通りである。
　半導体装置Ａ１は、第１柱状電極４２および樹脂部材７０を備えている。樹脂部材７０は、第１樹脂側面７３１および第２樹脂側面７３２を有している。第１樹脂側面７３１は、平面視において第２樹脂側面７３２よりも内方に位置する。第１柱状電極４２は、第１露出側面４２３を有する。第１露出側面４２３は、第１樹脂側面７３１において樹脂部材７０から露出している。この構成によれば、半導体装置Ａ１の側面には段差があり、当該段差によって窪んだ部分において、第１柱状電極４２が樹脂部材７０から露出している。 したがって、上記実装はんだを用いて半導体装置Ａ１を電子機器などの回路基板に実装した際、第１露出側面４２３を覆うように、はんだフィレットが形成される。はんだフィレットが形成されることで、Ｘ線検査装置を用いることなく、半導体装置Ａ１の接合状態（実装はんだの接合状態）を、目視により確認することができる。つまり、半導体装置Ａ１によれば、実装はんだの接合状態を容易に確認できる。
　半導体装置Ａ１では、上記離間距離ｄ４（図５７参照）は、第２連結面４１５の幅ｄ２（図５７参照）よりも大きい。この構成によると、樹脂部材７０のうち各第２被覆側面４１４（第２柱状電極４１）を覆う部分に適度な厚さ（ｘ方向あるいはｙ方向の寸法）があるので、樹脂部材７０が第２柱状電極４１から剥離することを抑制できる。したがって、半導体装置Ａ１は、信頼性が向上する。同様に、上記離間距離ｄ４が第１連結面４２５の幅よりも大きいので、樹脂部材７０が第１柱状電極４２から剥離することを抑制できる。
　半導体装置Ａ１では、各第２柱状電極４１の第２頂面４１１の平面視面積が各第１柱状電極４２の第１頂面４２１の平面視面積よりも大きい。この構成によれば、各第２柱状電極４１の電気抵抗が各第１柱状電極４２の電気抵抗よりも小となるため、各第２柱状電極４１は、各第１柱状電極４２よりも比較的大きな電流を流すことに適した構成となる。たとえば、半導体装置Ａ１においては、各第２柱状電極４１は、各配線部３１を介して、半導体素子１０の電源端子あるいはグラウンド端子である素子電極１１に導通している。また、各第１柱状電極４２は、各配線部３２を介して、半導体素子１０の電源端子あるいはグラウンド端子以外の端子（たとえば信号端子）である素子電極１１に導通している。電源端子あるいはグラウンド端子には、それら以外の端子よりも比較的大きな電流が流れうる。したがって、半導体装置Ａ１によれば、半導体装置Ａ１の内部において、寄生抵抗成分などによる導通損失が抑制される。
　半導体装置Ａ１では、平面視において四隅に配置される各第１柱状電極４２（第１頂面４２１）の平面視面積は、その他の第１柱状電極４２（第１頂面４２１）の平面視面積よりも大きい。半導体装置Ａ１の動作や外部環境によって、半導体装置Ａ１の温度が変化する。実装はんだを用いて半導体装置Ａ１を電子機器などの回路基板に実装した状態において、上記温度変化により、半導体装置Ａ１と回路基板とを接合する実装はんだに熱応力が加わる。この熱応力は、回路基板と半導体装置Ａ１との熱収縮差によって生じる。この熱応力が繰り返し実装はんだに加わると、実装はんだにクラックが発生する。特に、半導体装置Ａ１を回路基板に実装した際、半導体装置Ａ１の四隅に位置する実装はんだに加わる熱応力が相対的に大きくなる。そこで、半導体装置Ａ１では、これら四隅の第１柱状電極４２（第１頂面４２１）の平面視面積を、他の第１柱状電極４２（第１頂面４２１）の平面視面積よりもすることで、四隅における実装はんだの接合強度を向上させることができる。つまり、半導体装置Ａ１によれば、温度サイクルに対する耐性を向上させることができる。
　半導体装置Ａ１の製造方法では、第１切削工程と第２切削工程とを有している。第１切削工程では、複数の柱状電極８４０と樹脂部材８７０とが同時に切削される。第２切削工程では、樹脂部材８７０と基板８２０とが同時に切削される。よって、半導体装置Ａ１の製造方法では、第１切削工程と第２切削工程との２回の切削を行うことで、複数の柱状電極８４０と基板８２０とを同時に切削していない。複数の柱状電極８４０と基板８２０とは、これらの材質の違いから同時にダイシングすることが難しい。しかしながら、半導体装置Ａ１は、複数の柱状電極８４０と基板８２０とを同時に切削することなく製造されるので、半導体装置Ａ１を容易に製造することができる。
　半導体装置Ａ１では、各第１基板側面２０３のｚ方向の寸法が、各第２基板側面２０４のｚ方向の寸法よりも小さい。上記するように、各第１基板側面２０３は、つまり、各第１基板側面８２０ｃは、樹脂部材８７０と基板８２０とが同時にダイシングされる第２切削工程において形成されている。一方、第２基板側面２０４は、基板８２０のみがダイシングされる第３切削工程において形成されている。一般的に、２種類の素材をダイシングするよりも１種類の素材をダイシングする方が、ダイシング時の加工精度や加工速度が高い。そこで、各第１基板側面２０３のｚ方向の寸法を、各第２基板側面２０４のｚ方向の寸法よりも小さくすることで、第２切削工程において基板８２０をダイシングする量が、第３切削工程において基板８２０をダイシングする量よりも少なくなる。つまり、半導体装置Ａ１の製造方法によれば、基板８２０のダイシング時における加工精度や加工速度が向上する。
＜第２実施形態（第２の側面）＞
　図７４は、第２の側面の第２実施形態に基づく半導体装置Ａ２を示している。図７４は、半導体装置Ａ２を示す断面図であり、図５６に示す半導体装置Ａ１の断面に対応する。
　半導体装置Ａ２は、半導体装置Ａ１と異なり、基板２０が複数の第２基板側面２０４を有していない。つまり、基板２０の側面には段差がない。また、半導体装置Ａ２の基板２０は、半導体装置Ａ１の基板２０よりも、厚み（ｚ方向の寸法）が小さい。これにより、半導体装置Ａ２は、半導体装置Ａ１よりも、薄型化を図ることができる。
　半導体装置Ａ２は、たとえば半導体装置Ａ１の製造方法における基板研削工程において、基板８２０を研削する量を大きくすることで、製造されうる。なお、半導体装置Ａ２の製造方法においては、第２切削工程を行う際、樹脂部材８７０を完全に切断するとともに、基板８２０も完全に切断する。これにより、半導体素子１０毎の個片に分割され、半導体装置Ａ２が形成される。よって、第３切削工程を行わない。
　半導体装置Ａ２においても、半導体装置Ａ１と同様に、半導体装置Ａ２の側面に段差があり、この段差によって窪んだ部分から第１柱状電極４２の一部が露出している。したがって、半導体装置Ａ２は、半導体装置Ａ１と同様に、目視により、実装はんだの接合状態を確認することが可能となる。つまり、半導体装置Ａ２によれば、実装はんだの接合状態を容易に確認できる。
＜第３実施形態（第２の側面）＞
　図７５は、第２の側面の第３実施形態に基づく半導体装置Ａ３を示している。半導体装置Ａ３は、半導体装置Ａ１と異なり、基板２０を備えていない。図７５は、半導体装置Ａ３を示す断面図であり、図５６に示す半導体装置Ａ１の断面に対応する。
　半導体装置Ａ３は、たとえば半導体装置Ａ１の製造方法における基板研削工程において、基板８２０をすべて研削する（基板８２０全体を削除する）ことで製造されうる。このとき、絶縁膜８２９も同時に研削してもよいし、絶縁膜８２９を残してもよい。図７５に示す例においては、絶縁膜８２９も同時に研削した場合を示しており、半導体装置Ａ３は、絶縁膜２９を備えていない。
　半導体装置Ａ３は、上記の通り、図７５に示すように、絶縁膜２９を備えていない。そのため、各配線層３０が樹脂部材７０（樹脂裏面７２）から露出する。各配線層３０が樹脂部材７０から露出した状態では、複数の配線層３０同士で意図せぬ短絡が生じる虞がある。そこで、図７５に示すように、絶縁膜２９を備えない半導体装置Ａ３では、少なくとも樹脂裏面７２から露出する各配線層３０を覆う保護膜３９を形成するとよい。図７５に示す例において、保護膜３９は、樹脂裏面７２から複数の配線層３０に跨って全面に形成されている。保護膜３９は、たとえば、ポリイミド樹脂あるいはフェノール樹脂などの絶縁性材料からなる。
　半導体装置Ａ３においても、半導体装置Ａ１と同様に、半導体装置Ａ３の側面に段差があり、この段差によって窪んだ部分から第１柱状電極４２の一部が露出している。したがって、半導体装置Ａ３は、半導体装置Ａ１と同様に、目視により、実装はんだの接合状態を確認することが可能となる。つまり、半導体装置Ａ３によれば、実装はんだの接合状態を容易に確認できる。
　半導体装置Ａ３は、基板２０を備えていないため、半導体装置Ａ２よりもさらに薄型化を図ることができる。
　第２の側面の第１実施形態ないし第３実施形態において、接合部５０の構成は、上述したものに限定されない。図７６は、変形例にかかる接合部５０を示している。図７６は、接合部５０を示す部分拡大断面図であって、図５９に示す部分拡大断面図に対応する。
　本変形例にかかる接合部５０は、半導体装置Ａ１～Ａ３のいずれにも適用可能である。本変形例にかかる複数の接合部５０はそれぞれ、図７６に示すように、保護層５１および接合層５２を含んでいる。
　各接合部５０において、保護層５１は、図７６に示すように、各配線層３０の上にそれぞれに形成されている。各保護層５１は、平面視において、中央に開口した枠状である。各保護層５１は、平面視において、各接合層５２を囲んでいる。各保護層５１は、たとえば、平面視において矩形環状を呈する。各保護層５１の平面視形状は、矩形環状に限定されず、円環状、楕円環状あるいは多角環状であってもよい。各保護層５１の構成材料は、たとえばポリイミド樹脂であるが、本開示はこれに限定されない。
　各接合部５０において、接合層５２は、半導体素子１０の各素子電極１１と各配線層３０とを導通接合する。各接合層５２は、各配線層３０（めっき層３０２）の上に形成されている。各接合層５２は、各保護層５１の開口した部分の表面を覆っている。各接合層５２は、一部が各保護層５１の開口部分に充填されている。
　各接合層５２は、図７６に示すように、互いに積層された第１層５２１、第２層５２２および第３層５２３から構成される。第１層５２１は、各配線層３０（めっき層３０２）の上に形成され、各めっき層３０２に接する。第１層５２１の構成材料は、たとえばＣｕを含む金属である。第２層５２２は、第１層５２１の上に形成され、第１層５２１に接する。第２層５２２の構成材料は、たとえばＮｉを含む金属である。第３層５２３は、第２層５２２の上に形成され、第２層５２２に接する。また、第３層５２３は、半導体素子１０の素子電極１１に接する。第３層５２３の構成材料は、たとえばＳｎを含む合金である。この合金を例示すると、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。なお、各接合層５２の構成はこれに限定されず、半導体素子１０の各素子電極１１と各配線層３０とを導通接合するものであればよい。
　本変形例にかかる複数の接合部５０はそれぞれ、平面視において各接合層５２を囲む保護層５１を含んでいる。この構成によると、上記素子搭載工程時のリフローの熱により、接合層５２の一部（図７６に示す例では第３層５２３）が溶融したとき、当該接合層５２の一部が意図せぬ部分に広がることを抑制できる。したがって、たとえば複数の素子電極１１同士の意図せぬ短絡および複数の配線層３０同士の意図せぬ短絡を抑制できるので、半導体装置Ａ１～Ａ３の動作不良を抑制することができる。
　図７６に示す例においては、素子電極１１が素子裏面１０２から突き出ていないが、本例示とは異なり、素子電極１１が素子裏面１０２から突き出た構成である場合には、各保護層５１は、各配線層３０に対する各素子電極１１のセルフアライメントを発揮させる効果がある。
　本開示の第２の側面にかかる半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。半導体装置の各部の具体的な構成および半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。上記第２の側面にかかる各実施形態および上記各変形例から把握できる技術的思想を付記として以下に記載する。
　付記Ｅ１．素子電極が形成された半導体素子と、
　前記半導体素子よりも前記半導体素子の厚さ方向の一方側に位置し、前記素子電極に導通する配線層と、
　前記配線層から前記厚さ方向の他方側に突き出た第１柱状電極と、
　前記半導体素子を覆う樹脂部材と、
を備えており、
　前記樹脂部材は、前記厚さ方向に離間する樹脂主面および樹脂裏面と、前記樹脂主面に繋がる第１樹脂側面と、前記樹脂裏面に繋がる第２樹脂側面とを有し、
　前記第１樹脂側面は、前記厚さ方向に見て前記第２樹脂側面よりも内方に位置し、
　前記第１柱状電極は、前記樹脂部材から露出する第１露出側面と、前記樹脂部材に覆われた第１被覆側面と、前記第１露出側面に繋がり、かつ、前記樹脂主面と面一である第１頂面と、を有しており、
　前記第１露出側面は、前記厚さ方向に見て前記第１被覆側面よりも内方に位置し、かつ、前記第１樹脂側面と面一であり、
　前記第１被覆側面および前記第２樹脂側面はそれぞれ、前記厚さ方向に直交する第１方向を向いており、
　前記第１被覆側面は、前記第１方向に見て前記第２樹脂側面に重なる、半導体装置。
　付記Ｅ２．前記第１柱状電極は、前記第１露出側面と前記第１被覆側面とに繋がる第１連結面をさらに有しており、
　前記第１連結面は、前記第１方向に見て、前記半導体素子に重なる、付記Ｅ１に記載の半導体装置。
　付記Ｅ３．前記樹脂部材は、前記第１樹脂側面と前記第２樹脂側面とに繋がる樹脂連結面をさらに有しており、
　前記樹脂連結面と前記第１連結面とは、面一である、付記Ｅ２に記載の半導体装置。
　付記Ｅ４．前記樹脂連結面の前記第１方向の寸法は、前記第１連結面の前記第１方向の寸法よりも大きい、付記Ｅ３に記載の半導体装置。
　付記Ｅ５．前記第１頂面および前記第１露出側面を覆う外部電極をさらに備える、付記Ｅ１ないし付記Ｅ４のいずれか１つに記載の半導体装置。
　付記Ｅ６．前記半導体素子と前記配線層とを導通接合する接合部をさらに備えており、
　前記半導体素子は、前記樹脂裏面と同じ方向を向く素子裏面を有し、
　前記素子電極は、前記素子裏面に形成されており、
　前記接合部は、前記素子電極と前記配線層との間に介在する、付記Ｅ１ないし付記Ｅ５のいずれか１つに記載の半導体装置。
　付記Ｅ７．半導体材料からなる基板をさらに備えており、
　前記基板は、前記樹脂部材よりも前記厚さ方向の前記一方側に位置する、付記Ｅ１ないし付記Ｅ６のいずれか１つに記載の半導体装置。
　付記Ｅ８．前記基板は、前記厚さ方向に離間する基板主面および基板裏面と、前記基板主面に繋がる第１基板側面と、前記基板裏面に繋がる第２基板側面とを有し、
　前記配線層は、前記基板主面に形成され、
　前記第１基板側面は、前記第２樹脂側面と面一であり、かつ、前記厚さ方向に見て、前記第２基板側面よりも内方に位置する、付記Ｅ７に記載の半導体装置。
　付記Ｅ９．前記第１基板側面の前記厚さ方向の寸法は、前記第２基板側面の前記厚さ方向の寸法よりも小さい、付記Ｅ８に記載の半導体装置。
　付記Ｅ１０．前記基板と前記配線層との間に介在する絶縁膜をさらに備えている、付記Ｅ７ないし付記Ｅ９のいずれか１つに記載の半導体装置。
　付記Ｅ１１．前記半導体材料は、Ｓｉを含む、付記Ｅ７ないし付記Ｅ１０のいずれか１つに記載の半導体装置。
　付記Ｅ１２．前記配線層から前記厚さ方向の前記他方側に突き出た第２柱状電極をさらに備えており、
　前記第２柱状電極は、前記樹脂部材から露出する第２露出側面と、前記樹脂部材に覆われた第２被覆側面と、前記第２露出側面に繋がり前記樹脂主面と面一である第２頂面と、を有し、
　前記第１柱状電極と前記第２柱状電極とは、前記厚さ方向に見て互いに離間しており、
　前記第２頂面の平面視面積は、前記第１頂面の平面視面積よりも大きい、付記Ｅ１ないし付記Ｅ１１のいずれか１つに記載の半導体装置。
　付記Ｅ１３．厚さ方向において互いに離間する基板主面および基板裏面を有する基板を用意する基板用意工程と、
　前記基板主面の上に、配線層を形成する配線層形成工程と、
　前記配線層の上に、第１柱状電極を形成する第１柱状電極形成工程と、
　半導体素子を搭載する素子搭載工程と、
　前記半導体素子を覆い、かつ、前記基板の上に形成された樹脂部材を形成する樹脂形成工程と、
　前記第１柱状電極および前記樹脂部材の前記厚さ方向の途中まで前記第１柱状電極および前記樹脂部材にそれぞれ切り込みを入れ、第１切れ込み部を形成する第１切削工程と、
　前記第１切れ込み部において、前記樹脂部材を、前記樹脂部材の前記厚さ方向にすべて切断する第２切削工程と、
を有しており、
　前記第１切削工程により、前記樹脂部材から露出する第１露出側面および前記樹脂部材に覆われた第１被覆側面が前記第１柱状電極に形成され、かつ、第１樹脂側面が前記樹脂部材に形成され、
　前記第２切削工程により、第２樹脂側面が前記樹脂部材に形成され、
　前記第１樹脂側面は、前記厚さ方向に見て、前記第２樹脂側面よりも内方に位置し、
　前記第１露出側面は、前記厚さ方向に見て前記第１被覆側面よりも内方に位置し、かつ、前記第１樹脂側面と面一であり、
　前記第１被覆側面および前記第２樹脂側面はそれぞれ、前記厚さ方向に直交する第１方向を向いており、
　前記第１被覆側面は、前記第１方向に見て前記第２樹脂側面に重なる、半導体装置の製造方法。
　付記Ｅ１４．前記基板裏面側から前記厚さ方向に前記基板を研削する基板研削工程をさらに有する、付記Ｅ１３に記載の製造方法。
　付記Ｅ１５．前記基板研削工程では、前記基板をすべて研削する、付記Ｅ１４に記載の製造方法。
　付記Ｅ１６．前記第２切削工程では、さらに、前記基板の前記厚さ方向の途中まで前記基板に切り込みを入れ、第２切れ込み部を形成する、付記Ｅ１４に記載の製造方法。
　付記Ｅ１７．前記第２切れ込み部において、前記基板を前記厚さ方向にすべて切断する第３切削工程をさらに有する、付記Ｅ１６に記載の製造方法。
　付記Ｅ１８．外部電極を形成する外部電極形成工程をさらに有しており、
　前記第１柱状電極は、前記樹脂部材から露出する第１頂面をさらに有しており、
　前記第１頂面は、前記第１露出側面に繋がり、かつ、前記基板主面と同じ方向を向いており、
　前記外部電極は、前記第１頂面および前記第１露出側面を覆っている、付記Ｅ１３ないし付記Ｅ１７のいずれか１つに記載の製造方法。
　以下、第２の側面に係る実施例および／または変形例に関する符号の説明である。
Ａ１～Ａ３：半導体装置
１０　　　：半導体素子
１０１　　：素子主面
１０２　　：素子裏面
１１　　　：素子電極
２０　　　：基板
２０１　　：基板主面
２０２　　：基板裏面
２０３　　：第１基板側面
２０４　　：第２基板側面
２０５　　：基板連結面
２９　　　：絶縁膜
３０　　　：配線層
３０１　　：下地層
３０２　　：めっき層
３１，３２：配線部
３９　　　：保護膜
４１　　　：第２柱状電極
４１１　　：第２頂面
４１２　　：第２当接面
４１３　　：第２露出側面
４１４　　：第２被覆側面
４１５　　：第２連結面
４２　　　：第１柱状電極
４２１　　：第１頂面
４２２　　：第１当接面
４２３　　：第１露出側面
４２４　　：第１被覆側面
４２５　　：第１連結面
５０　　　：接合部 
５１　　　：保護層
５２　　　：接合層
５２１　　：第１層
５２２　　：第２層
５２３　　：第３層
６０　　　：外部電極
７０　　　：樹脂部材
７１　　　：樹脂主面
７２　　　：樹脂裏面
７３１　　：第１樹脂側面
７３２　　：第２樹脂側面
７３３　　：樹脂連結面
８１０　　：半導体素子
８１０ａ　：素子主面
８１０ｂ　：素子裏面
８２０　　：基板
８２０ａ　：基板主面
８２０ｂ　：基板裏面
８２０ｃ　：第１基板側面
８２９　　：絶縁膜
８３０　　：配線層
８３０ａ　：下地層
８３０ｂ　：めっき層
８４０　　：柱状電極
８４０ａ　：頂面
８４０ｃ　：露出側面
８５０　　：接合材
８６０　　：外部電極
８７０　　：樹脂部材
８７１　　：樹脂主面
８７３ａ　：第１樹脂側面
８７３ｂ　：第２樹脂側面
８９１　　：第１切れ込み部
８９２　　：第２切れ込み部

Claims (20)

  1. 　厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
    　前記基板主面に配置されており、第１駆動配線および第２駆動配線を含む配線と、
    　前記第１駆動配線および前記第２駆動配線と電気的に接続された半導体素子と、
    　前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第１駆動配線に電気的に接続された第１駆動導電体と、
    　前記厚さ方向に視て前記半導体素子よりも外方の部分において前記基板に対して前記半導体素子と同じ側に配置されており、前記第２駆動配線に電気的に接続された第２駆動導電体と、
    　前記配線および前記半導体素子を封止しており、前記厚さ方向において前記第１駆動導電体および前記第２駆動導電体のうち前記基板とは反対側の面が露出するように前記第１駆動導電体および前記第２駆動導電体を覆う封止樹脂と、
    　を備え、
    　前記第１駆動導電体および前記第２駆動導電体は、前記基板主面に沿った方向のうち所定方向に互いに離間して配列されており、
    　前記第１駆動導電体の体積は、前記第２駆動導電体の体積よりも小さい、半導体装置。
  2. 　前記第１駆動導電体および前記第２駆動導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
    　前記第１駆動導電体の頂面の面積は、前記第２駆動導電体の頂面の面積よりも小さい、請求項１に記載の半導体装置。
  3. 　前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
    　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、前記第１駆動導電体の頂面における前記第２方向の長さは、前記第２駆動導電体の頂面における前記第２方向の長さよりも短い、請求項２に記載の半導体装置。
  4. 　前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
    　前記厚さ方向に視た前記第１駆動導電体および前記第２駆動導電体の頂面の形状はそれぞれ、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、前記第１駆動導電体の頂面における前記第１方向の長さは、前記第２駆動導電体の頂面における前記第１方向の長さよりも短い、請求項２に記載の半導体装置。
  5. 　前記第２駆動導電体は、前記第１駆動導電体よりも前記第１駆動導電体および前記第２駆動導電体の配列方向における前記基板主面の中央部の近くに配置されている、請求項１～４のいずれか１つに記載の半導体装置。
  6. 　前記第１駆動導電体および前記第２駆動導電体の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
    　前記半導体素子は、制御回路を有し、
    　前記制御回路に電気的に接続された複数の制御導電体を有し、
    　前記複数の制御導電体は、前記第２方向に互いに離間して配列されており、
    　前記第２駆動導電体の体積は、前記制御導電体の体積よりも大きい、請求項１～５のいずれか１つに記載の半導体装置。
  7. 　前記第１駆動導電体、前記第２駆動導電体および前記制御導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
    　前記第２駆動導電体の頂面の面積は、前記制御導電体の頂面の面積よりも大きい、請求項６に記載の半導体装置。
  8. 　前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
    　前記厚さ方向に視た前記制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
    　前記第２駆動導電体の頂面における前記第２方向の長さは、前記制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、請求項７に記載の半導体装置。
  9. 　前記複数の制御導電体は、前記第１駆動導電体および前記第２駆動導電体よりも前記第１方向の外側に配置されている、請求項６～８のいずれか１つに記載の半導体装置。
  10. 　前記厚さ方向に視た前記基板の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
    　前記制御導電体は、前記厚さ方向から前記基板を視て、前記基板の四隅に位置する端部制御導電体と、２つの前記端部制御導電体の前記第２方向の間に配置されている中間制御導電体と、を含み、
    　前記端部制御導電体および前記中間制御導電体はそれぞれ、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
    　前記端部制御導電体の頂面の面積は、前記中間制御導電体の頂面の面積よりも大きい、請求項９に記載の半導体装置。
  11. 　前記第２駆動導電体の体積は、前記端部制御導電体の体積よりも大きい、請求項１０に記載の半導体装置。
  12. 　前記第２駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
    　前記第２駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも大きい、請求項１１に記載の半導体装置。
  13. 　前記厚さ方向に視た前記第２駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
    　前記厚さ方向に視た前記端部制御導電体の頂面の形状は、前記第１方向に沿う辺および前記第２方向に沿う辺を有する矩形状であり、
    　前記第２駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さよりも長い、請求項１２に記載の半導体装置。
  14. 　前記第１駆動導電体の体積は、前記制御導電体の体積以上である、請求項６～９のいずれか１つに記載の半導体装置。
  15. 　前記第１駆動導電体の体積は、前記端部制御導電体の体積よりも小さい、請求項１０～１３のいずれか１つに記載の半導体装置。
  16. 　前記第１駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、前記第１駆動導電体の頂面の面積は、前記端部制御導電体の頂面の面積よりも小さい、請求項１５に記載の半導体装置。
  17. 　前記厚さ方向に視た前記第１駆動導電体の頂面の形状は、前記第１方向が短辺方向となり、前記第２方向が長辺方向となる矩形状であり、
    　前記第１駆動導電体の頂面における前記第２方向の長さは、前記端部制御導電体の頂面における前記第１方向の長さおよび前記第２方向の長さの少なくとも一方よりも短い、請求項１６に記載の半導体装置。
  18. 　前記第１駆動導電体の体積は、前記中間制御導電体の体積以上である、請求項１０～１３のいずれか１つに記載の半導体装置。
  19. 　前記第１駆動導電体は、前記封止樹脂に対して前記厚さ方向のうち前記基板とは反対側から露出した頂面を有しており、
    　前記第１駆動導電体の頂面の面積は、前記中間制御導電体の頂面の面積以上である、請求項１８に記載の半導体装置。
  20. 　前記配線は、前記制御回路と前記制御導電体とを接続する制御配線を有しており、
    　前記第１駆動配線の幅および前記第２駆動配線の幅はそれぞれ、前記制御配線の幅よりも大きい、請求項１０～１９のいずれか１つに記載の半導体装置。
PCT/JP2020/039258 2019-10-24 2020-10-19 半導体装置 WO2021079846A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021553426A JPWO2021079846A1 (ja) 2019-10-24 2020-10-19
US17/768,374 US20240112996A1 (en) 2019-10-24 2020-10-19 Semiconductor device
CN202080074018.XA CN114586148A (zh) 2019-10-24 2020-10-19 半导体器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-193436 2019-10-24
JP2019193436 2019-10-24
JP2019-215616 2019-11-28
JP2019215616 2019-11-28

Publications (1)

Publication Number Publication Date
WO2021079846A1 true WO2021079846A1 (ja) 2021-04-29

Family

ID=75620569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/039258 WO2021079846A1 (ja) 2019-10-24 2020-10-19 半導体装置

Country Status (4)

Country Link
US (1) US20240112996A1 (ja)
JP (1) JPWO2021079846A1 (ja)
CN (1) CN114586148A (ja)
WO (1) WO2021079846A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127691A1 (en) * 2007-11-16 2009-05-21 Lee Keun-Hyuk Semiconductor Power Module Packages with Simplified Structure and Methods of Fabricating the Same
JP2011181549A (ja) * 2010-02-26 2011-09-15 Renesas Electronics Corp 半導体装置およびその製造方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127691A1 (en) * 2007-11-16 2009-05-21 Lee Keun-Hyuk Semiconductor Power Module Packages with Simplified Structure and Methods of Fabricating the Same
JP2011181549A (ja) * 2010-02-26 2011-09-15 Renesas Electronics Corp 半導体装置およびその製造方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器

Also Published As

Publication number Publication date
JPWO2021079846A1 (ja) 2021-04-29
US20240112996A1 (en) 2024-04-04
CN114586148A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
US10424542B2 (en) Semiconductor device
US11315848B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220352105A1 (en) Semiconductor device, electronic component, and electronic component production method
TWI345278B (en) A semiconductor device
JPH07201864A (ja) 突起電極形成方法
CN111613586B (zh) 电子装置及电子装置的制造方法
JP7416638B2 (ja) 半導体装置および半導体装置の製造方法
WO2021079846A1 (ja) 半導体装置
US11869844B2 (en) Semiconductor device
WO2022138318A1 (ja) 半導体装置の製造方法および半導体装置
US20220173017A1 (en) Semiconductor device
TWI762046B (zh) 半導體封裝結構及其製造方法
JP2011077187A (ja) 半導体装置
US20190348391A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11088065B2 (en) Semiconductor device
US11817439B2 (en) Semiconductor device having distinguishable electrodes
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
US20230134000A1 (en) Semiconductor device and method of manufacturing the same
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
CN118414699A (zh) 半导体装置
JP2024063837A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20878755

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021553426

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 17768374

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20878755

Country of ref document: EP

Kind code of ref document: A1