JP2021125569A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の配置の自由度を向上すること。【解決手段】半導体装置１Ａは、第１半導体素子１０Ａおよび第２半導体素子１０Ｂと、第１半導体素子１０Ａおよび第２半導体素子１０Ｂを封止するものであって、ｚ方向において互いに反対側を向く樹脂主面３０ｓおよび樹脂裏面３０ｒを有する封止樹脂３０と、樹脂主面３０ｓからｚ方向に露出するように形成されており、第１半導体素子１０Ａおよび第２半導体素子１０Ｂの少なくとも一方と電気的に接続された主面側端子４０と、樹脂裏面３０ｒからｚ方向に露出するように形成されており、第１半導体素子１０Ａおよび第２半導体素子１０Ｂの少なくとも一方と電気的に接続された裏面側端子５０と、を備えている。【選択図】図５

Description

本開示は、半導体装置および半導体装置の製造方法に関する。

半導体装置の一例として、半導体素子と、半導体素子に電気的に接続された裏面電極と、半導体素子を封止する封止樹脂と、を備える半導体装置が知られている（たとえば特許文献１参照）。裏面電極は、封止樹脂の裏面から露出している。

特開２０１６−１１５７２７号公報

ところで、裏面電極が封止樹脂の裏面から露出しているため、たとえば実装基板に半導体素子を実装する場合、裏面電極が実装基板に接続されるような半導体装置の向きに限定されてしまう。

本開示の目的は、配置の自由度を向上できる半導体装置および半導体装置の製造方法を提供することにある。

上記課題を解決する半導体装置は、第１半導体素子および第２半導体素子と、前記第１半導体素子および前記第２半導体素子を封止するものであって、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有する封止樹脂と、前記樹脂主面から前記厚さ方向に露出するように形成されており、前記第１半導体素子および前記第２半導体素子の少なくとも一方と電気的に接続された主面側端子と、前記樹脂裏面から前記厚さ方向に露出するように形成されており、前記第１半導体素子および前記第２半導体素子の少なくとも一方と電気的に接続された裏面側端子と、を備える。

この構成によれば、封止樹脂の樹脂主面に主面側端子が形成されており、樹脂裏面に裏面側端子が形成されているため、半導体装置を実装基板に実装する場合、樹脂主面が実装基板と対面するように配置してもよいし、樹脂裏面が実装基板と対面するように配置してもよい。したがって、半導体装置の配置の自由度を向上できる。

上記課題を解決する半導体装置の製造方法は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する支持基板の前記基板主面上に裏面側端子を形成する工程と、前記裏面側端子を前記厚さ方向において露出するように前記裏面側端子を封止する第２樹脂層を形成する工程と、前記第２樹脂層上に第１半導体素子および第２半導体素子を搭載し、前記第１半導体素子および前記第２半導体素子の少なくとも一方と前記裏面側端子を接続する工程と、前記第１半導体素子および前記第２半導体素子を封止する第１樹脂層を形成する工程と、前記第１樹脂層から露出し、前記第１半導体素子および前記第２半導体素子の少なくとも一方と接続する主面側端子を形成する工程と、を備える。

この構成によれば、封止樹脂の樹脂主面に主面側端子が形成されており、樹脂裏面に裏面側端子が形成されているため、半導体装置を実装基板に実装する場合、樹脂主面が実装基板と対面するように配置してもよいし、樹脂裏面が実装基板と対面するように配置してもよい。したがって、半導体装置の配置の自由度を向上できる。

上記半導体装置および半導体装置の製造方法によれば、配置の自由度を向上できる。

第１実施形態の半導体装置の斜視図。 図１の半導体装置の平面図。 図１の半導体装置の裏面側端子の配置構成を示す透視図。 図１の半導体装置の内部構造を示す平面図。 図２の半導体装置の５−５線の断面図。 図２の半導体装置の６−６線の断面図。 図２の半導体装置の７−７線の断面図。 第１実施形態の半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 第２実施形態の半導体装置の斜視図。 図２０の半導体装置の平面図。 図２０の半導体装置の内部構造を示す平面図。 図２０の半導体装置の裏面側端子の配置構成を示す透視図。 図２１の半導体装置の２４−２４線の断面図。 第２実施形態の半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 半導体装置の製造方法について、製造工程の一工程の一例を示す説明図。 変更例の半導体装置の裏面側端子の配置構成を示す透視図。 変更例の半導体装置の断面図。

以下、半導体装置の実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。また、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また断面図では、理解を容易にするために一部の構成要素のハッチングを省略している場合がある。

［第１実施形態］
（半導体装置の構成）
図１〜図６を参照して、第１実施形態の半導体装置１Ａの構成について説明する。以降の説明において、半導体装置１Ａの平面視において、互いに直交する２方向をそれぞれｘ方向およびｙ方向とし、ｘ方向およびｙ方向と直交する方向をｚ方向とする。

図１〜図４に示すように、半導体装置１Ａは、第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０を封止樹脂３０によって封止した構成である。第１半導体素子１０Ａおよび第２半導体素子１０Ｂはそれぞれ、スイッチング素子であり、互いに直列に接続されている。制御回路素子２０は、各半導体素子１０Ａ，１０Ｂの駆動を制御するものである。このように、半導体装置１Ａは、ハーフブリッジ型のインバータ回路を有している。

封止樹脂３０は、電気絶縁性を有する樹脂材料からなり、たとえば黒色のエポキシ樹脂からなる。封止樹脂３０は、半導体装置１Ａの外形を構成しており、直方体状に形成されている。本実施形態では、封止樹脂３０は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形平板状に形成されている。封止樹脂３０は、ｚ方向において互いに反対側を向く樹脂主面３０ｓおよび樹脂裏面３０ｒと、樹脂主面３０ｓおよび樹脂裏面３０ｒと交差する４つの樹脂側面３１〜３４と、を有している。本実施形態では、樹脂側面３１〜３４は、樹脂主面３０ｓおよび樹脂裏面３０ｒと概ね直交している。

樹脂側面３１および樹脂側面３２は、ｙ方向において互いに反対側を向いている。ｚ方向から視て、樹脂側面３１，３２はそれぞれ、ｘ方向に沿って延びている。樹脂側面３３および樹脂側面３４は、ｘ方向において互いに反対側を向いている。ｚ方向から視て、樹脂側面３３，３４はそれぞれ、ｙ方向に沿って延びている。

樹脂主面３０ｓおよび樹脂裏面３０ｒはそれぞれ平坦面である。樹脂主面３０ｓには主面側端子４０が形成されており、樹脂裏面３０ｒには裏面側端子５０が形成されている。このように、半導体装置１Ａは、樹脂主面３０ｓおよび樹脂裏面３０ｒの両面に、外部の電子部品と電気的に接続する接続端子が形成された構成である。このように、封止樹脂３０は、ｚ方向の両面に対して表面実装型のパッケージを構成している。

図１および図５に示すように、封止樹脂３０は、ｚ方向において積層された第１樹脂層３０Ａおよび第２樹脂層３０Ｂを有している。第１樹脂層３０Ａと第２樹脂層３０Ｂとの間には界面３５が形成されている。第１樹脂層３０Ａは、第２樹脂層３０Ｂ上に形成されており、第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０を封止している。第１樹脂層３０Ａは、樹脂主面３０ｓを含んでいる。第２樹脂層３０Ｂは、第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０よりも樹脂裏面３０ｒの近くに配置されている。第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０はそれぞれ、第２樹脂層３０Ｂに搭載されている。第２樹脂層３０Ｂは、樹脂裏面３０ｒを含んでいる。第１樹脂層３０Ａおよび第２樹脂層３０Ｂは、互いに同じ材料からなる。

図４および図５に示すように、第１半導体素子１０Ａは、インバータ回路の上アームを構成するスイッチング素子である。第１半導体素子１０Ａは、たとえば、Ｓｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、または、ＧａＮ（窒化ガリウム）やＧａＡｓ（ヒ化ガリウム）、あるいはＧａ_２Ｏ_３（酸化ガリウム）などからなるトランジスタが用いられる。第１半導体素子１０ＡがＳｉＣからなる場合、スイッチングの高速化に適している。本実施形態では、第１半導体素子１０Ａは、ＳｉＣからなるＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が用いられている。なお、第１半導体素子１０Ａは、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、または、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含むバイポーラトランジスタなどのトランジスタであってもよい。第１半導体素子１０Ａは、Ｎチャネル型のＭＯＳＦＥＴに代えて、Ｐチャネル型のＭＯＳＦＥＴとしてもよい。

図４に示すとおり、第１半導体素子１０Ａは、ｚ方向から視て、ｙ方向において封止樹脂３０の中央よりも樹脂側面３１の近く、かつｘ方向において樹脂側面３３寄りに配置されている。ｚ方向から視た第１半導体素子１０Ａの形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。

図５に示すように、第１半導体素子１０Ａは、ｚ方向において互いに反対側を向く第１素子主面１０Ａｓおよび第１素子裏面１０Ａｒを有している。本実施形態では、第１半導体素子１０Ａは、第１素子主面１０Ａｓが樹脂主面３０ｓと同じ側を向き、第１素子裏面１０Ａｒが樹脂裏面３０ｒと同じ側を向くように配置されている。第１素子主面１０Ａｓには、第１主面側駆動電極の一例であるドレイン電極１１Ａが形成されている。第１素子裏面１０Ａｒには、第１裏面側駆動電極の一例であるソース電極１２Ａおよび第１制御電極の一例であるゲート電極１３Ａが形成されている。

第１半導体素子１０Ａは、第１素子主面１０Ａｓが樹脂主面３０ｓからｚ方向に露出するように配置されている。換言すると、第１半導体素子１０Ａは、ドレイン電極１１Ａが樹脂主面３０ｓからｚ方向に露出するように配置されている。本実施形態では、第１素子主面１０Ａｓ（ドレイン電極１１Ａ）は、樹脂主面３０ｓと面一である。

図４に示すように、第１半導体素子１０Ａは、第１裏面側駆動内部端子の一例であるソース電極端子１４Ａと、第１制御内部端子の一例であるゲート電極端子１５Ａと、を有している。ソース電極端子１４Ａは、ソース電極１２Ａに電気的に接続された内部端子であり、ｘ方向およびｙ方向において互いに離間して複数個（本実施形態では、１９個）設けられている。ソース電極端子１４Ａは、ソース電極１２Ａから樹脂裏面３０ｒに向けて延びる柱状に形成されている。ゲート電極端子１５Ａは、ゲート電極１３Ａに電気的に接続された内部端子であり、ゲート電極１３Ａから樹脂裏面３０ｒに向けて延びる柱状に形成されている。ｚ方向から視たソース電極端子１４Ａおよびゲート電極端子１５Ａのそれぞれの形状は、本実施形態では円形であるが、これに限られず、楕円形、四角形、または四角形以外の多角形であってもよい。各ソース電極端子１４Ａおよびゲート電極端子１５Ａはそれぞれ、ｚ方向に沿って延びている。

第２半導体素子１０Ｂは、インバータ回路の下アームを構成するスイッチング素子である。第２半導体素子１０Ｂは、たとえば、Ｓｉ、ＳｉＣ、または、ＧａＮやＧａＡｓ、あるいはＧａ_２Ｏ_３などからなるトランジスタが用いられる。第２半導体素子１０ＢがＳｉＣからなる場合、スイッチングの高速化に適している。本実施形態では、第２半導体素子１０Ｂは、ＳｉＣからなるＮチャネル型のＭＯＳＦＥＴが用いられている。なお、第２半導体素子１０Ｂは、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴを含む電界効果トランジスタ、または、ＩＧＢＴを含むバイポーラトランジスタなどのトランジスタであってもよい。第２半導体素子１０Ｂは、Ｎチャネル型のＭＯＳＦＥＴに代えて、Ｐチャネル型のＭＯＳＦＥＴとしてもよい。

図４に示すとおり、第２半導体素子１０Ｂは、ｚ方向から視て、ｙ方向において封止樹脂３０の中央よりも樹脂側面３２の近くに配置されている。また第２半導体素子１０Ｂは、ｘ方向において第２半導体素子１０Ｂの中央が封止樹脂３０の中央と揃うように配置されている。ｚ方向から視た第２半導体素子１０Ｂの形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。第２半導体素子１０Ｂのｘ方向の大きさは、第１半導体素子１０Ａのｘ方向の大きさよりも大きい。第２半導体素子１０Ｂのｙ方向の大きさは、第１半導体素子１０Ａのｙ方向の大きさよりも小さい。このように、第２半導体素子１０Ｂのｘ方向の大きさおよびｙ方向の大きさは、第１半導体素子１０Ａのｘ方向の大きさおよびｙ方向の大きさとは異なる。

図５に示すように、第２半導体素子１０Ｂは、ｚ方向において互いに反対側を向く第２素子主面１０Ｂｓおよび第２素子裏面１０Ｂｒを有している。本実施形態では、第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂主面３０ｓと同じ側を向き、第２素子裏面１０Ｂｒが樹脂裏面３０ｒと同じ側を向くように配置されている。第２素子主面１０Ｂｓには、第２主面側駆動電極の一例であるドレイン電極１１Ｂが形成されている。第２素子裏面１０Ｂｒには、第２裏面側駆動電極の一例であるソース電極１２Ｂおよび第２制御電極の一例であるゲート電極１３Ｂが形成されている。

第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂主面３０ｓからｚ方向に露出するように配置されている。換言すると、第２半導体素子１０Ｂは、ドレイン電極１１Ｂが樹脂主面３０ｓからｚ方向に露出するように配置されている。本実施形態では、第２素子主面１０Ｂｓ（ドレイン電極１１Ｂ）は、樹脂主面３０ｓと面一である。

図４に示すように、第２半導体素子１０Ｂは、第２裏面側駆動内部端子の一例であるソース電極端子１４Ｂと、第２制御内部端子の一例であるゲート電極端子１５Ｂと、を有している。ソース電極端子１４Ｂは、ソース電極１２Ｂに電気的に接続された内部端子であり、互いに離間して複数個（本実施形態では、６個）設けられている。ソース電極端子１４Ｂは、ソース電極１２Ｂから樹脂裏面３０ｒに向けて延びる柱状に形成されている。ｚ方向から視たソース電極端子１４Ｂの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。複数のソース電極端子１４Ｂは、ｘ方向において互いに離間して配列されている。ゲート電極端子１５Ｂは、ゲート電極１３Ｂに電気的に接続された内部端子であり、ゲート電極１３Ｂから樹脂裏面３０ｒに向けて延びる柱状に形成されている。ｚ方向から視たゲート電極端子１５Ｂの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。ゲート電極端子１５Ｂのｙ方向の大きさは、ソース電極端子１４Ｂのｙ方向の大きさよりも小さい。なお、ｚ方向から視たソース電極端子１４Ｂおよびゲート電極端子１５Ｂのそれぞれの形状は任意に変更可能である。各ソース電極端子１４Ｂおよびゲート電極端子１５Ｂはそれぞれ、ｚ方向に沿って延びている。

図４に示すとおり、制御回路素子２０は、ｚ方向から視て、ｙ方向において樹脂側面３１寄り、かつｘ方向において封止樹脂３０の中央よりも樹脂側面３４の近くに配置されている。

制御回路素子２０は、ｘ方向において第１半導体素子１０Ａよりも樹脂側面３４の近くの位置に、第１半導体素子１０Ａと隣り合うように配置されている。ｘ方向から視て、制御回路素子２０は、その一部が第１半導体素子１０Ａと重なる位置に配置されている。換言すると、ｘ方向から視て、制御回路素子２０と第１半導体素子１０Ａとは、ｙ方向にずれて配置されている。より詳細には、ｘ方向から視て、制御回路素子２０は、その一部が第１半導体素子１０Ａよりもｙ方向の樹脂側面３２寄りにはみ出すように配置されている。またｘ方向から視て、第１半導体素子１０Ａは、その一部が制御回路素子２０よりもｙ方向の樹脂側面３１寄りにはみ出すように配置されている。このため、ｚ方向から視て、第１半導体素子１０Ａと第２半導体素子１０Ｂとのｙ方向の間の距離は、制御回路素子２０と第２半導体素子１０Ｂとのｙ方向の間の距離よりも大きい。

制御回路素子２０は、ｙ方向において第２半導体素子１０Ｂよりも樹脂側面３１の近くに配置されている。ｙ方向から視て、制御回路素子２０は、その一部が第２半導体素子１０Ｂと重なる位置に配置されている。より詳細には、ｙ方向から視て、制御回路素子２０は、その一部が第２半導体素子１０Ｂよりもｘ方向の樹脂側面３４寄りにはみ出すように配置されている。

ｚ方向から視た制御回路素子２０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。本実施形態では、制御回路素子２０のｘ方向の大きさは第１半導体素子１０Ａのｘ方向の大きさと概ね等しく、制御回路素子２０のｙ方向の大きさは第１半導体素子１０Ａのｙ方向の大きさよりも大きい。本実施形態では、制御回路素子２０のｚ方向の大きさは各半導体素子１０Ａ，１０Ｂのｚ方向の大きさよりも小さい。

図６に示すように、制御回路素子２０は、ｚ方向において互いに反対側を向く素子主面２０ｓおよび素子裏面２０ｒを有している。本実施形態では、制御回路素子２０は、素子主面２０ｓが樹脂主面３０ｓと同じ側を向き、素子裏面２０ｒが樹脂裏面３０ｒと同じ側を向くように配置されている。本実施形態では、素子主面２０ｓは、樹脂主面３０ｓよりも樹脂裏面３０ｒ寄りに配置されている。すなわち制御回路素子２０は、樹脂主面３０ｓからｚ方向に露出していない。

図４に示すように、制御回路素子２０は、複数の制御回路電極２２と、複数（本実施形態では１６個）の制御回路内部端子２１と、を有している。複数の制御回路電極２２は、素子裏面２０ｒからｚ方向に露出するように形成されている。複数の制御回路電極２２は、制御回路素子２０内の回路と電気的に接続されている。複数の制御回路電極２２は、ｘ方向およびｙ方向において互いに離間して形成されている。制御回路内部端子２１は、制御回路素子２０に電気的に接続された内部端子であり、ｘ方向およびｙ方向において互いに離間して配列されている。各制御回路内部端子２１は、各制御回路電極２２に接続されている。各制御回路内部端子２１は、素子裏面２０ｒから樹脂裏面３０ｒに向けて延びる柱状に形成されている。ｚ方向から視た各制御回路内部端子２１の形状は、本実施形態では円形であるが、これに限られず、楕円形、四角形、または四角形以外の多角形であってもよい。各制御回路内部端子２１は、ｚ方向に沿って延びている。

図２に示すように、樹脂主面３０ｓに形成された主面側端子４０は、樹脂主面３０ｓからｚ方向に露出するように形成されている。本実施形態では、主面側端子４０は、樹脂主面３０ｓ上に形成されている。主面側端子４０は、導電性の材料からなり、本実施形態ではＣｕ（銅）からなる。一例では、図５〜図７に示すように、主面側端子４０は、主面側めっき層４０ｂを含んでいる。より詳細には、主面側端子４０は、主面側シード層４０ａと主面側めっき層４０ｂとの積層体からなる。主面側シード層４０ａはＴｉ（チタン）層からなる。主面側めっき層４０ｂは、主面側シード層４０ａに接する層であって、Ｃｕ層からなる。主面側めっき層４０ｂは、主面側シード層４０ａを導電経路とする電解めっきによって形成されている。主面側シード層４０ａは、各半導体素子１０Ａ，１０Ｂの各素子主面１０Ａｓ，１０Ｂｓ上に形成されている。主面側めっき層４０ｂは、主面側シード層４０ａに対してｚ方向において各半導体素子１０Ａ，１０Ｂとは反対側に積層されている。主面側めっき層４０ｂのｚ方向の大きさは、主面側シード層４０ａのｚ方向の大きさよりも大きい。

主面側めっき層４０ｂは、さらにめっき金属によって覆われている。すなわち主面側端子４０は、主面側めっき層４０ｂ上に外部電極層４０ｃを有している。外部電極層４０ｃは、たとえば、無電解めっきによってめっき金属、たとえばＮｉ（ニッケル）とＰｄ（パラジウム）とＡｕ（金）とをこの順番に析出させることによって形成されている。

図２および図５に示すように、半導体装置１Ａは、複数の主面側端子４０を有している。本実施形態では、半導体装置１Ａは、主面側端子４０として、第１主面側端子４１および第２主面側端子４２を有している。第１主面側端子４１および第２主面側端子４２は、互いに離間して配置されている。

図５に示すように、第１主面側端子４１は、第１半導体素子１０Ａのドレイン電極１１Ａに電力を供給するための端子であり、ドレイン電極１１Ａと電気的に接続されている。第１主面側端子４１は、直接的にドレイン電極１１Ａに接続されている。より詳細には、第１主面側端子４１は、内部電極を介さずにドレイン電極１１Ａ上に形成されている。本実施形態では、第１主面側端子４１はドレイン電極１１Ａに接触した状態でドレイン電極１１Ａに接合されている。

第１主面側端子４１は、ｚ方向から視て、ドレイン電極１１Ａの全体にわたり形成されている。ｚ方向から視た第１主面側端子４１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。なお、ｚ方向から視た第１主面側端子４１の大きさは任意に変更可能である。一例では、ｚ方向から視て、第１主面側端子４１は、ドレイン電極１１Ａまたは第１半導体素子１０Ａに対してｘ方向およびｙ方向の少なくとも一方からはみ出すように形成されてもよい。

第２主面側端子４２は、第２半導体素子１０Ｂのドレイン電極１１Ｂに電力を供給するための端子であり、ドレイン電極１１Ｂと電気的に接続されている。第２主面側端子４２は、直接的にドレイン電極１１Ｂに接続されている。より詳細には、第２主面側端子４２は、内部電極を介さずにドレイン電極１１Ｂ上に形成されている。本実施形態では、第２主面側端子４２はドレイン電極１１Ｂに接触した状態でドレイン電極１１Ｂに接合されている。

図２に示すように、ｚ方向から視た第２主面側端子４２の形状は、略Ｌ字状である。ｚ方向から視て、第２主面側端子４２の面積は、第１主面側端子４１の面積よりも大きい。なお、ｚ方向から視た第２主面側端子４２の大きさは任意に変更可能である。一例では、ｚ方向から視て、第２主面側端子４２は、ドレイン電極１１Ｂまたは第２半導体素子１０Ｂに対してｘ方向およびｙ方向の少なくとも一方からはみ出すように形成されてもよい。

図３に示すように、樹脂裏面３０ｒに形成された裏面側端子５０は、樹脂裏面３０ｒからｚ方向に露出するように形成されている。本実施形態では、裏面側端子５０は、樹脂裏面３０ｒと面一となるように形成されている。裏面側端子５０は、第２樹脂層３０Ｂに形成されている。より詳細には、裏面側端子５０は、第２樹脂層３０Ｂをｚ方向に貫通するように形成されている。換言すると、裏面側端子５０は、ｚ方向において第２樹脂層３０Ｂの両端面のうち第１樹脂層３０Ａに近い方の端面からｚ方向に露出しており、かつ樹脂裏面３０ｒからｚ方向に露出している。

裏面側端子５０は、導電性の材料からなり、本実施形態ではＣｕからなる。一例では、図５〜図７に示すように、裏面側端子５０は、裏面側めっき層５０ｂを含んでいる。より詳細には、裏面側端子５０は、裏面側シード層５０ａと裏面側めっき層５０ｂとの積層体からなる。裏面側シード層５０ａはＴｉ層からなる。裏面側めっき層５０ｂは、裏面側シード層５０ａに接する層であって、Ｃｕ層からなる。裏面側めっき層５０ｂは、裏面側シード層５０ａを導電経路とする電解めっきによって形成されている。裏面側シード層５０ａは、樹脂裏面３０ｒからｚ方向に露出する層であり、本実施形態では樹脂裏面３０ｒと面一となるように形成されている。裏面側めっき層５０ｂは、裏面側シード層５０ａから第１樹脂層３０Ａに向けて延びる層であり、第２樹脂層３０Ｂからｚ方向に露出するように形成されている。裏面側めっき層５０ｂのｚ方向の大きさは、裏面側シード層５０ａのｚ方向の大きさよりも大きい。

裏面側シード層５０ａのうちｚ方向における裏面側めっき層５０ｂとは反対側は、めっき金属によって覆われている。すなわち裏面側端子５０は、裏面側シード層５０ａ上に外部電極層５０ｃを有している。外部電極層５０ｃは、たとえば、無電解めっきによってめっき金属、たとえばＮｉとＰｄとＡｕとをこの順番に析出させることによって形成されている。

本実施形態では、裏面側端子５０のｚ方向の大きさは、主面側端子４０のｚ方向の大きさよりも大きい。なお、主面側端子４０および裏面側端子５０のそれぞれのｚ方向の大きさは任意に変更可能である。たとえば、主面側端子４０のｚ方向の大きさと裏面側端子５０のｚ方向の大きさとは互いに等しくてもよい。

図３に示すとおり、半導体装置１Ａは、複数の裏面側端子５０を有している。本実施形態では、半導体装置１Ａは、裏面側端子５０として、第１裏面側端子５１、第２裏面側端子５２、第１制御配線５３、第２制御配線５４、接続配線５５、グランド配線５６、複数（本実施形態では３個）のダミー端子５７および複数（本実施形態では６個）の制御回路端子５８を有している。第１裏面側端子５１、第２裏面側端子５２、第１制御配線５３、第２制御配線５４、接続配線５５、グランド配線５６、複数のダミー端子５７および複数の制御回路端子５８は、互いに離間して配置されている。

図４に示すように、第１裏面側端子５１は、その一部が第１半導体素子１０Ａのソース電極１２Ａとｚ方向に重なるように配置されている。換言すると、第１裏面側端子５１は、ｚ方向から視て、ソース電極１２Ａからはみ出す部分を有している。本実施形態では、第１裏面側端子５１の一部は、第１半導体素子１０Ａのソース電極１２Ａのうち樹脂側面３２および樹脂側面３３寄りの部分とｚ方向に重なるように配置されている。換言すると、本実施形態では、第１裏面側端子５１は、ｚ方向から視て、第１半導体素子１０Ａ（第１素子裏面１０Ａｒ）からはみ出す部分を有している。より詳細には、第１裏面側端子５１は、ｙ方向において第１半導体素子１０Ａに対して樹脂側面３２（第２半導体素子１０Ｂ）に向けてはみ出す部分と、ｘ方向において第１半導体素子１０Ａに対して樹脂側面３３に向けてはみ出す部分と、を有している。第１裏面側端子５１は、ｚ方向から視て、複数（本実施形態では１２個）のソース電極端子１４Ａと重なるように配置されている。第１裏面側端子５１は、これらソース電極端子１４Ａと接続されている。図５に示すように、本実施形態では、複数のソース電極端子１４Ａと第１裏面側端子５１とのｚ方向の間に接合層ＳＤが形成されている。接合層ＳＤは、バリア層と、バリア層上に形成されたはんだ層との積層体からなる。これにより、第１裏面側端子５１は、第１半導体素子１０Ａのソース電極１２Ａと電気的に接続されている。このように、第１裏面側端子５１は、複数のソース電極端子１４Ａを介して間接的にソース電極１２Ａと接続されている。なお、接合層ＳＤは、はんだペーストやＡｇ（銀）ペーストなどの導電性接合材であってもよい。

図４に示すように、第２裏面側端子５２は、その一部が第２半導体素子１０Ｂのソース電極１２Ｂとｚ方向に重なるように配置されている。換言すると、第２裏面側端子５２は、ｚ方向から視て、ソース電極１２Ｂからはみ出す部分を有している。第２裏面側端子５２は、ｚ方向から視て、全てのソース電極端子１４Ｂと重なるように配置されている。第２裏面側端子５２は、全てのソース電極端子１４Ｂと接続されている。図７に示すように、本実施形態では、各ソース電極１２Ｂと第２裏面側端子５２とのｚ方向の間に接合層ＳＤが形成されている。これにより、第２裏面側端子５２は、第２半導体素子１０Ｂのソース電極１２Ｂと電気的に接続されている。このように、第２裏面側端子５２は、全てのソース電極端子１４Ｂを介して間接的にソース電極１２Ｂと接続されている。

図４に示すように、第１制御配線５３は、第１接続配線の一例であり、第１半導体素子１０Ａのゲート電極１３Ａと制御回路素子２０とを電気的に接続するための配線である。制御回路素子２０は、第１制御配線５３を介してゲート電圧を第１半導体素子１０Ａのゲート電極１３Ａに印加する。第１制御配線５３は、ｚ方向から視て、ゲート電極１３Ａおよび制御回路素子２０と重なるように配置されている。第１制御配線５３は、ｚ方向から視て、ゲート電極端子１５Ａおよび１個の制御回路内部端子２１と重なるように配置されている。第１制御配線５３は、ゲート電極端子１５Ａおよび１個の制御回路内部端子２１と接続されている。図示していないが、本実施形態では、ゲート電極端子１５Ａおよび１個の制御回路内部端子２１とのｚ方向の間に接合層ＳＤが形成されている。これにより、第１制御配線５３は、ゲート電極端子１５Ａおよび１個の制御回路内部端子２１と電気的に接続されている。このように、第１制御配線５３は、ゲート電極端子１５Ａを介して間接的にゲート電極１３Ａに接続されており、制御回路内部端子２１を介して間接的に制御回路素子２０の制御回路電極２２と接続されている。

第２制御配線５４は、第２接続配線の一例であり、第２半導体素子１０Ｂのゲート電極１３Ｂと制御回路素子２０とを電気的に接続するための配線である。制御回路素子２０は、第２制御配線５４を介してゲート電圧を第２半導体素子１０Ｂのゲート電極１３Ｂに印加する。第２制御配線５４は、ｚ方向から視て、ゲート電極１３Ｂおよび制御回路素子２０と重なるように配置されている。第２制御配線５４は、ｚ方向から視て、ゲート電極端子１５Ｂおよび１個の制御回路内部端子２１と重なるように配置されている。第２制御配線５４は、ゲート電極端子１５Ｂおよび１個の制御回路内部端子２１と接続されている。図示していないが、本実施形態では、ゲート電極端子１５Ｂおよび１個の制御回路内部端子２１とのｚ方向の間に接合層ＳＤが形成されている。これにより、第２制御配線５４は、ゲート電極端子１５Ｂおよび１個の制御回路内部端子２１と電気的に接続されている。このように、第２制御配線５４は、ゲート電極端子１５Ｂを介して間接的にゲート電極１３Ｂに接続されており、制御回路内部端子２１を介して間接的に制御回路素子２０の制御回路電極２２と接続されている。

接続配線５５は、第１半導体素子１０Ａのソース電極１２Ａと制御回路素子２０とを電気的に接続するための配線である。接続配線５５は、ｚ方向から視て、ソース電極１２Ａおよび制御回路素子２０と重なるように配置されている。接続配線５５は、ｚ方向から視て、複数（本実施形態では４個）のソース電極端子１４Ａおよび複数（本実施形態では２個）の制御回路内部端子２１と重なるように配置されている。接続配線５５は、４個のソース電極端子１４Ａおよび２個の制御回路内部端子２１と接続されている。図６に示すように、本実施形態では、４個のソース電極端子１４Ａおよび２個の制御回路内部端子２１と、接続配線５５とのｚ方向の間に接合層ＳＤが形成されている。これにより、接続配線５５は、４個のソース電極端子１４Ａおよび２個の制御回路内部端子２１と電気的に接続されている。このように、接続配線５５は、複数のソース電極端子１４Ａを介して間接的にソース電極１２Ａと接続されており、複数の制御回路内部端子２１を介して間接的に制御回路素子２０の制御回路電極２２と接続されている。

グランド配線５６は、制御回路素子２０のグランドを設定するための配線である。図４に示すように、グランド配線５６は、ｚ方向から視て、制御回路素子２０と重なるように配置されている。グランド配線５６は、ｚ方向から視て、複数（本実施形態では６個）の制御回路内部端子２１と重なるように配置されている。グランド配線５６は、６個の制御回路内部端子２１と接続されている。図６に示すように、本実施形態では、６個の制御回路内部端子２１とグランド配線５６とのｚ方向の間に接合層ＳＤが形成されている。これにより、グランド配線５６は、６個の制御回路内部端子２１と電気的に接続されている。このように、グランド配線５６は、複数の制御回路内部端子２１を介して間接的に制御回路素子２０の制御回路電極２２と接続されている。

図４に示すように、複数のダミー端子５７は、ｚ方向から視て、第１半導体素子１０Ａのソース電極１２Ａのｙ方向の両端部のうち樹脂側面３１に近い方の端部と重なるように配置されている。複数のダミー端子５７は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。複数のダミー端子５７は、ｙ方向に沿って延びている。各ダミー端子５７は、ｚ方向から視て、ソース電極端子１４Ａと重なるように配置されている。各ダミー端子５７は、ソース電極端子１４Ａと接続されている。図示していないが、本実施形態では、各ダミー端子５７とソース電極端子１４Ａとのｚ方向の間に接合層ＳＤが形成されている。これにより、各ダミー端子５７は、ソース電極端子１４Ａと電気的に接続されている。このように、各ダミー端子５７は、ソース電極端子１４Ａを介して間接的にソース電極１２Ａと接続されている。

複数の制御回路端子５８は、外部のたとえば電子部品と制御回路素子２０とを電気的に接続するための端子である。電子部品の一例は、ゲート信号生成回路である。各制御回路端子５８は、ｚ方向から視て、制御回路素子２０と重なるように配置されている。より詳細には、複数の制御回路端子５８の一部は、制御回路素子２０のｘ方向の両端部のうち樹脂側面３４に近い方の端部と重なるように配置されている。残りの制御回路端子５８は、制御回路素子２０のｙ方向の両端部のうち樹脂側面３１に近い方の端部と重なるように配置されている。各制御回路端子５８は、ｚ方向から視て、制御回路内部端子２１と重なるように配置されている。各制御回路端子５８は、制御回路内部端子２１と接続されている。図６に示すように、本実施形態では、各制御回路端子５８と制御回路内部端子２１とのｚ方向の間に接合層ＳＤが形成されている。これにより、各制御回路端子５８は、制御回路内部端子２１と電気的に接続されている。このように、各制御回路端子５８は、制御回路内部端子２１を介して間接的に制御回路素子２０の制御回路電極２２と接続されている。

図５に示すように、半導体装置１Ａは、第１裏面側端子５１と第２主面側端子４２とを接続する導電性の接続部材６０を備えている。接続部材６０は、第２樹脂層３０Ｂ上に配置されており、第１樹脂層３０Ａによって封止されている。接続部材６０は、ｚ方向から視て、第１裏面側端子５１と第２主面側端子４２とのそれぞれに重なるように配置されている。接続部材６０は、ｚ方向に沿って延びている。本実施形態では、接続部材６０は、Ｃｕからなる。接続部材６０は、図５では図示していないが、シード層とめっき層との積層体からなる。シード層はＴｉ層からなる。めっき層は、シード層に接する層であって、Ｃｕ層からなる。めっき層は、シード層を導電経路とする電解めっきによって形成されている。

図４に示すように、接続部材６０は、ｚ方向から視て、第１半導体素子１０Ａと第２半導体素子１０Ｂとのｙ方向の間に配置されている。ｚ方向から視た接続部材６０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。接続部材６０は、第１樹脂層３０Ａに設けられている。より詳細には、接続部材６０は、第１樹脂層３０Ａをｚ方向に貫通するように設けられている。このように、接続部材６０によって第１裏面側端子５１と第２主面側端子４２とが電気的に接続されているため、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとが電気的に接続されている。

（半導体装置の製造方法）
図８〜図１９を参照して、第１実施形態の半導体装置１Ａの製造方法について説明する。なお、理解を容易にするため、図８〜図１９では、便宜上、１個の半導体装置１Ａの製造工程について示している。実際には、複数の半導体装置１Ａが同時に製造される。

半導体装置１Ａの製造方法は、裏面側端子５０を形成する工程を備えている。一例では、図８に示すように、まず支持基板８００を用意する。支持基板８００は、ｚ方向において互いに反対側を向く基板主面８０１および基板裏面８０２を有している。支持基板８００は、たとえばＳｉ（シリコン）からなる。次に、基板主面８０１に裏面側端子５０を形成する。一例では、まず基板主面８０１に絶縁膜（図示略）を形成する。この絶縁膜は、基板主面８０１に酸化膜を熱酸化法によって成膜させた後、この酸化膜の上に窒化膜をプラズマＣＶＤ（Chemical Vapor Deposition）によって成膜させることによって形成される。次に、絶縁膜上に裏面側シード層５０ａを形成する。裏面側シード層５０ａは、絶縁膜の全体にバリア層（図示略）をスパッタリング法によって成膜させた後、このバリア層の上に裏面側シード層５０ａをスパッタリング法によって成膜させる。裏面側シード層５０ａはたとえばＴｉからなる。次に、裏面側シード層５０ａの上に裏面側めっき層５０ｂを形成する。裏面側めっき層５０ｂは、裏面側シード層５０ａの上にリソグラフィパターンニングを施した後、裏面側シード層５０ａを導電経路とした電解めっき法によって形成される。裏面側めっき層５０ｂは、Ｃｕからなる。次に、裏面側シード層５０ａのうち裏面側めっき層５０ｂによって覆われていない部分、およびバリア層のうち裏面側めっき層５０ｂによって覆われていない部分をそれぞれ除去する。裏面側めっき層５０ｂによって覆われていない裏面側シード層５０ａおよびバリア層はそれぞれ、ウェットエッチングによって除去される。このように、裏面側端子５０は、裏面側シード層５０ａと裏面側めっき層５０ｂとの積層体からなる。なお、裏面側端子５０は、Ｃｕの柱状材によって形成されてもよい。

また、図８は、ウェットエッチング後の状態を示している。図８では図示していないが、この工程では、第１制御配線５３、第２制御配線５４、接続配線５５、グランド配線５６、各ダミー端子５７および各制御回路端子５８（ともに図４参照）がそれぞれ形成されている。

図９に示すように、半導体装置１Ａの製造方法は、第２樹脂層８３０Ｂを形成する工程を備えている。第２樹脂層８３０Ｂは、半導体装置１Ａの第２樹脂層３０Ｂを構成する層であり、たとえば黒色のエポキシ樹脂からなる。第２樹脂層８３０Ｂは、裏面側端子５０を封止するように形成されている。つまり、ｚ方向における裏面側端子５０のうち支持基板８００とは反対側の端面は、第２樹脂層８３０Ｂによって覆われている。第２樹脂層８３０Ｂは、たとえばトランスファ成型またはコンプレッション成型によって形成される。

また、図９では図示していないが、第２樹脂層８３０Ｂは、第１制御配線５３、第２制御配線５４、接続配線５５、グランド配線５６、各ダミー端子５７および各制御回路端子５８（ともに図４参照）をそれぞれ封止している。

図１０に示すように、半導体装置１Ａの製造方法は、第２樹脂層８３０Ｂをｚ方向に除去する工程を備えている。より詳細には、機械研削によって第２樹脂層８３０Ｂのうちｚ方向における基板主面８０１とは反対側の部分を除去する。このとき、機械研削によって裏面側端子５０のうちｚ方向における基板主面８０１とは反対側の部分も併せて除去してもよい。これにより、第２樹脂層８３０Ｂの厚さが薄くなり、裏面側端子５０のｚ方向の両端面のうち基板主面８０１とは反対側の端面が第２樹脂層８３０Ｂからｚ方向に露出する。

図１１に示すように、半導体装置１Ａの製造方法は、接続部材８６０を形成する工程を備えている。接続部材８６０は、たとえば、シード層を形成する工程と、シード層に対してフォトリソグラフィによってマスクを形成する工程と、シード層に接するめっき層を形成する工程とを経て形成される。シート層は、たとえばスパッタリング法によって裏面側端子５０の端面に形成される。次に、たとえば感光性を有するレジスト層によってシード層を覆い、そのレジスト層を感光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によってマスクから露出したシード層の表面にめっき金属を析出させてめっき層を形成する。これにより、シード層およびめっき層の積層体からなる接続部材８６０が形成される。そして、接続部材８６０の形成後、マスクを除去する。なお、Ｃｕの柱状材によって接続部材８６０を形成してもよい。

次に、不要なシード層を除去する。具体的には、シード層のうちめっき層に覆われたブブ以外のシード層を除去する。不要なシード層は、たとえばウェットエッチングによって除去される。

図１２に示すように、半導体装置１Ａの製造方法は、第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０をそれぞれ第２樹脂層８３０Ｂ上に搭載する工程を備えている。この工程は、裏面側端子５０に接合層ＳＤを形成する工程と、接合層に第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０を接合する工程と、を有している。図１２では、各半導体素子１０Ａ，１０Ｂが接合層ＳＤに接合された状態を示しているが、図示されていない制御回路素子２０も、図示されていない接合層ＳＤに接合されている。

接合層ＳＤを形成する工程では、まず、裏面側端子５０の端面にバリア層を形成する。バリア層は、たとえば裏面側端子５０を導電経路とした電解めっき法によって形成される。次に、電解めっき法によって、バリア層上にめっき金属としてＳｎ（錫）を含む合金を析出させることによってはんだ層を形成する。このように、接合層ＳＤは、バリア層とはんだ層との積層体からなる。その後、リフロー処理によってはんだ層を溶融することで、ラフネスのあるはんだ層の表面を平滑化する。この平滑化によって、はんだ層と各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０のはんだ層とを接合させたときのボイドの発生を抑制できる。

接合層ＳＤに第１半導体素子１０Ａ、第２半導体素子１０Ｂおよび制御回路素子２０を接合する工程では、各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０のそれぞれをフリップチップボンディング（ＦＣＢ：Flip Chip Bonding）によって接合層ＳＤ上に搭載する。まず、たとえば電解めっき法によって、各半導体素子１０Ａ，１０Ｂのソース電極端子１４Ａ，１４Ｂおよびゲート電極端子１５Ａ，１５Ｂと制御回路素子２０の制御回路内部端子２１とのそれぞれに、めっき金属としてＳｎを含む合金を析出することによってはんだ層を形成する。このはんだ層は、接合層ＳＤのはんだ層と同じ材料からなる。各半導体素子１０Ａ，１０Ｂのソース電極端子１４Ａ，１４Ｂおよびゲート電極端子１５Ａ，１５Ｂおよび制御回路素子２０の制御回路内部端子２１のはんだ層についても、接合層ＳＤのはんだ層と同様に、リフロー処理によって表面を平滑化する。

次に、たとえば、接合層ＳＤにフラックスを塗布した後、たとえばフリップチップボインダを用いて各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０を接合層ＳＤ上に載置する。これにより、各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０はそれぞれ、裏面側端子５０に仮付けされる。その後、リフロー処理によって接合層ＳＤのはんだ層と、各半導体素子１０Ａ，１０Ｂのソース電極端子１４Ａ，１４Ｂおよびゲート電極端子１５Ａ，１５Ｂのはんだ層と制御回路素子２０の制御回路内部端子２１のはんだ層とをそれぞれ液相状態とした後、冷却によってこれらはんだ層を固化させることによって接合層ＳＤと、各半導体素子１０Ａ，１０Ｂのソース電極端子１４Ａ，１４Ｂおよびゲート電極端子１５Ａ，１５Ｂと制御回路素子２０の制御回路内部端子２１とが接続される。

図１３に示すように、半導体装置１Ａの製造方法は、第１樹脂層８３０Ａを形成する工程を備えている。第１樹脂層８３０Ａは、半導体装置１Ａの第１樹脂層３０Ａを構成する層であり、たとえば黒色のエポキシ樹脂からなる。本実施形態では、第１樹脂層８３０Ａは、第２樹脂層８３０Ｂと同じ材料からなる。第１樹脂層８３０Ａは、各半導体素子１０Ａ，１０Ｂ、制御回路素子２０および接続部材８６０をそれぞれ封止するように形成されている。第１樹脂層８３０Ａは、たとえばトランスファ成型またはコンプレッション成型によって形成される。

図１４に示すように、半導体装置１Ａの製造方法は、第１樹脂層８３０Ａをｚ方向に除去する工程を備えている。より詳細には、機械研削によって第１樹脂層８３０Ａのうちｚ方向における第２樹脂層８３０Ｂとは反対側の部分を除去する。このとき、機械研削によって接続部材８６０のうちｚ方向における基板主面８０１とは反対側の部分も併せて除去してもよい。これにより、第１樹脂層８３０Ａの厚さが薄くなり、接続部材８６０のｚ方向の両端面のうち第２樹脂層８３０Ｂとは反対側の端面が第１樹脂層８３０Ａからｚ方向に露出する。これにより、接続部材６０が形成される。また、第１半導体素子１０Ａの第１素子主面１０Ａｓおよび第２半導体素子１０Ｂの第２素子主面１０Ｂｓが第１樹脂層８３０Ａからｚ方向に露出する。

図１５〜図１７に示すように、半導体装置１Ａの製造方法は、主面側端子４０を形成する工程を備えている。
図１５に示すように、まず、第１樹脂層８３０Ａの樹脂主面８３０Ａｓの全体にわたり主面側シード層８４０ａを形成する。主面側シード層８４０ａは、各半導体装置１Ａ，１Ｂのドレイン電極１１Ａ，１１Ｂ上にも形成される。主面側シード層８４０ａは、Ｔｉからなり、たとえばスパッタリング法によって樹脂主面８３０Ａｓに形成される。次に、主面側シード層８４０ａを導電経路とした電解めっき法によって主面側シード層８４０ａの表面にめっき金属を析出させて主面側めっき層８４０ｂを形成する。主面側めっき層８４０ｂは、主面側シード層８４０ａのｚ方向の表面の全体にわたり形成される。

図１６に示すように、たとえば感光性を有するレジスト層によって主面側めっき層８４０ｂを覆い、そのレジスト層を感光・現像し、開口を有するマスクＭＫを形成する。マスクＭＫは、主面側めっき層８４０ｂのうち第１主面側端子４１が形成される領域および第２主面側端子４２が形成される領域を覆う。つまり、マスクＭＫの開口は、第１主面側端子４１および第２主面側端子４２が形成される領域以外の領域を開口する。次に、エッチングによってマスクＭＫの開口から露出した主面側めっき層８４０ｂを除去した後、マスクＭＫの開口から露出した主面側シード層８４０ａを除去する。その後、図１７に示すように、マスクＭＫを除去する。これにより、外部電極層４０ｃが形成される前の第１主面側端子８４１および第２主面側端子８４２が形成される。これら第１主面側端子８４１および第２主面側端子８４２は、半導体装置１Ａの第１主面側端子４１および第２主面側端子４２を構成するものである。

図１８に示すように、半導体装置１Ａの製造方法は、第２樹脂層８３０Ｂから支持基板８００を分離する工程を備えている。たとえば、機械研削またはデボンドによって第２樹脂層８３０Ｂから支持基板８００が分離される。この工程において、裏面側端子５０からバリア層が分離される。

図１９に示すように、半導体装置１Ａの製造方法は、主面側端子４０のうち第１樹脂層８３０Ａからｚ方向に露出した面と、裏面側端子５０のうち第２樹脂層８３０Ｂからｚ方向に露出した面とのそれぞれにめっき層を形成する工程を備えている。めっき層は、たとえば、無電解めっき法によってめっき金属、たとえばＮｉとＰｄとＡｕとをこの順番で析出させることで形成される。

半導体装置１Ａの製造方法は、半導体装置１Ａを個片化する工程を備えている。この工程では、第１樹脂層８３０Ａまたは第２樹脂層８３０Ｂにダイシングテープを貼り付け、たとえばダイシングブレードによって第１樹脂層８３０Ａおよび第２樹脂層８３０Ｂを図１９の切断線ＣＬに沿って切断する。以上の工程を経て、半導体装置１Ａが製造される。

（作用）
本実施形態の作用について説明する。
半導体装置１Ａは、主面側端子４０および裏面側端子５０を有することによって、半導体装置１Ａを実装基板に実装する場合、樹脂主面３０ｓを実装基板に対面させるような半導体装置１Ａの向きで実装基板に半導体装置１Ａを実装することができ、樹脂裏面３０ｒを実装基板に対面させるような半導体装置１Ａの向きで実装基板に半導体装置１Ａを実装することができる。また、ｚ方向に離間した第１実装基板と第２実装基板との間に半導体装置１Ａを配置し、第１実装基板にたとえば主面側端子４０を接続させ、第２実装基板にたとえば裏面側端子５０を接続させてもよい。この構成によれば、第１実装基板と第２実装基板とをｚ方向から視て互いに重なるように配置することができ、ｚ方向と直交する方向における実装基板の小型化を図ることができる。

ところで、半導体装置１Ａの主面側端子４０および裏面側端子５０のようにｚ方向の両側に外部の電子部品と接続するための端子を設ける構造として、第１構造および第２構造が考えられる。第１構造は、ガラスエポキシ基板等の基板の基板主面および基板裏面のそれぞれにたとえば銅箔などの端子が設けられる構造である。第２構造は、ガラスエポキシ基板等の基板の基板主面に半導体素子を搭載し、半導体素子を封止するように基板主面上に封止樹脂形成され、封止樹脂のうちｚ方向の基板とは反対側の面と基板裏面とに端子が設けられる構造である。

しかし、これら第１構造および第２構造はそれぞれ、ガラスエポキシ基板等の基板が用いられるため、コストが高くなる。その点、本実施形態では、封止樹脂３０の樹脂主面３０ｓおよび樹脂裏面３０ｒのそれぞれに端子（主面側端子４０および裏面側端子５０）が形成されるため、ガラスエポキシ基板等の基板が不要となる。したがって、半導体装置１Ａは、基板を用いる第１構造および第２構造と比較して、コストを低減できる。

（効果）
本実施形態の半導体装置１Ａによれば、以下の効果が得られる。
（１−１）半導体装置１Ａは、第１半導体素子１０Ａおよび第２半導体素子１０Ｂのそれぞれに個別に電気的に接続された主面側端子４０と、第１半導体素子１０Ａおよび第２半導体素子１０Ｂのそれぞれに個別に電気的に接続された裏面側端子５０と、を備えている。主面側端子４０は、第１半導体素子１０Ａおよび第２半導体素子１０Ｂを封止する封止樹脂３０の樹脂主面３０ｓに形成されている。裏面側端子５０は、封止樹脂３０の樹脂裏面３０ｒに形成されている。この構成によれば、半導体装置１Ａを実装基板に実装する場合、樹脂主面３０ｓが実装基板と対面するように配置してもよいし、樹脂裏面３０ｒが実装基板と対面するように配置してもよい。したがって、半導体装置１Ａの配置の自由度を向上できる。加えて、樹脂主面３０ｓおよび樹脂裏面３０ｒの一方のみに端子を有する半導体装置と比較して、ｚ方向における封止樹脂３０の反り、すなわちｚ方向における半導体装置１Ａの反りを抑制できる。

（１−２）半導体装置１Ａは、複数の主面側端子４０を有している。この構成によれば、複数の半導体素子に対応した主面側端子を設けることができるため、半導体装置１Ａは、各半導体素子に個別に電気的に接続する端子を備えることができる。換言すると、主面側端子４０は、第１半導体素子１０Ａのドレイン電極１１Ａを外部に取り出すための第１主面側端子４１と、第２半導体素子１０Ｂのドレイン電極１１Ｂを外部に取り出すための第２主面側端子４２と、を有している。これにより、半導体装置１Ａの樹脂主面３０ｓを実装基板と対面するように半導体装置１Ａを実装基板に実装する場合、実装基板と各主面側端子４１，４２を通じて各半導体素子１０Ａ，１０Ｂのドレイン電極１１Ａ，１１Ｂとを個別に電気的に接続することができる。

（１−３）主面側端子４０は、封止樹脂３０の樹脂主面３０ｓ上に形成されている。この構成によれば、封止樹脂３０の形成後に主面側端子４０を形成することができるため、樹脂主面３０ｓに対して主面側端子４０の配置位置の自由度を向上させることができる。

（１−４）第１半導体素子１０Ａは、ｚ方向においてドレイン電極１１Ａが樹脂主面３０ｓからｚ方向に露出する位置に配置されている。第１主面側端子４１は、ドレイン電極１１Ａに直接的に接続されている。この構成によれば、第１半導体素子１０Ａのドレイン電極１１Ａと第１主面側端子４１との間のインダクタンスを低減することができる。

（１−５）半導体装置１Ａは、複数の裏面側端子５０を有している。この構成によれば、複数の半導体素子に対応した裏面側端子を設けることができるため、半導体装置１Ａは、各半導体素子に個別に電気的に接続する端子を備えることができる。換言すると、裏面側端子５０は、第１半導体素子１０Ａのソース電極１２Ａを外部に取り出すための第１裏面側端子５１と、第２半導体素子１０Ｂのソース電極１２Ｂを外部に取り出すための第２裏面側端子５２と、を有している。これにより、半導体装置１Ａの樹脂裏面３０ｒを実装基板と対面するように半導体装置１Ａを実装基板に実装する場合、実装基板と各裏面側端子５１，５２を通じて各半導体素子１０Ａ，１０Ｂのソース電極１２Ａ，１２Ｂを個別に電気的に接続することができる。

また、裏面側端子５０は、制御回路素子２０の制御回路電極２２を外部に取り出すための複数の制御回路端子５８を有している。これにより、半導体装置１Ａの樹脂裏面３０ｒを実装基板と対面するように半導体装置１Ａを実装基板に実装する場合、実装基板と複数の制御回路端子５８を通じて制御回路素子２０の複数の制御回路電極２２を個別に電気的に接続することができる。

（１−６）第１半導体素子１０Ａは、ソース電極１２Ａとｚ方向において重なる部分からｚ方向に延びるソース電極端子１４Ａを有している。第１裏面側端子５１は、ソース電極端子１４Ａと接続されている。この構成によれば、ソース電極１２Ａと第１裏面側端子５１との間の導電経路を短くすることができるため、ソース電極１２Ａと第１裏面側端子５１との間のインダクタンスを低減することができる。

（１−７）ｚ方向から視て、第１裏面側端子５１の面積は、複数のソース電極端子１４Ａの合計の面積よりも大きい。この構成によれば、樹脂裏面３０ｒから露出する第１裏面側端子５１を通じて第１半導体素子１０Ａを好適に放熱することができる。

（１−８）第１半導体素子１０Ａは、ゲート電極１３Ａとｚ方向において重なる部分からｚ方向に延びるゲート電極端子１５Ａを有している。第１制御配線５３は、ゲート電極端子１５Ａと接続されている。この構成によれば、ゲート電極１３Ａと第１制御配線５３との間の導電経路を短くすることができるため、ゲート電極１３Ａと第１制御配線５３との間のインダクタンスを低減することができる。

（１−９）第２半導体素子１０Ｂは、ソース電極１２Ｂとｚ方向において重なる部分からｚ方向に延びるソース電極端子１４Ｂを有している。第２裏面側端子５２は、ソース電極端子１４Ｂと接続されている。この構成によれば、ソース電極１２Ｂと第２裏面側端子５２との間の導電経路を短くすることができるため、ソース電極１２Ｂと第２裏面側端子５２との間のインダクタンスを低減することができる。

（１−１０）ｚ方向から視て、第２裏面側端子５２の面積は、複数のソース電極端子１４Ｂの合計の面積よりも大きい。この構成によれば、樹脂裏面３０ｒから露出する第２裏面側端子５２を通じて第２半導体素子１０Ｂを好適に放熱することができる。

（１−１１）第２半導体素子１０Ｂは、ゲート電極１３Ｂとｚ方向において重なる部分からｚ方向に延びるゲート電極端子１５Ｂを有している。第２制御配線５４は、ゲート電極端子１５Ｂと接続されている。この構成によれば、ゲート電極１３Ｂと第２制御配線５４との間の導電経路を短くすることができるため、ゲート電極１３Ｂと第２制御配線５４との間のインダクタンスを低減することができる。

（１−１２）制御回路素子２０は、制御回路素子２０とｚ方向において重なる部分からｚ方向に延びる複数の制御回路内部端子２１を有している。制御回路内部端子２１は、接続配線５５、グランド配線５６および制御回路端子５８とそれぞれ接続されている。この構成によれば、制御回路素子２０の制御回路電極２２と接続配線５５との間の導電経路および制御回路電極２２と制御回路端子５８との間の導電経路をそれぞれ短くすることができる。したがって、制御回路電極２２と接続配線５５との間のインダクタンスおよび制御回路電極２２と制御回路端子５８の間のインダクタンスをそれぞれ低減することができる。

（１−１３）半導体装置１Ａは、第１裏面側端子５１と第２主面側端子４２とを接続する導電性の接続部材６０を有している。この構成によれば、半導体装置１Ａの内部で第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとを電気的に接続することができる。これにより、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとの導電経路の長さが短くなるため、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとの間のインダクタンスを低減することができる。

（１−１４）ｚ方向から視て、接続部材６０は、第１半導体素子１０Ａと第２半導体素子１０Ｂとの間に配置されている。この構成によれば、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとの導電経路の長さが短くなる。したがって、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとの間のインダクタンスを低減することができる。

（１−１５）半導体装置１Ａは、制御回路素子２０を備えている。制御回路素子２０は、封止樹脂３０によって封止されている。この構成によれば、半導体装置１Ａの外部に制御回路素子２０が設けられる構成と比較して、各半導体素子１０Ａ，１０Ｂと制御回路素子２０との間の導電経路を短くすることができる。したがって、各半導体素子１０Ａ，１０Ｂと制御回路素子２０との間のインダクタンスを低減することができる。

（１−１６）半導体装置１Ａは、制御回路素子２０と第１半導体素子１０Ａのゲート電極１３Ａとを接続する第１制御配線５３を有している。この構成によれば、ゲート電極１３Ａと制御回路素子２０との導電経路が短くなるため、ゲート電極１３Ａと制御回路素子２０との間のインダクタンスを低減することができる。

（１−１７）半導体装置１Ａは、制御回路素子２０と第２半導体素子１０Ｂのゲート電極１３Ｂとを接続する第２制御配線５４を有している。この構成によれば、ゲート電極１３Ｂと制御回路素子２０との導電経路が短くなるため、ゲート電極１３Ｂと制御回路素子２０との間のインダクタンスを低減することができる。

（１−１８）裏面側端子５０は、裏面側シード層５０ａおよび裏面側めっき層５０ｂの積層体からなる。この構成によれば、裏面側端子５０をたとえば金属板から構成される場合と比較して、裏面側端子５０のｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ａの低背化を図ることができる。

また、ガラスエポキシ基板等の基板と、基板の基板主面上に形成された樹脂層とを備える半導体装置の構成（上記第２構造）と比較して、第２樹脂層３０Ｂのｚ方向の大きさを基板のｚ方向の大きさよりも小さくすることができるため、半導体装置１Ａの低背化を図ることができる。

（１−１９）第１半導体素子１０Ａの第１素子主面１０Ａｓおよび第２半導体素子１０Ｂの第２素子主面１０Ｂｓはそれぞれ、樹脂主面３０ｓから露出するように形成されている。この構成によれば、第１樹脂層３０Ａのｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ａの低背化を図ることができる。

（１−２０）主面側端子４０は、主面側シード層４０ａおよび主面側めっき層４０ｂの積層体からなる。この構成によれば、主面側端子４０をたとえば金属板から構成される場合と比較して、主面側端子４０のｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ａの低背化を図ることができる。

（１−２１）半導体装置１Ａの製造方法は、支持基板８００の基板主面８０１上に裏面側端子５０を形成する工程と、裏面側端子５０をｚ方向において露出するように裏面側端子５０を封止する第２樹脂層８３０Ｂを形成する工程と、第２樹脂層８３０Ｂ上に第１半導体素子１０Ａおよび第２半導体素子１０Ｂを搭載し、各半導体素子１０Ａ，１０Ｂと裏面側端子５０を接続する工程と、第１半導体素子１０Ａおよび第２半導体素子１０Ｂを封止する第１樹脂層８３０Ａを形成する工程と、第１樹脂層８３０Ａから露出し、各半導体素子１０Ａ，１０Ｂと接続する主面側端子４０を形成する工程と、を備えている。この構成によれば、半導体装置１Ａを実装基板に実装する場合、樹脂主面３０ｓが実装基板と対面するように配置してもよいし、樹脂裏面３０ｒが実装基板と対面するように配置してもよい。したがって、半導体装置１Ａの配置の自由度を向上できる。

［第２実施形態］
図２０〜図３３を参照して、第２実施形態の半導体装置１Ｂについて説明する。本実施形態の半導体装置１Ｂは、第１実施形態の半導体装置１Ａと比較して、制御回路素子２０が省略された点と、第１半導体素子１０Ａの向きとが異なる。以下の説明において、第１実施形態の半導体装置１Ａと共通する構成要素については同一の符号を付し、その説明を省略する。

（半導体装置の構成）
図２０〜図２４に示すように、半導体装置１Ｂは、第１半導体素子１０Ａおよび第２半導体素子１０Ｂが封止樹脂３０によって封止された構成である。封止樹脂３０の樹脂主面３０ｓには主面側端子７０が形成されており、樹脂裏面３０ｒには裏面側端子８０が形成されている。主面側端子７０および裏面側端子８０はそれぞれ、導電性の材料からなり、たとえばＣｕからなる。

図２３に示すように、第１半導体素子１０Ａおよび第２半導体素子１０Ｂは、ｚ方向から視て、封止樹脂３０のｘ方向の中央に配置されており、かつｙ方向において互いに離間して配列されている。第１半導体素子１０Ａは、ｙ方向において第２半導体素子１０Ｂよりも樹脂側面３２の近くに配置されている。各半導体素子１０Ａ，１０Ｂは、第１実施形態と同様に、封止樹脂３０の第２樹脂層３０Ｂに搭載されており、第１樹脂層３０Ａによって封止されている。各半導体素子１０Ａ，１０Ｂの構成は、第１実施形態の各半導体素子１０Ａ，１０Ｂの構成と同様である。

図２４に示すように、本実施形態では、第１半導体素子１０Ａは、第１素子裏面１０Ａｒが樹脂裏面３０ｒと同じ側を向き、第１素子主面１０Ａｓが樹脂主面３０ｓと同じ側を向くように配置されている。これにより、第１半導体素子１０Ａのソース電極端子１４Ａおよびゲート電極端子１５Ａはそれぞれ、第１半導体素子１０Ａから第２樹脂層３０Ｂに向けて延びており、裏面側端子８０に接続されている。

第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂裏面３０ｒと同じ側を向き、第２素子裏面１０Ｂｒが樹脂主面３０ｓと同じ側を向いている。これにより、第２半導体素子１０Ｂのソース電極端子１４Ｂおよびゲート電極端子１５Ｂはそれぞれ、第２半導体素子１０Ｂから樹脂主面３０ｓに向けて延びており、主面側端子７０に接続されている。

このように、本実施形態では、ｚ方向において、第１半導体素子１０Ａと第２半導体素子１０Ｂとが反対向きに配置されている。このため、第１半導体素子１０Ａの第１素子主面１０Ａｓは第１実施形態と同様に樹脂主面３０ｓからｚ方向に露出する一方、第２半導体素子１０Ｂの第２素子主面１０Ｂｓは樹脂主面３０ｓからｚ方向に露出していない。

図２１および図２４に示すように、主面側端子７０は、第１半導体素子１０Ａおよび第２半導体素子１０Ｂと外部の実装基板や電子部品とを電気的に接続するための端子であり、樹脂主面３０ｓからｚ方向に露出するように形成されている。本実施形態では、主面側端子７０は、樹脂主面３０ｓ上に形成されている。

図２４に示すように、主面側端子７０は、主面側めっき層７０ｂを含んでいる。より詳細には、主面側端子７０は、主面側シード層７０ａと主面側めっき層７０ｂとの積層体からなる。主面側シード層７０ａはＴｉ層からなる。主面側めっき層７０ｂは、主面側シード層７０ａに接する層であって、Ｃｕ層からなる。主面側めっき層７０ｂは、主面側シード層７０ａを導電経路とする電解めっきによって形成されている。主面側シード層７０ａは、第１半導体素子１０Ａの第１素子主面１０Ａｓ上と第２半導体素子１０Ｂに対応する樹脂主面３０ｓ上に形成されている。主面側めっき層７０ｂは、主面側シード層７０ａに対してｚ方向において各半導体素子１０Ａ，１０Ｂとは反対側に積層されている。主面側めっき層７０ｂのｚ方向の大きさは、主面側シード層７０ａのｚ方向の大きさよりも大きい。

主面側めっき層７０ｂは、さらにめっき金属によって覆われている。すなわち主面側端子７０は、主面側めっき層７０ｂ上に外部電極層７０ｃを有している。外部電極層７０ｃは、たとえば、無電解めっきによってめっき金属、たとえばＮｉとＰｄとＡｕとをこの順番に析出させることによって形成されている。

図２１に示すように、半導体装置１Ｂは、複数の主面側端子７０を有している。本実施形態では、半導体装置１Ｂは、主面側端子７０として、第１主面側端子７１、第２主面側端子７２および第２制御端子７３を有している。

第１主面側端子７１は、第１半導体素子１０Ａのドレイン電極１１Ａと、半導体装置１Ｂの外部の実装基板や電子部品と電気的に接続するための端子である。第１主面側端子７１は、ｚ方向から視て、樹脂主面３０ｓのうちｘ方向の中央かつｙ方向において樹脂主面３０ｓの中央よりも樹脂側面３２の近くに配置されている。第１主面側端子７１は、第１半導体素子１０Ａとｚ方向に重なるように配置されている。図２４に示すように、第１主面側端子７１は、第１半導体素子１０Ａのドレイン電極１１Ａに接続されている。第１主面側端子７１は、直接的にドレイン電極１１Ａに接続されている。より詳細には、第１主面側端子７１は、内部電極を介さずにドレイン電極１１Ａ上に形成されている。本実施形態では、第１主面側端子７１は、ドレイン電極１１Ａに接触した状態でドレイン電極１１Ａに接合されている。

第２主面側端子７２は、第２半導体素子１０Ｂのソース電極１２Ｂと、半導体装置１Ｂの外部の実装基板や電子部品と電気的に接続するための端子である。図２１に示すように、第２主面側端子７２は、ｚ方向から視て、樹脂主面３０ｓのうちｘ方向の中央かつｙ方向において樹脂主面３０ｓの中央よりも樹脂側面３１の近くに配置されている。図２４に示すように、第２主面側端子７２は、第２半導体素子１０Ｂとｚ方向に重なるように配置されている。第２主面側端子７２は、第２半導体素子１０Ｂのソース電極端子１４Ｂと接続されている。このように、第２主面側端子７２は、複数のソース電極端子１４Ｂを介してソース電極１２Ｂと間接的に接続されている。

ｚ方向から視て、第２主面側端子７２のｘ方向の大きさは、第１主面側端子７１のｘ方向の大きさよりも大きい。第２主面側端子７２のｙ方向の大きさは、第１主面側端子７１のｙ方向の大きさと概ね等しい。ｚ方向から視て、第２主面側端子７２の面積は、第１主面側端子７１の面積よりも大きい。ｚ方向から視て、第２主面側端子７２の面積は、複数のソース電極端子１４Ｂの合計の面積よりも大きい。

第２制御端子７３は、第２半導体素子１０Ｂのゲート電極１３Ｂと、半導体装置１Ｂの外部の実装基板や電子部品と電気的に接続するための端子である。図２１に示すように、第２主面側端子７２の四隅のうちｘ方向において樹脂側面３４に近い方かつｙ方向において樹脂側面３２に近い方の端部に配置されている。このため、第２制御端子７３は、ｘ方向において樹脂主面３０ｓの中央よりも樹脂側面３４の近くに配置されている。第２制御端子７３は、第２半導体素子１０Ｂのゲート電極端子１５Ｂ（図２２参照）と接続されている。このように、第２制御端子７３は、ゲート電極端子１５Ｂを介してゲート電極１３Ｂと間接的に接続されている。また、ｚ方向から視て、第２制御端子７３の面積は、ゲート電極端子１５Ｂの面積よりも大きい。

図２３および図２４に示すように、裏面側端子８０は、樹脂裏面３０ｒからｚ方向に露出するように形成されている。図２４に示すように、裏面側端子８０は、裏面側めっき層８０ｂを含んでいる。より詳細には、裏面側端子８０は、裏面側シード層８０ａと裏面側めっき層８０ｂとの積層体からなる。裏面側シード層８０ａはＴｉ層からなる。裏面側めっき層８０ｂは、裏面側シード層８０ａに接する層であって、Ｃｕ層からなる。裏面側めっき層８０ｂは、裏面側シード層８０ａを導電経路とする電解めっきによって形成されている。裏面側シード層８０ａは、樹脂裏面３０ｒからｚ方向に露出する層であり、本実施形態では樹脂裏面３０ｒと面一となるように形成されている。裏面側めっき層８０ｂは、裏面側シード層８０ａから第１樹脂層３０Ａに向けて延びる層であり、第２樹脂層３０Ｂからｚ方向に露出するように形成されている。裏面側めっき層８０ｂのｚ方向の大きさは、裏面側シード層８０ａのｚ方向の大きさよりも大きい。

裏面側シード層８０ａのうちｚ方向における裏面側めっき層８０ｂとは反対側は、めっき金属によって覆われている。すなわち裏面側端子８０は、裏面側シード層８０ａ上に外部電極層８０ｃを有している。外部電極層８０ｃは、たとえば、無電解めっきによってめっき金属、たとえばＮｉとＰｄとＡｕとをこの順番に析出させることによって形成されている。

本実施形態では、裏面側端子８０のｚ方向の大きさは、主面側端子７０のｚ方向の大きさよりも大きい。なお、主面側端子７０および裏面側端子８０のそれぞれのｚ方向の大きさは任意に変更可能である。たとえば、主面側端子７０のｚ方向の大きさと裏面側端子８０のｚ方向の大きさとは互いに等しくてもよい。

図２３に示すように、半導体装置１Ｂは、複数の裏面側端子８０を有している。本実施形態では、半導体装置１Ｂは、裏面側端子８０として、共通裏面側端子８１、第１制御端子８２および複数（本実施形態では３個）のダミー端子８３を有している。

共通裏面側端子８１は、ｚ方向から視て、樹脂主面３０ｓのうちｘ方向の中央かつｙ方向において樹脂側面３２寄りに配置されている。ｚ方向から視た共通裏面側端子８１の形状は、凸形状である。共通裏面側端子８１は、第１半導体素子１０Ａおよび第２半導体素子１０Ｂとｚ方向に重なるように配置されている。より詳細には、共通裏面側端子８１は、第１半導体素子１０Ａのソース電極１２Ａおよび第２半導体素子１０Ｂのドレイン電極１１Ｂとｚ方向に重なるように配置されている。

第１半導体素子１０Ａのソース電極１２Ａは、複数のソース電極端子１４Ａを介して共通裏面側端子８１と接続されている。また第２素子主面１０Ｂｓは、共通裏面側端子８１に接続されている。これにより、ドレイン電極１１Ｂは、共通裏面側端子８１に電気的に接続されている。このように、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとは、共通裏面側端子８１を介して電気的に接続されている。このため、共通裏面側端子８１は、半導体装置１Ａの出力端子を構成しているともいえる。図２４に示すように、共通裏面側端子８１は、複数のソース電極端子１４Ａおよび接合層ＳＤを介してソース電極１２Ａと間接的に接続されており、接合層ＳＤによってドレイン電極１１Ｂと直接的に接続されている。

図２３に示すように、第１制御端子８２および各ダミー端子８３は、ｚ方向から視て、樹脂主面３０ｓのうちｙ方向において共通裏面側端子８１よりも樹脂側面３２の近くに配置されている。第１制御端子８２および各ダミー端子８３は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。第１制御端子８２は、ｘ方向において各ダミー端子８３よりも樹脂側面３４の近くに配置されている。ｚ方向から視て、第１制御端子８２の一部および各ダミー端子８３の一部はそれぞれ、第１半導体素子１０Ａと重なっている。

第１制御端子８２は、第１半導体素子１０Ａのゲート電極１３Ａと半導体装置１Ｂの外部の実装基板や電子部品と接続するための端子である。第１制御端子８２の一部は、ｚ方向から視て、ゲート電極１３Ａに形成されたゲート電極端子１５Ａと重なっている。第１制御端子８２は、接合層ＳＤ（図示略）を介してゲート電極端子１５Ａと接続されている。このように、第１制御端子８２は、ゲート電極端子１５Ａおよび接合層ＳＤを介してゲート電極１３Ａと間接的に接続されている。

各ダミー端子８３は、第１半導体素子１０Ａのソース電極１２Ａと半導体装置１Ｂの外部の実装基板や電子部品と接続するための端子である。ダミー端子８３は、たとえば第１半導体素子１０Ａに流れる電流の大きさを検出する端子として構成されてもよい。各ダミー端子８３の一部は、ｚ方向から視て、ソース電極１２Ａに形成されたソース電極端子１４Ａと重なっている。各ダミー端子８３は、接合層ＳＤ（図示略）を介してソース電極端子１４Ａと接続されている。このように、各ダミー端子８３は、ソース電極端子１４Ａを介してソース電極１２Ａと間接的に接続されている。

（半導体装置の製造方法）
図２５〜図３１を参照して、本実施形態の半導体装置１Ｂの製造方法について説明する。なお、理解を容易にするため、図２５〜図３１では、便宜上、１個の半導体装置１Ｂの製造工程について示している。実際には、複数の半導体装置１Ｂが同時に製造される。なお、半導体装置１Ｂの製造方法について、第１実施形態の半導体装置１Ａの製造方法と共通する工程については簡易に説明する場合がある。

図２５に示すように、半導体装置１Ｂの製造方法は、第１実施形態と同様に、裏面側端子８０を形成する工程、第２樹脂層８３０Ｂを形成する工程、および、第２樹脂層８３０Ｂをｚ方向に除去する工程を備えている。図２５は、第２樹脂層８３０Ｂをｚ方向に除去する工程の後の状態を示している。第２樹脂層８３０Ｂの厚さ（第２樹脂層８３０Ｂのｚ方向の大きさ）は、半導体装置１Ｂの第２樹脂層３０Ｂの厚さ（第２樹脂層３０Ｂのｚ方向の大きさ）と等しい。

図２６に示すように、半導体装置１Ｂの製造方法は、裏面側端子８０に第１半導体素子１０Ａおよび第２半導体素子１０Ｂを搭載する工程を備えている。第１半導体素子１０Ａを裏面側端子８０に搭載する工程は、第１実施形態の第１半導体素子１０Ａを裏面側端子５０に搭載する工程と同じである。第２半導体素子１０Ｂを裏面側端子８０に搭載する工程は、裏面側端子８０に対する第２半導体素子１０Ｂの搭載向きが異なるが、第１実施形態の第２半導体素子１０Ｂを裏面側端子５０に搭載する工程と同じである。

図２７に示すように、半導体装置１Ｂの製造方法は、第１樹脂層８３０Ａを形成する工程を備えている。第１樹脂層８３０Ａを形成する工程は、第１実施形態の第１樹脂層８３０Ａを形成する工程と同様である。

図２８に示すように、半導体装置１Ｂの製造方法は、第１樹脂層８３０Ａをｚ方向に除去する工程を備えている。第１樹脂層８３０Ａをｚ方向に除去する工程は、第１実施形態の第１樹脂層８３０Ａをｚ方向に除去する工程と同様である。図２８は、第１樹脂層８３０Ａをｚ方向に除去する工程の後の状態を示している。第１樹脂層８３０Ａの厚さ（第１樹脂層８３０Ａのｚ方向の大きさ）は、半導体装置１Ｂの第１樹脂層３０Ａの厚さ（第１樹脂層３０Ａのｚ方向の大きさ）と等しい。

図２９に示すように、半導体装置１Ｂの製造方法は、主面側端子７０を形成する工程を備えている。主面側端子７０を形成する工程は、第１実施形態の主面側端子４０を形成する工程と同様である。

図３０に示すように、半導体装置１Ｂの製造方法は、第２樹脂層８３０Ｂから支持基板８００を分離する工程を備えている。第２樹脂層８３０Ｂから支持基板８００を分離する工程は、第１実施形態の第２樹脂層８３０Ｂから支持基板８００を分離する工程と同様である。

図３１に示すように、半導体装置１Ｂの製造方法は、主面側端子７０のｚ方向に露出した面および裏面側端子８０のｚ方向に露出した面のそれぞれにめっき層を形成する工程を備えている。

半導体装置１Ｂの製造方法は、半導体装置１Ｂを個片化する工程を備えている。半導体装置１Ｂを個片化する工程は、第１実施形態の半導体装置１Ａを個片化する工程と同様である。以上の工程を経て、半導体装置１Ｂが製造される。

本実施形態の半導体装置１Ｂによれば、第１実施形態の半導体装置１Ａの（１−１）〜（１−１０）の効果に加え、以下の効果が得られる。
（２−１）共通裏面側端子８１は、第１半導体素子１０Ａのソース電極１２Ａと第２半導体素子１０Ｂのドレイン電極１１Ｂとを電気的に接続している。この構成によれば、第１実施形態の接続部材６０が不要となるため、半導体装置１Ｂの部品点数を低減することができる。

（２−２）共通裏面側端子８１は、ｚ方向から視て、第１半導体素子１０Ａおよび第２半導体素子１０Ｂと重なるように配置されている。この構成によれば、ｚ方向から視て、共通裏面側端子８１の面積を大きく取ることができるため、共通裏面側端子８１を介して各半導体素子１０Ａ，１０Ｂの熱を半導体装置１Ｂの外部に良好に放出することができる。したがって、各半導体素子１０Ａ，１０Ｂの放熱性の向上を図ることができる。

（２−３）裏面側端子８０は、裏面側シード層８０ａおよび裏面側めっき層８０ｂの積層体からなる。この構成によれば、裏面側端子８０をたとえば金属板から構成される場合と比較して、裏面側端子８０のｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ｂの低背化を図ることができる。

また、ガラスエポキシ基板等の基板と、基板の基板主面上に形成された樹脂層とを備える半導体装置の構成（第１実施形態の作用で説明した第２構造）と比較して、第２樹脂層３０Ｂのｚ方向の大きさを基板のｚ方向の大きさよりも小さくすることができるため、半導体装置１Ｂの低背化を図ることができる。

（２−４）第１半導体素子１０Ａの第１素子主面１０Ａｓは、樹脂主面３０ｓから露出するように形成されている。この構成によれば、第１樹脂層３０Ａのｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ｂの低背化を図ることができる。

（２−５）主面側端子７０は、主面側シード層７０ａおよび主面側めっき層７０ｂの積層体からなる。この構成によれば、主面側端子７０をたとえば金属板から構成される場合と比較して、主面側端子７０のｚ方向の大きさを小さくすることができる。したがって、半導体装置１Ｂの低背化を図ることができる。

［変更例］
上記各実施形態は本開示に関する半導体装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記各実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。

・第１実施形態において、ｚ方向から視た主面側端子４０の形状は任意に変更可能である。一例では、ｚ方向から視た第１主面側端子４１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状であってもよい。ｚ方向から視て、第２主面側端子４２が制御回路素子２０と重なるように、第２主面側端子４２がｘ方向に延びていてもよい。

・第１実施形態において、主面側端子４０の構成は任意に変更可能である。一例では、主面側端子４０として、第１主面側端子４１および第２主面側端子４２のいずれかを省略してもよい。たとえば第１主面側端子４１を主面側端子４０から省略した場合、第１半導体素子１０Ａのドレイン電極１１Ａに電気的に接続される端子を裏面側端子５０に設けてもよい。この場合、半導体装置１Ａにおいては、ドレイン電極１１Ａと裏面側端子５０とを接続する内部配線が封止樹脂３０の内部に設けられる。またたとえば、第２主面側端子４２を主面側端子４０から省略した場合、第２半導体素子１０Ｂのドレイン電極１１Ｂに電気的に接続される端子を裏面側端子５０に設けてもよい。この場合、半導体装置１Ａにおいては、ドレイン電極１１Ｂと裏面側端子５０とを接続する内部配線が封止樹脂３０の内部に設けられる。

・第１実施形態において、ｚ方向から視た裏面側端子５０の形状は任意に変更可能である。一例では、ｚ方向から視て、第１裏面側端子５１は、ｘ方向において第１半導体素子１０Ａからはみ出さないように形成されてもよい。一例では、ｚ方向から視た第２裏面側端子５２の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状であってもよい。また、ｚ方向から視て、第２裏面側端子５２は、ｘ方向およびｙ方向の少なくとも一方において第２半導体素子１０Ｂからはみ出さないように形成されてもよい。また一例では、制御回路端子５８の個数は任意に変更可能である。制御回路端子５８は、１〜５個のいずれかであってもよいし、７個以上であってもよい。また一例では、ダミー端子５７の個数は任意に変更可能である。ダミー端子５７は、１個または２個であってもよいし、４個以上であってもよい。またダミー端子５７を省略してもよい。

・第１実施形態において、第１裏面側端子５１および第２裏面側端子５２のいずれかを裏面側端子５０から省略してもよい。たとえば第１裏面側端子５１を裏面側端子５０から省略した場合、第１半導体素子１０Ａのソース電極１２Ａに電気的に接続される端子を主面側端子４０に設けてもよい。この場合、半導体装置１Ａにおいては、ソース電極１２Ａと主面側端子４０とを接続する内部配線が封止樹脂３０の内部に設けられる。またたとえば、第２裏面側端子５２を裏面側端子５０から省略した場合、第２半導体素子１０Ｂのソース電極１２Ｂに電気的に接続される端子を主面側端子４０に設けてもよい。この場合、半導体装置１Ａにおいては、ソース電極１２Ｂと主面側端子４０とを接続する内部配線が封止樹脂３０の内部に設けられる。

・第１実施形態において、第１半導体素子１０Ａのソース電極１２Ａと第１裏面側端子５１とを接続する内部端子であるソース電極端子１４Ａを省略してもよい。この場合、たとえば接合層ＳＤによって第１裏面側端子５１は、ソース電極１２Ａと直接的に接続される。

・第１実施形態において、第２半導体素子１０Ｂのソース電極１２Ｂと第２裏面側端子５２とを接続する内部端子であるソース電極端子１４Ｂを省略してもよい。この場合、たとえば接合層ＳＤによって第２裏面側端子５２は、ソース電極１２Ｂと直接的に接続される。

・第１実施形態において、第１半導体素子１０Ａのゲート電極１３Ａと第１制御配線５３とを接続する内部端子であるゲート電極端子１５Ａを省略してもよい。この場合、たとえば接合層ＳＤによって第１制御配線５３は、ゲート電極１３Ａと直接的に接続される。

・第１実施形態において、第２半導体素子１０Ｂのゲート電極１３Ｂと第２制御配線５４とを接続する内部端子であるゲート電極端子１５Ｂを省略してもよい。この場合、たとえば接合層ＳＤによって第２制御配線５４は、ゲート電極１３Ｂと直接的に接続される。

・第１実施形態において、裏面側端子５０は、第２半導体素子１０Ｂのソース電極１２Ｂと制御回路素子２０とを接続する接続配線を有していてもよい。
・第１実施形態において、各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０のそれぞれのｚ方向における配置方向は任意に変更可能である。各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０のうちの少なくとも１つのｚ方向における配置方向が第１実施形態の配置方向とは逆向きであってもよい。

・第１実施形態において、各半導体素子１０Ａ，１０Ｂおよび制御回路素子２０の配置位置はそれぞれ任意に変更可能である。一例では、第１半導体素子１０Ａは、ｘ方向において制御回路素子２０よりも樹脂側面３４の近くに配置されてもよい。また一例では、第２半導体素子１０Ｂは、ｙ方向において第１半導体素子１０Ａおよび制御回路素子２０よりも樹脂側面３１の近くに配置されてもよい。

・第１実施形態において、制御回路素子２０の制御回路内部端子２１の個数は任意に変更可能である。またｚ方向から視て、制御回路素子２０における制御回路内部端子２１の配置位置は任意に変更可能である。

・第１実施形態において、半導体装置１Ａから制御回路素子２０を省略してもよい。この場合、裏面側端子５０から接続配線５５、グランド配線５６および各ダミー端子５７が省略される。

・第１実施形態において、ｚ方向における第１半導体素子１０Ａおよび第２半導体素子１０Ｂの配置方向をそれぞれ逆向きにしてもよい。すなわち、第１半導体素子１０Ａは、第１素子主面１０Ａｓが樹脂裏面３０ｒと同じ側を向き、第１素子裏面１０Ａｒが樹脂主面３０ｓと同じ側を向くように配置されている。第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂裏面３０ｒと同じ側を向き、第２素子裏面１０Ｂｒが樹脂主面３０ｓと同じ側を向くように配置されている。

この場合、主面側端子４０は、第１半導体素子１０Ａのソース電極１２Ａと電気的に接続される第１主面側端子と、第１半導体素子１０Ａのゲート電極１３Ａと電気的に接続される第１制御配線と、第２半導体素子１０Ｂのドレイン電極１１Ｂと電気的に接続される第２主面側端子と、第２半導体素子１０Ｂのゲート電極１３Ｂと電気的に接続される第２制御配線と、第１半導体素子１０Ａのソース電極１２Ａと電気的に接続される複数の制御端子と、を有している。各主面側端子、各接続配線および制御端子はそれぞれ、第１実施形態の各裏面側端子５１，５２、各制御配線５３，５４およびダミー端子５７と同じ構成である。

また、裏面側端子５０は、第１半導体素子１０Ａのドレイン電極１１Ａと電気的に接続される第１裏面側端子と、第２半導体素子１０Ｂのドレイン電極１１Ｂと電気的に接続される第２裏面側端子と、制御回路素子２０と電気的に接続されるグランド配線５６と、制御回路素子２０と電気的に接続される複数の制御回路端子５８と、を有している。各裏面側端子は、第１実施形態の各主面側端子４１，４２と同じ構成である。

・第２実施形態において、第１半導体素子１０Ａおよび第２半導体素子１０Ｂの配置位置は任意に変更可能である。一例では、第１半導体素子１０Ａは、ｙ方向において第２半導体素子１０Ｂよりも樹脂側面３２の近くに配置されてもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂは、ｘ方向において互いに離間した状態で配列されてもよい。

・第２実施形態において、ｚ方向から視た主面側端子７０の形状は任意に変更可能である。一例では、第１主面側端子７１のｘ方向の大きさが第１半導体素子１０Ａのｘ方向の大きさよりも大きくてもよい。たとえば第１主面側端子７１のｘ方向の大きさが第２主面側端子７２のｘ方向の大きさと等しくてもよい。また第１主面側端子７１のｙ方向の大きさが第１半導体素子１０Ａのｙ方向の大きさよりも大きくてもよい。また一例では、ｚ方向から視た第２主面側端子７２の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状であってもよい。

・第２実施形態において、主面側端子７０の構成は任意に変更可能である。一例では、主面側端子７０として、第１主面側端子７１、第２主面側端子７２および第２制御端子７３のいずれかを省略してもよい。たとえば第１主面側端子７１を主面側端子７０から省略した場合、第１半導体素子１０Ａのドレイン電極１１Ａに電気的に接続される端子を裏面側端子８０に設けてもよい。この場合、半導体装置１Ａにおいては、ドレイン電極１１Ａと裏面側端子８０とを接続する内部配線が封止樹脂３０の内部に設けられる。またたとえば、第２主面側端子７２を主面側端子７０から省略した場合、第２半導体素子１０Ｂのドレイン電極１１Ｂに電気的に接続される端子を裏面側端子８０に設けてもよい。この場合、半導体装置１Ａにおいては、ドレイン電極１１Ｂと裏面側端子８０とを接続する内部配線が封止樹脂３０の内部に設けられる。

・第２実施形態において、ｚ方向から視た裏面側端子８０の形状は任意に変更可能である。一例では、ｚ方向から視た共通裏面側端子８１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状であってもよい。また一例では、ダミー端子８３の個数は任意に変更可能である。ダミー端子８３は、１個または２個であってもよいし、４個以上であってもよい。また、ダミー端子８３を省略してもよい。

・第２実施形態において、第１半導体素子１０Ａのソース電極１２Ａと共通裏面側端子８１とを接続する内部端子であるソース電極端子１４Ａを省略してもよい。この場合、たとえば接合層ＳＤによって共通裏面側端子８１は、ソース電極１２Ａと直接的に接続される。

・第１実施形態において、第２半導体素子１０Ｂのソース電極１２Ｂと第２主面側端子７２とを接続する内部端子であるソース電極端子１４Ｂを省略してもよい。この場合、たとえば接合層ＳＤによって第２主面側端子７２は、ソース電極１２Ｂと直接的に接続される。

・第１実施形態において、第１半導体素子１０Ａのゲート電極１３Ａと第１制御端子８２とを接続する内部端子であるゲート電極端子１５Ａを省略してもよい。この場合、たとえば接合層ＳＤによって第１制御端子８２は、ゲート電極１３Ａと直接的に接続される。

・第１実施形態において、第２半導体素子１０Ｂのゲート電極１３Ｂと第２制御端子７３とを接続する内部端子であるゲート電極端子１５Ｂを省略してもよい。この場合、たとえば接合層ＳＤによって第２制御端子７３は、ゲート電極１３Ｂと直接的に接続される。

・第２実施形態において、半導体装置１Ｂは、制御回路素子２０を備えていてもよい。この場合、たとえば、制御回路素子２０は、ｚ方向から視て、ｘ方向において第１半導体素子１０Ａと隣り合う位置に配置される。

・第２実施形態において、ｚ方向における第１半導体素子１０Ａおよび第２半導体素子１０Ｂの配置方向をそれぞれ逆向きにしてもよい。すなわち、第１半導体素子１０Ａは、第１素子主面１０Ａｓが樹脂主面３０ｓと同じ側を向き、第１素子裏面１０Ａｒが樹脂裏面３０ｒと同じ側を向くように配置されてもよい。第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂裏面３０ｒと同じ側を向き、第２素子裏面１０Ｂｒが樹脂主面３０ｓと同じ側を向くように配置されてもよい。

この場合、主面側端子７０は、第１半導体素子１０Ａのソース電極１２Ａと電気的に接続される第１主面側端子と、第１半導体素子１０Ａのゲート電極１３Ａと電気的に接続される第１接続端子と、第２半導体素子１０Ｂのドレイン電極１１Ｂと電気的に接続される第２主面側端子と、を有している。

裏面側端子８０は、第１半導体素子１０Ａのドレイン電極１１Ａと電気的に接続される第１裏面側端子と、第２半導体素子１０Ｂのソース電極１２Ｂと電気的に接続される第２裏面側端子と、第２半導体素子１０Ｂのゲート電極１３Ｂと電気的に接続される第２接続端子と、を有している。

・各実施形態において、裏面側端子５０，８０の一部が第２樹脂層３０Ｂの側面（封止樹脂３０の樹脂側面３１〜３４のいずれか）まで延びていてもよい。一例では、図３２に示すように、第１裏面側端子５１は、第１裏面側端子５１の本体部５１ａから樹脂側面３３に向けて延びる複数（図示された例では３個）の延長部５１ｂを有している。複数の延長部５１ｂは、ｙ方向において互いに離間して配列されている。図示していないが、各延長部５１ｂは、たとえば樹脂側面３３のうちｚ方向における樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。第２裏面側端子５２は、第２裏面側端子５２の本体部５２ａから樹脂側面３２に向けて延びる複数（図示された例では８個）の第１延長部５２ｂと、本体部５２ａから樹脂側面３３に向けて延びる複数（図示された例では４個）の第２延長部５２ｃと、本体部５２ａから樹脂側面３４に向けて延びる複数（図示された例では３個）の第３延長部５２ｄと、を有している。複数の第１延長部５２ｂは、ｘ方向において互いに離間して配列されている。図示していないが、各第１延長部５２ｂは、たとえば樹脂側面３２のうちｚ方向における樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。複数の第２延長部５２ｃは、ｙ方向において互いに離間して配列されている。図示していないが、各第２延長部５２ｃは、たとえば樹脂側面３３のうちｚ方向における樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。複数の第３延長部５２ｄは、ｙ方向において互いに離間して配列されている。図示していないが、各第３延長部５２ｄは、たとえば樹脂側面３４のうちｚ方向における樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。各ダミー端子５７は、ｚ方向から視て、第１半導体素子１０Ａのソース電極１２Ａと重なる位置から樹脂側面３１まで延びている。図示していないが、ｙ方向から視て、各ダミー端子５７は、樹脂側面３１のうち樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。

複数の制御回路端子５８のうちグランド配線５６よりもｙ方向の樹脂側面３１の近くに配置された制御回路端子５８は、ｚ方向から視て、制御回路素子２０と重なる位置から樹脂側面３１まで延びている。図示されていなが、ｙ方向から視て、制御回路端子５８はそれぞれ、樹脂側面３１のうち樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。複数の制御回路端子５８のうちグランド配線５６よりもｘ方向の樹脂側面３４の近くに配置された制御回路端子５８は、ｚ方向から視て、制御回路素子２０と重なる位置から樹脂側面３４まで延びている。図示されていないが、ｘ方向から視て、制御回路端子５８はそれぞれ、樹脂側面３４のうち樹脂裏面３０ｒから第２樹脂層３０Ｂまで延びている。

この構成によれば、たとえばはんだやＡｇペースト等の導電性接合材によって半導体装置１Ａが実装基板に実装される場合、導電性接合材が裏面側端子５０のうち樹脂側面３１〜３４のそれぞれに形成された部分にも接続されている。このため、導電性接合材による半導体装置１Ａの実装基板への接合状態を視認することができる。

・各実施形態において、第１半導体素子１０Ａの構成および第２半導体素子１０Ｂの構成はそれぞれ任意に変更可能である。一例として、図３３は、第２実施形態の半導体装置１Ｂにおいて、第１半導体素子１０Ａの構成および第２半導体素子１０Ｂの構成を変更した例を示している。図３３に示すように、第１半導体素子１０Ａは、第１素子主面１０Ａｓにドレイン電極１１Ａ、ソース電極１２Ａおよびゲート電極１３Ａが形成された構成であってもよい。この場合、第１半導体素子１０Ａは、ドレイン電極１１Ａ上に形成された第１主面側駆動内部端子の一例であるドレイン電極端子１６Ａと、ソース電極１２Ａ上に形成された第１主面側駆動内部端子の一例であるソース電極端子１４Ａと、ゲート電極１３Ａ上に形成された第１主面側制御内部端子の一例であるゲート電極端子１５Ａと、を有している。図示された例においては、ドレイン電極端子１６Ａ、ソース電極端子１４Ａおよびゲート電極端子１５Ａはそれぞれ、ｚ方向に沿って延びている。

第２半導体素子１０Ｂは、素子裏面１０Ｂｒにドレイン電極１１Ｂ、ソース電極１２Ｂおよびゲート電極１３Ｂが形成された構成であってもよい。この場合、第２半導体素子１０Ｂは、ドレイン電極１１Ｂ上に形成された第２主面側駆動内部端子の一例であるドレイン電極端子１６Ｂと、ソース電極１２Ｂ上に形成された第２主面側駆動内部端子の一例であるソース電極端子１４Ｂと、ゲート電極１３Ｂ上に形成された第２主面側制御内部端子の一例であるゲート電極端子１５Ｂと、を有している。図示された例においては、ドレイン電極端子１６Ｂ、ソース電極端子１４Ｂおよびゲート電極端子１５Ｂはそれぞれ、ｚ方向に沿って延びている。

図３３に示すとおり、第１半導体素子１０Ａは、第１素子主面１０Ａｓが樹脂裏面３０ｒと同じ側を向き、第１素子裏面１０Ａｒが樹脂主面３０ｓと同じ側を向くように配置されている。第２半導体素子１０Ｂは、第２素子主面１０Ｂｓが樹脂主面３０ｓと同じ側を向き、第２素子裏面１０Ｂｒが樹脂裏面３０ｒと同じ側を向くように配置されている。

主面側端子７０は、複数の主面側端子７０が設けられている。図示された例においては、主面側端子７０は、主面側駆動端子７４，７５、主面側制御端子７６および放熱用導電体７７を有している。

主面側駆動端子７４は、第２半導体素子１０Ｂのドレイン電極１１Ｂと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。主面側駆動端子７４は、ｚ方向から視て、第２半導体素子１０Ｂのドレイン電極１１Ｂと重なるように、特にドレイン電極端子１６Ｂと重なるように配置されている。主面側駆動端子７４は、ドレイン電極端子１６Ｂと接続されている。これにより、主面側駆動端子７４とドレイン電極１１Ｂとが電気的に接続されている。

主面側駆動端子７５は、第２半導体素子１０Ｂのソース電極１２Ｂと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。主面側駆動端子７５は、ｚ方向から視て、第２半導体素子１０Ｂのソース電極１２Ｂと重なるように、特にソース電極端子１４Ｂと重なるように配置されている。主面側駆動端子７５は、ソース電極端子１４Ｂと接続されている。これにより、主面側駆動端子７５とソース電極１２Ｂとが電気的に接続されている。

主面側制御端子７６は、第２半導体素子１０Ｂのゲート電極１３Ｂと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。主面側制御端子７６は、ｚ方向から視て、第２半導体素子１０Ｂのゲート電極１３Ａと重なるように、特にゲート電極端子１５Ｂと重なるように配置されている。主面側制御端子７６は、ゲート電極端子１５Ｂと接続されている。これにより、主面側制御端子７６とゲート電極１３Ｂとが電気的に接続されている。

放熱用導電体７７は、第１半導体素子１０Ａの第１素子裏面１０Ａｒに接続されており、第１半導体素子１０Ａから半導体装置１Ｂの外部に放熱するための部品である。放熱用導電体７７は、第１素子裏面１０Ａｒ上に形成されている。図示されていないが、放熱用導電体７７は、ｚ方向から視て、第１素子裏面１０Ａｒの全体にわたり形成されている。なお、ｚ方向から視た放熱用導電体７７の大きさは任意に変更可能である。一例では、ｚ方向から視て、放熱用導電体７７は、第１素子裏面１０Ａｒに対してｘ方向およびｙ方向の少なくとも一方からはみ出すように形成されてもよい。また、放熱用導電体７７から外部電極層７０ｃを省略してもよい。また、放熱用導電体７７は、たとえばＣｕやＡｌなどの放熱性の優れた金属製の平板を用いてもよい。

裏面側端子８０は、複数の裏面側端子８０が設けられている。図示された例においては、裏面側端子８０は、裏面側駆動端子８４，８５、裏面側制御端子８６および放熱用導電体８７を有している。

裏面側駆動端子８４は、第１半導体素子１０Ａのドレイン電極１１Ａと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。裏面側駆動端子８４は、ｚ方向から視て、第１半導体素子１０Ａのドレイン電極１１Ａと重なるように、特にドレイン電極端子１６Ａと重なるように配置されている。裏面側駆動端子８４は、ドレイン電極端子１６Ａと接続されている。これにより、裏面側駆動端子８４とドレイン電極１１Ａとが電気的に接続されている。

裏面側駆動端子８５は、第１半導体素子１０Ａのソース電極１２Ａと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。裏面側駆動端子８５は、ｚ方向から視て、第１半導体素子１０Ａのソース電極１２Ａと重なるように、特にソース電極端子１４Ａと重なるように配置されている。裏面側駆動端子８５は、ソース電極端子１４Ａと接続されている。これにより、裏面側駆動端子８５とソース電極１２Ａとが電気的に接続されている。

裏面側制御端子８６は、第１半導体素子１０Ａのゲート電極１３Ａと、半導体装置１Ｂの外部の実装基板や電子部品とを電気的に接続するための端子である。裏面側制御端子８６は、ｚ方向から視て、第１半導体素子１０Ａのゲート電極１３Ａと重なるように、特にゲート電極端子１５Ａと重なるように配置されている。裏面側制御端子８６は、ゲート電極端子１５Ａと接続されている。これにより、裏面側制御端子８６とゲート電極１３Ａとが電気的に接続されている。

放熱用導電体８７は、第２半導体素子１０Ｂの第２素子裏面１０Ｂｒに接続されており、第２半導体素子１０Ｂから半導体装置１Ｂの外部に放熱するための部品である。放熱用導電体８７は、第２素子裏面１０Ｂｒ上に形成されている。図示されていないが、放熱用導電体８７は、ｚ方向から視て、第２素子裏面１０Ｂｒの全体にわたり形成されている。放熱用導電体８７と第２素子裏面１０Ｂｒとのｚ方向の間には接合層ＳＤが設けられている。なお、ｚ方向から視た放熱用導電体８７の大きさは任意に変更可能である。一例では、ｚ方向から視て、放熱用導電体８７は、第１素子裏面１０Ａｒに対してｘ方向およびｙ方向の少なくとも一方からはみ出すように形成されてもよい。また、放熱用導電体８７と第２素子裏面１０Ｂｒとの間の接合層ＳＤを省略してもよい。この場合、放熱用導電体８７は、たとえば第２素子裏面１０Ｂｒと接触している。また、放熱用導電体８７から外部電極層８０ｃを省略してもよい。また、放熱用導電体８７は、たとえばＣｕやＡｌなどの放熱性の優れた金属製の平板を用いてもよい。

このように、図３３では、主面側端子７０として、第１半導体素子１０Ａのドレイン電極１１Ａ、ソース電極１２Ａおよびゲート電極１３Ａと電気的に接続される端子が設けられており、裏面側端子８０として、第２半導体素子１０Ｂのドレイン電極１１Ｂ、ソース電極１２Ｂおよびゲート電極１３Ｂと電気的に接続される端子が設けられている。

なお、図３３の変更例の半導体装置１Ｂにおいて、ｚ方向における第１半導体素子１０Ａの配置方向および第２半導体素子１０Ｂの配置方向をそれぞれ逆向きとしてもよい。この場合、主面側端子７０として、第２半導体素子１０Ｂのドレイン電極１１Ｂ、ソース電極１２Ｂおよびゲート電極１３Ｂと電気的に接続される端子が設けられ、裏面側端子８０として、第１半導体素子１０Ａのドレイン電極１１Ａ、ソース電極１２Ａおよびゲート電極１３Ａと電気的に接続される端子が設けられる。

・各実施形態において、第１半導体素子１０Ａおよび第２半導体素子１０Ｂの電気的な接続構成は任意に変更可能である。一例では、第１実施形態の第１半導体素子１０Ａおよび第２半導体素子１０Ｂの配置構成において、第１半導体素子１０Ａと第２半導体素子１０Ｂとは並列に接続されていてもよい。この場合、主面側端子４０は、第１半導体素子１０Ａのドレイン電極１１Ａおよび第２半導体素子１０Ｂのドレイン電極１１Ｂを電気的に接続する共通主面側端子を有している。また、裏面側端子５０は、第１半導体素子１０Ａのソース電極１２Ａおよび第２半導体素子１０Ｂのソース電極１２Ｂを電気的に接続する共通裏面側端子を有している。

・各実施形態において、第１半導体素子１０Ａがスイッチング素子以外の半導体素子であってもよい。
・各実施形態において、第２半導体素子１０Ｂがスイッチング素子以外の半導体素子であってもよい。

・各実施形態において、裏面側端子５０，８０と各半導体素子１０Ａ，１０Ｂとを接続する配線パターンを第２樹脂層３０Ｂ上に形成してもよい。また第１実施形態では、裏面側端子５０と制御回路素子２０とを接続する配線パターンを第２樹脂層３０Ｂ上に形成してもよい。これら配線パターンは、第１樹脂層３０Ａによって封止されている。この場合、たとえばｚ方向から視て、裏面側端子５０，８０を各半導体素子１０Ａ，１０Ｂの外側に配置してもよい。

・各実施形態において、第２樹脂層３０Ｂに封止された裏面側端子５０，８０の構成は任意に変更可能である。一例では、第２樹脂層３０Ｂ内において、裏面側端子５０，８０に接続するように配線パターンが形成されてもよい。つまり、第２樹脂層３０Ｂ内において、裏面側端子５０，８０と配線パターンとが積層された構造であってもよい。この場合、たとえば第１実施形態においては、裏面側端子５０のうち第１裏面側端子５１、第２裏面側端子５２、グランド配線５６、各ダミー端子５７および各制御回路端子５８が樹脂裏面３０ｒから露出するように形成されてもよい。各制御配線５３，５４および接続配線５５は、配線パターンとして樹脂裏面３０ｒから露出しないように形成されてもよい。

・各実施形態において、裏面側端子５０，８０の構造は任意に変更可能である。一例では、裏面側端子５０，８０から裏面側シード層５０ａ，８０ａを省略してもよい。また一例では、裏面側端子５０，８０から外部電極層５０ｃ，８０ｃを省略してもよい。

・各実施形態において、主面側端子４０，７０の構造は任意に変更可能である。一例では、主面側端子４０，７０から主面側シード層４０ａ，７０ａを省略してもよい。また一例では、主面側端子４０，７０から外部電極層４０ｃ，７０ｃを省略してもよい。

・第１実施形態において、各半導体素子１０Ａ，１０Ｂの各素子主面１０Ａｓ，１０Ｂｓが樹脂主面３０ｓからｚ方向に露出しないように第１樹脂層３０Ａが形成されてもよい。この場合、各半導体素子１０Ａ，１０Ｂのドレイン電極１１Ａ，１１Ｂには、各主面側端子４１，４２とドレイン電極１１Ａ，１１Ｂとを接続するための１または複数のドレイン電極端子（第１主面側駆動内部端子および第２主面側駆動内部端子）が設けられる。これにより、第１主面側端子４１は、ドレイン電極端子（第１主面側駆動内部端子）を介してドレイン電極１１Ａと間接的に接続されている。第２主面側端子４２は、ドレイン電極端子（第２主面側駆動内部端子）を介してドレイン電極１１Ｂと間接的に接続されている。

・第２実施形態において、第１半導体素子１０Ａの第１素子主面１０Ａｓが樹脂主面３０ｓからｚ方向に露出しないように第１樹脂層３０Ａが形成されてもよい。この場合、第１半導体素子１０Ａのドレイン電極１１Ａには、第１主面側端子７１とドレイン電極１１Ａとを接続するための１または複数のドレイン電極端子（第１主面側駆動内部端子）が設けられる。これにより、第１主面側端子７１は、１または複数のドレイン電極端子を介してドレイン電極１１Ａと間接的に接続されている。

・各実施形態において、封止樹脂３０の構成は任意に変更可能である。一例では、封止樹脂３０は、第１樹脂層３０Ａと第２樹脂層３０Ｂとの区別がない構成、すなわち界面３５が形成されない構成であってもよい。

この場合、各半導体装置１Ａ，１Ｂの製造方法は、支持基板８００に裏面側端子５０，８０を形成する工程と、裏面側端子５０，８０に各半導体素子１０Ａ，１０Ｂを搭載する工程と、裏面側端子５０，８０および各半導体素子１０Ａ，１０Ｂを封止する樹脂層を形成する工程と、樹脂層のｚ方向の両端面のうち裏面側端子５０，８０とは反対側の端面上に主面側端子４０，７０を形成する工程と、を備える。

・各実施形態では、半導体装置１Ａは、第１半導体素子１０Ａおよび第２半導体素子１０Ｂの２個の半導体素子を備えていたが、これに限られない。たとえば半導体装置１Ａは、３個以上の半導体素子を備えていてもよい。

１Ａ，１Ｂ…半導体装置
１０Ａ…第１半導体素子
１０Ａｓ…第１素子主面
１０Ａｒ…第１素子裏面
１１Ａ…ドレイン電極
１２Ａ…ソース電極
１３Ａ…ゲート電極
１４Ａ…ソース電極端子
１５Ａ…ゲート電極端子
１０Ｂ…第２半導体素子
１０Ｂｓ…第２素子主面
１０Ｂｒ…第２素子裏面
１１Ｂ…ドレイン電極
１２Ｂ…ソース電極
１３Ｂ…ゲート電極
１４Ｂ…ソース電極端子
１５Ｂ…ゲート電極端子
２０…制御回路素子
２０ｓ…素子主面
２０ｒ…素子裏面
２１…制御回路内部端子
２２…制御回路電極
３０…封止樹脂
３０Ａ…第１樹脂層
３０Ｂ…第２樹脂層
３０ｓ…樹脂主面
３０ｒ…樹脂裏面
３１〜３４…樹脂側面
４０…主面側端子
４０ａ…主面側シード層
４０ｂ…主面側めっき層
４１…第１主面側端子
４２…第２主面側端子
５０…裏面側端子
５０ａ…裏面側シード層
５０ｂ…裏面側めっき層
５１…第１裏面側端子
５２…第２裏面側端子
５３…第１制御配線
５４…第２制御配線
５８…制御回路端子
６０…接続部材
７０…主面側端子
７０ａ…主面側シード層
７０ｂ…主面側めっき層
７１…第１主面側端子
７２…第２主面側端子
８０…裏面側端子
８０ａ…裏面側シード層
８０ｂ…裏面側めっき層
８１…共通裏面側端子
８００…支持基板
８０１…基板主面
８０２…基板裏面
８３０Ａ…第１樹脂層
８３０Ａｓ…樹脂主面
８３０Ｂ…第２樹脂層
８４０ａ…主面側シード層
８４０ｂ…主面側めっき層
８４１…第１主面側端子
８４２…第２主面側端子

Claims (46)

1. 第１半導体素子および第２半導体素子と、
   前記第１半導体素子および前記第２半導体素子を封止するものであって、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有する封止樹脂と、
   前記樹脂主面から前記厚さ方向に露出するように形成されており、前記第１半導体素子および前記第２半導体素子の少なくとも一方と電気的に接続された主面側端子と、
   前記樹脂裏面から前記厚さ方向に露出するように形成されており、前記第１半導体素子および前記第２半導体素子の少なくとも一方と電気的に接続された裏面側端子と、
   を備える
   半導体装置。
2. 前記主面側端子は、前記樹脂主面上に形成されている
   請求項１に記載の半導体装置。
3. 前記半導体装置は、前記主面側端子として、前記第１半導体素子に電気的に接続された第１主面側端子と、前記第２半導体素子に電気的に接続された第２主面側端子と、を有している
   請求項１または２に記載の半導体装置。
4. 前記第１半導体素子は、
   前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
   前記第１素子主面に形成された第１主面側駆動電極と、
   前記封止樹脂の内部に配置されており、前記第１主面側駆動電極と前記第１主面側端子とを接続する第１主面側駆動内部端子と、
   を有している
   請求項３に記載の半導体装置。
5. 前記第１主面側駆動内部端子は、前記厚さ方向において前記第１主面側駆動電極と重なる部分から前記厚さ方向に延びている
   請求項４に記載の半導体装置。
6. 前記厚さ方向から視て、前記第１主面側端子の面積は、前記第１主面側駆動内部端子の面積よりも大きい
   請求項４または５に記載の半導体装置。
7. 前記第１半導体素子は、
   前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
   前記第１素子主面に形成された第１主面側駆動電極と、
   を有しており、
   前記厚さ方向において、前記第１主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第１主面側端子に直接的に接続されている
   請求項３に記載の半導体装置。
8. 前記第２半導体素子は、
   前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
   前記第２素子主面に形成された第２主面側駆動電極と、
   前記封止樹脂の内部に配置されており、前記第２主面側駆動電極と前記第２主面側端子とを接続する第２主面側駆動内部端子と、
   を有している
   請求項３〜７のいずれか一項に記載の半導体装置。
9. 前記第２主面側駆動内部端子は、前記厚さ方向において前記第２主面側駆動電極と重なる部分から前記厚さ方向に延びている
   請求項８に記載の半導体装置。
10. 前記厚さ方向から視て、前記第２主面側端子の面積は、前記第２主面側駆動内部端子の面積よりも大きい
    請求項８または９に記載の半導体装置。
11. 前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子主面に形成された第２主面側駆動電極と、
    を有しており、
    前記厚さ方向において、前記第２主面側駆動電極は、前記樹脂主面から前記厚さ方向に露出しており、かつ前記第２主面側端子に直接的に接続されている
    請求項３〜７のいずれか一項に記載の半導体装置。
12. 前記半導体装置は、前記裏面側端子として、前記第１半導体素子に電気的に接続された第１裏面側端子と、前記第２半導体素子に電気的に接続された第２裏面側端子と、を有している
    請求項１〜１１のいずれか一項に記載の半導体装置。
13. 前記第１半導体素子は、
    前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
    前記第１素子裏面に形成された第１裏面側駆動電極と、
    前記封止樹脂の内部に配置されており、前記第１裏面側駆動電極と前記第１裏面側端子とを接続する第１裏面側駆動内部端子と、
    を有している
    請求項１２に記載の半導体装置。
14. 前記第１裏面側駆動内部端子は、前記厚さ方向において前記第１裏面側駆動電極と重なる部分から前記厚さ方向に延びている
    請求項１３に記載の半導体装置。
15. 前記厚さ方向から視て、前記第１裏面側端子の面積は、前記第１裏面側駆動内部端子の面積よりも大きい
    請求項１３または１４に記載の半導体装置。
16. 前記第１半導体素子は、
    前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
    前記第１素子裏面に形成された第１裏面側駆動電極と、を有しており、
    前記第１裏面側端子は、前記第１裏面側駆動電極に直接的に接続されている
    請求項１２に記載の半導体装置。
17. 前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子裏面に形成された第２裏面側駆動電極と、
    前記封止樹脂の内部に配置されており、前記第２裏面側駆動電極と前記第２裏面側端子とを接続する第２裏面側駆動内部端子と、
    を有している
    請求項１２〜１６のいずれか一項に記載の半導体装置。
18. 前記第２裏面側駆動内部端子は、前記厚さ方向において前記第２裏面側駆動電極と重なる部分から前記厚さ方向に延びている
    請求項１７に記載の半導体装置。
19. 前記厚さ方向から視て、前記第２裏面側端子の面積は、前記第２裏面側駆動内部端子の面積よりも大きい
    請求項１７または１８に記載の半導体装置。
20. 前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子裏面に形成された第２裏面側駆動電極と、を有しており、
    前記第２裏面側端子は、前記第２裏面側駆動電極に直接的に接続されている
    請求項１２〜１６のいずれか一項に記載の半導体装置。
21. 前記第１半導体素子は、
    前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
    前記第１素子裏面に形成された第１裏面側駆動電極と、を有しており、
    前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子主面に形成された第２主面側駆動電極と、を有しており、
    前記主面側端子は、前記第２主面側駆動電極と電気的に接続された第２主面側端子を有しており、
    前記裏面側端子は、前記第１裏面側駆動電極と電気的に接続された第１裏面側端子を有しており、
    前記半導体装置は、前記第２主面側端子と前記第１裏面側端子とを接続する導電性の接続部材を有している
    請求項１〜２０のいずれか一項に記載の半導体装置。
22. 前記厚さ方向から視て、前記接続部材は、前記第１半導体素子と前記第２半導体素子との間に配置されている
    請求項２１に記載の半導体装置。
23. 前記裏面側端子は、前記第１半導体素子および前記第２半導体素子の両方と電気的に接続する共通裏面側端子を有している
    請求項１〜１１のいずれか一項に記載の半導体装置。
24. 前記共通裏面側端子は、前記厚さ方向から視て、前記第１半導体素子および前記第２半導体素子の両方と重なるように設けられている
    請求項２３に記載の半導体装置。
25. 前記半導体装置は、前記第１半導体素子および前記第２半導体素子の動作をそれぞれ制御する制御回路素子を有しており、
    前記制御回路素子は、前記封止樹脂によって封止されている
    請求項１〜２４のいずれか一項に記載の半導体装置。
26. 前記半導体装置は、前記制御回路素子と電気的に接続された制御回路端子を有しており、
    前記制御回路端子は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
    請求項２５に記載の半導体装置。
27. 前記制御回路素子は、
    前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、
    前記素子裏面に形成された制御回路電極と、
    前記封止樹脂の内部に配置されており、前記制御回路電極と前記制御回路端子とを接続する制御回路内部端子と、
    を有している
    請求項２６に記載の半導体装置。
28. 前記制御回路内部端子は、前記厚さ方向において前記制御回路電極と重なる部分から前記厚さ方向に延びている
    請求項２７に記載の半導体装置。
29. 前記厚さ方向から視て、前記制御回路端子の面積は、前記制御回路内部端子の面積よりも大きい
    請求項２７または２８に記載の半導体装置。
30. 前記半導体装置は、前記制御回路素子と前記第１半導体素子とを接続する第１接続配線を有しており、
    前記第１接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
    請求項２５〜２９のいずれか一項に記載の半導体装置。
31. 前記半導体装置は、前記制御回路素子と前記第２半導体素子とを接続する第２接続配線を有しており、
    前記第２接続配線は、前記樹脂主面または前記樹脂裏面から露出するように形成されている
    請求項２５〜３０のいずれか一項に記載の半導体装置。
32. 前記封止樹脂は、前記厚さ方向において互いに積層された第１樹脂層および第２樹脂層を有しており、
    前記第１樹脂層は、前記樹脂主面を構成するものであって、前記第１半導体素子および前記第２半導体素子を封止しており、
    前記第１半導体素子および前記第２半導体素子はそれぞれ、前記第２樹脂層に搭載されており、
    前記第２樹脂層は、前記樹脂裏面を構成するものであって、前記裏面側端子を前記樹脂裏面から前記厚さ方向に露出するように封止しており、
    前記主面側端子は、前記第１樹脂層から前記厚さ方向に露出している
    請求項１または２に記載の半導体装置。
33. 前記半導体装置は、
    前記第１半導体素子および前記第２半導体素子の動作をそれぞれ制御する制御回路素子と、
    前記制御回路素子と電気的に接続された制御回路端子と、
    を有しており、
    前記制御回路素子は、前記第２樹脂層に搭載されており、
    前記第２樹脂層は、前記制御回路端子を前記樹脂裏面から露出するように封止している
    請求項３２に記載の半導体装置。
34. 前記裏面側端子は、前記第１半導体素子と電気的に接続する第１裏面側端子を有しており、
    前記第１半導体素子は、
    前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
    前記第１素子裏面に形成された第１裏面側駆動電極と、
    前記第１裏面側駆動電極と前記第１裏面側端子とを接続する第１裏面側駆動内部端子と、を有しており、
    前記第１樹脂層は、前記第１素子裏面、前記第１裏面側駆動電極および前記第１裏面側駆動内部端子を少なくとも封止しており、
    前記第２樹脂層は、前記第１裏面側端子を封止している
    請求項３２または３３に記載の半導体装置。
35. 前記主面側端子は、前記第１半導体素子と電気的に接続する第１主面側端子を有しており、
    前記第１半導体素子は、前記第１素子主面に形成された第１主面側駆動電極を有しており、
    前記第１樹脂層は、前記第１素子主面が前記厚さ方向に露出するように前記第１半導体素子を封止しており、
    前記第１主面側端子は、前記第１樹脂層上に形成されており、前記第１主面側駆動電極と接続されている
    請求項３４に記載の半導体装置。
36. 前記裏面側端子は、前記第２半導体素子と電気的に接続する第２裏面側端子を有しており、
    前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子裏面に形成された第２裏面側駆動電極と、
    前記第２裏面側駆動電極と前記第２裏面側端子とを接続する第２裏面側駆動内部端子と、を有しており、
    前記第１樹脂層は、前記第２素子裏面、前記第２裏面側駆動電極および前記第２裏面側駆動内部端子を少なくとも封止しており、
    前記第２樹脂層は、前記第２裏面側端子を封止している
    請求項３２〜３５のいずれか一項に記載の半導体装置。
37. 前記主面側端子は、前記第２半導体素子と電気的に接続する第２主面側端子を有しており、
    前記第２半導体素子は、前記第２素子主面に形成された第２主面側駆動電極を有しており、
    前記第１樹脂層は、前記第２素子主面が前記厚さ方向に露出するように前記第２半導体素子を封止しており、
    前記第２主面側端子は、前記第１樹脂層上に形成されており、前記第２主面側駆動電極と接続されている
    請求項３６に記載の半導体装置。
38. 前記第１半導体素子は、
    前記厚さ方向において互いに反対側を向く第１素子主面および第１素子裏面と、
    前記第１素子裏面に形成された第１裏面側駆動電極と、を有しており、
    前記第２半導体素子は、
    前記厚さ方向において互いに反対側を向く第２素子主面および第２素子裏面と、
    前記第２素子主面に形成された第２主面側駆動電極と、を有しており、
    前記主面側端子は、前記第２主面側駆動電極と電気的に接続された第２主面側端子を有しており、
    前記裏面側端子は、前記第１裏面側駆動電極と電気的に接続された第１裏面側端子を有しており、
    前記半導体装置は、前記第１裏面側端子と前記第２主面側端子とを接続する導電性の接続部材を有しており、
    前記接続部材は、前記厚さ方向において前記第１樹脂層を貫通するように設けられている
    請求項３２〜３７のいずれか一項に記載の半導体装置。
39. 前記裏面側端子は、裏面側めっき層を含む
    請求項１〜３８のいずれか一項に記載の半導体装置。
40. 前記裏面側端子は、裏面側シード層および前記裏面側めっき層の積層体からなる
    請求項３９に記載の半導体装置。
41. 前記主面側端子は、主面側めっき層を含む
    請求項１〜４０のいずれか一項に記載の半導体装置。
42. 前記主面側端子は、主面側シード層および前記主面側めっき層の積層体からなる
    請求項４１に記載の半導体装置。
43. 厚さ方向において互いに反対側を向く基板主面および基板裏面を有する支持基板の前記基板主面上に裏面側端子を形成する工程と、
    前記裏面側端子を前記厚さ方向において露出するように前記裏面側端子を封止する第２樹脂層を形成する工程と、
    前記第２樹脂層上に第１半導体素子および第２半導体素子を搭載し、前記第１半導体素子および前記第２半導体素子の少なくとも一方と前記裏面側端子を接続する工程と、
    前記第１半導体素子および前記第２半導体素子を封止する第１樹脂層を形成する工程と、
    前記第１樹脂層から露出し、前記第１半導体素子および前記第２半導体素子の少なくとも一方と接続する主面側端子を形成する工程と、
    を備える
    半導体装置の製造方法。
44. 前記主面側端子は、前記第１樹脂層上に形成されている
    請求項４３に記載の半導体装置の製造方法。
45. 前記主面側端子を形成する工程は、
    前記第１樹脂層の樹脂主面上に主面側シード層を形成する工程と、
    前記主面側シード層上に主面側めっき層を形成する工程と、
    を有している
    請求項４４に記載の半導体装置の製造方法。
46. 前記裏面側端子を形成する工程は、
    前記基板主面上に裏面側シード層を形成する工程と、
    前記裏面側シード層上に裏面側めっき層を形成する工程と、
    を有している
    請求項４３〜４５のいずれか一項に記載の半導体装置の製造方法。

Images