JP2005223008A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2005223008A
JP2005223008A JP2004027066A JP2004027066A JP2005223008A JP 2005223008 A JP2005223008 A JP 2005223008A JP 2004027066 A JP2004027066 A JP 2004027066A JP 2004027066 A JP2004027066 A JP 2004027066A JP 2005223008 A JP2005223008 A JP 2005223008A
Authority
JP
Japan
Prior art keywords
chip
driving
semiconductor module
power
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004027066A
Other languages
English (en)
Other versions
JP3809168B2 (ja
Inventor
Nobuyuki Sato
信幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004027066A priority Critical patent/JP3809168B2/ja
Priority to US10/814,290 priority patent/US7071550B2/en
Publication of JP2005223008A publication Critical patent/JP2005223008A/ja
Priority to US11/299,812 priority patent/US7372146B2/en
Application granted granted Critical
Publication of JP3809168B2 publication Critical patent/JP3809168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 ＤＣ−ＤＣコンバータ用の半導体モジュールの実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ること。
【解決手段】 パワーＭＯＳチップ（制御側素子）５及びパワーＭＯＳチップ（同期整流側素子）及びこれらのチップに形成されたＭＯＳＦＥＴのゲートを駆動するための駆動用ＩＣチップ９が、フリップチップボンディングにより実装基板３に実装されている。パワーＭＯＳチップ５の裏面上には、ヒートシンク５３が配置されている。ヒートシンク５３は駆動用ＩＣチップ９を覆う位置まで延びている。樹脂部材６１により、パワーＭＯＳチップ５及び駆動用ＩＣチップ９が一つのパッケージとして封止されている。
【選択図】 図９

Description

本発明は、例えばマルチチップモジュールのような半導体モジュールに関する。
ＤＣ−ＤＣコンバータは、ある電圧の直流電流を異なる電圧の直流電圧に変換する装置である。ＤＣ−ＤＣコンバータは高効率で小型化が可能であるため、小型の電子機器（例えばノートパソコンや携帯電話のような情報通信機器）に組み込まれる電源として利用されている。
パソコン等の情報通信機器は、ＣＰＵの微細化・高速化により電源（駆動電源）の低電圧・大電流化が進んでいる。ＣＰＵ用の電源電圧は１９９５年において、５．０（Ｖ）や３．３（Ｖ）が主流であったが、クロック周波数が１ＧＨｚを超える高性能ＣＰＵの登場で近年では、１．５（Ｖ）にまで低電圧化し、電流も１００（Ａ）クラスが必要となっている。また、ＣＰＵの動作速度に対応するため電源回路の動作周波数も１ＭＨｚ以上が要求されている。このため、電源回路を構成するトランジスタのスイッチングの高速化も重要となっている。
電源の低電圧・大電流化によって、これまでの電源システムの形態も変化している。ひとつの電源で複数の回路に電力を供給する形態は、配線の僅かな寄生インピーダンスによっても電圧降下が発生するため、回路に必要な電圧が供給されず誤動作を起こす原因となる。そのため現在は電源の分散化が進み、それぞれの負荷に対応した電源を負荷の近くに置く形態に移行している。
例えば、ノートパソコンで説明すると、ノートパソコンはＣＰＵ、液晶画面及びハードディスク等の負荷を備えている。それぞれの負荷に対応した電源（つまり、ＤＣ−ＤＣコンバータ）が負荷の近くに配置されている。
従来、大電力用のＤＣ−ＤＣコンバータのうち、同期整流方式の非絶縁型降圧式のコンバータは、Ｎチャネル型のパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)、ＳＢＤ(Schottky Barrier Diode：ショットキーバリアダイオード)及びＰＷＭ(Pulse Width Modulation)制御ＩＣ等により構成されている。これらの部品は個別にパッケージされており、パッケージされたこれらの部品がプリント基板に取り付けられている。
通常、電源回路で使用されるパワーＭＯＳＦＥＴのようなパワーデバイスは、オン抵抗やスイッチングによる電力損失が原因で発熱する。このため、パワーＭＯＳＦＥＴのチップにヒートシンクを取り付けて熱をチップの外部に放出させる必要がある。なお、半導体チップにヒートシンクを取り付けた構造を有する高周波マルチチップモジュールが、特許文献１に開示されている。
特開平１１−４５９７６（図１）
本発明の目的は、実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることが可能な半導体モジュールを提供することである。
本発明に係る半導体モジュールの一態様は、実装基板と、表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワーＭＩＳチップと、前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、前記複数のパワーＭＩＳチップの前記裏面上に配置された複数のヒートシンクと、前記複数のパワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備えることを特徴とする。
本発明に係る半導体モジュールの他の態様は、実装基板と、表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、前記パワーＭＩＳチップの前記裏面上に配置されると共に前記駆動用ＩＣチップの上まで延びているヒートシンクと、前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備えることを特徴とする。
本発明に係る半導体モジュールのさらに他の態様は、実装基板と、表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、前記パワーＭＩＳチップの前記裏面上に配置されると共に前記裏面及び前記実装基板の端子に電気的に接続されたヒートシンクと、前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備えることを特徴とする。
本発明によれば、実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることが可能な半導体モジュールを実現することができる。
以下、図面を用いて本発明の実施形態について説明する。各実施形態を説明する図において、既に説明した図の符号で示すものと同一のものについては、同一符号を付すことにより説明を省略する。本実施形態に係る半導体モジュールは、パワーＭＯＳチップ及び駆動用ＩＣチップを一つのパッケージに封止したマルチチップモジュールである。このモジュールはＤＣ−ＤＣコンバータの一部として機能する。
なお、パワーＭＯＳチップは、ゲート絶縁膜がシリコン酸化膜を含むＦＥＴで構成されるが、本発明はこれに限定されず、ゲート絶縁膜がシリコン酸化膜以外の絶縁膜（例えば高誘電体膜）からなるＦＥＴで構成されるパワーＭＩＳ(Metal Insulator Semiconductor)チップにも適用される。また、本実施形態に係る半導体モジュールはＤＣ−ＤＣコンバータ用である。しかしながら、本発明はこれに限定されず、他の電子機器（例えばオーディオ等のデジタル機器）に使用することもできる。
［第１実施形態］
第１実施形態に係る半導体モジュールの構造について図１〜図３を用いて説明する。図１は、第１実施形態に係る半導体モジュール１の平面図である。図２は、図１のII（ａ）−II（ｂ）線に沿った断面図であり、図３は、図１のIII（ａ）−III（ｂ）線に沿った断面図である。
半導体モジュール１は、実装基板（例えばプリント基板）３と、この上に実装された二つのパワーＭＯＳチップ５，７及び駆動用ＩＣチップ９と、を備える。駆動用ＩＣチップ９は、パワーＭＯＳチップ５，７に形成されたＭＯＳＦＥＴのゲートを駆動するためのチップである。
図４は、パワーＭＯＳチップ５，７の一部の断面図である。チップ５，７は、多数の縦型のＭＯＳＦＥＴが並列接続された構造を有する。詳しく説明すると、チップ５，７は、ｎ型のエピタキシャル層１１を有するｎ＋型のシリコン基板１３を備える。エピタキシャル層１１の上層はｐ型のボディ領域１５である。多数のトレンチゲート１７がボディ領域１５を貫通するように、エピタキシャル層１１に形成されている。トレンチゲート１７の周囲にはゲート酸化膜１９が形成されている。ボディ領域１５の表面にｎ＋型のソース領域２１が形成されている。トレンチゲート１７やソース領域２１を覆うようにパッシベーション膜２３が形成されている。シリコン基板１３がｎ＋型のドレイン領域となる。
図１〜図３に示すように、実装基板３は、四角形状の樹脂板２５を有する。樹脂板２５の縁には、多数の端子２７が設けられており、これらの端子２７は樹脂板２５の一方の面から側面を通り他方の面に延びている。樹脂板２５の両面には、端子２７と接続された配線２９が形成されている。端子２７及び配線２９は、銅箔等の導体から構成される。
樹脂板２５の両面には、配線２９を覆うように絶縁膜（例えばソルダーレジスト）３１が形成されている。絶縁膜３１は、端子２７を覆っておらず、また配線２９のうちチップ５，７，９と接続される箇所の上に開口を有する。これらの開口に半田などの導電性ペースト材３３がスクリーン印刷により形成されている。
樹脂板２５には多数のスルーホールが形成されている。スルーホールの側面にはシリコン酸化膜等の絶縁膜３５が形成されている。スルーホール内には銅等の埋込導電膜３７が埋め込まれている。埋込導電膜３７により樹脂板２５の両面の配線２９が電気的に接続されている。
パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９が実装基板３にフリップチップボンディングで実装されている。詳しくは、パワーＭＯＳチップ５，７の表面には、ゲート電極３９及びソース電極４１が形成され、裏面にドレイン電極４３が形成されている。ゲート電極３９は、図４に示す多数のトレンチゲート１７とパワーＭＯＳチップ５，７の表面４５側で共通接続されている。ソース電極４１は、図４に示す多数のソース領域２１とパワーＭＯＳチップ５，７の表面４５側で共通接続されている。ドレイン電極４３は、図４に示すシリコン基板（ドレイン領域）１３とパワーＭＯＳチップ５，７の裏面４７側で接続されている。
パワーＭＯＳチップ５，７のゲート電極３９及びソース電極４１並びに駆動用ＩＣチップ９の電極４９は、導電性ペースト材３３により実装基板３に半田付けされている。チップ５，７，９と実装基板３との隙間は、アンダーフィル材５１で埋められている。
パワーＭＯＳチップ５の裏面４７（図４）上には、パワーＭＯＳチップ５を覆うようにヒートシンク５３が配置され、同様に、パワーＭＯＳチップ７の裏面４７（図４）上には、パワーＭＯＳチップ７を覆うようにヒートシンク５５が配置されている。ヒートシンク５３，５５は、それぞれ、パワーＭＯＳチップ５，７の裏面のドレイン電極４３に導電性ペースト材５７により半田付けされている。したがって、ヒートシンクは、それぞれ、パワーＭＯＳチップのうち対応するパワーＭＯＳチップの裏面のドレイン電極（なお、チップの裏面側にソース電極がある場合はソース電極）と電気的に接続される。
ヒートシンク５３，５５の材料は、銅やアルミニウムのような金属である。ヒートシンク５３，５５は金属フレーム状を有しており、側部が折曲部５９となっている。折曲部５９が導電性ペースト材５７により実装基板３に半田付けされている。したがって、ヒートシンク５３，５５は、実装基板３の端子２７と電気的に接続されている。
パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９を一つのパッケージとして封止する樹脂部材６１が実装基板３の上に固定されている。ヒートシンク５３，５５は、それぞれ、対応するパワーＭＯＳチップ５，７の裏面と面する一方の面６３及びこれの反対側にある他方の面６５を有している。他方の面６５が半導体モジュール１の外部に露出している。
次に、半導体モジュール１を含むＤＣ−ＤＣコンバータの回路構成及び動作について説明する。図５は、このＤＣ−ＤＣコンバータ６７の回路図である。ＤＣ−ＤＣコンバータ６７は、同期整流方式の非絶縁型降圧式である。この回路が最も電力損失を低減し変換効率を高めることができる。
パワーＭＯＳチップ（制御側素子）５及びパワーＭＯＳチップ（同期整流側素子）７は、ともにオン抵抗が低く、かつ低ゲート容量のＮチャネル型ＭＯＳＦＥＴが使用されている。パワーＭＯＳチップ（同期整流側素子）７は、ＶＦの低いＳＢＤ（ショットキーバリアダイオード）６９が並列に接続されている。パワーＭＯＳチップ５，７のゲート端子には、ゲートを駆動するための駆動用ＩＣチップ９が接続されている。
チップ５，７のゲートは通常時、ＰＷＭ制御によって駆動されている。ＰＷＭ制御とは、スイッチング式電源の直流出力電圧を安定化させるための制御方式である。つまり、スイッチング・トランジスタ（パワーＭＯＳチップ５）のＯＮ時間とＯＦＦ時間の割合を変えて，出力電圧を制御する。出力電圧が低下するとＯＮ時間を長くし，上昇すると短くすることによって，常に一定の電圧を保つことができる。
ＤＣ−ＤＣコンバータ６７の出力側には、インダクタ７１およびコンデンサ７３が接続されている。ＤＣ−ＤＣコンバータ６７の出力には、例えばＣＰＵ７５のような負荷が接続される。
次に、ＤＣ−ＤＣコンバータ６７の基本的な動作について、図５及び図６を用いて説明する。図６は、パワーＭＯＳチップ５，７に入力される信号のタイミングチャートである。入力電圧Ｖｉｎが例えば２４Ｖの場合、このコンバータ６７により、例えば１．５Ｖに変換されてＣＰＵ７５に供給される。
まず、時刻ｔ１において、パワーＭＯＳチップ７のＭＯＳＦＥＴ（Ｍ２）がオフの状態でパワーＭＯＳチップ５のＭＯＳＦＥＴ（Ｍ１）をオンさせる。これにより、入力電圧Ｖｉｎによって矢印（１）に示す電流が流れ、インダクタ７１を介してＣＰＵ７５に電力が供給される。つぎに、時刻ｔ２でＭＯＳＦＥＴ（Ｍ１）をオフさせる。これにより、入力電圧ＶｉｎによるＣＰＵ７５への電力の供給は停止される。その替わり、インダクタ７１に蓄えられた電力によって、矢印（２）に示す電流がＳＢＤ６９を介して転流することにより、ＣＰＵ７５に電力が供給される。
ＭＯＳＦＥＴ（Ｍ１）とＭＯＳＦＥＴ（Ｍ２）の貫通防止のために設定された所定のデッドタイムＤＴが経過したのち、時刻ｔ３において、ＭＯＳＦＥＴ（Ｍ２）をオンさせる。ＭＯＳＦＥＴ（Ｍ２）はＳＢＤ６９よりも抵抗が小さいため、インダクタ７１に蓄えられた電力により生じる電流は、ＳＢＤ６９でなく、矢印（３）に示すようにＭＯＳＦＥＴ（Ｍ２）を介して転流する。これにより、ＣＰＵ７５に電力が供給される。コンデンサ７３は出力電圧波形を平滑化するため使用される。パワーＭＯＳチップ７、つまりＭＯＳＦＥＴ（Ｍ２）がなくても、ＤＣ−ＤＣコンバータとして機能する。したがって、パワーＭＯＳチップが複数でなく一つの場合も本発明に含まれる。
ここで、ＭＯＳＦＥＴ（Ｍ２）を設けた理由を説明する。時刻ｔ２により、ＳＢＤ６９を介して矢印（２）の電流が流れる。ＳＢＤ６９に電流が流れると、それにより電圧降下が生じ、その分だけＣＰＵ７５に供給される電力にロスが生じる。ＭＯＳＦＥＴはＳＢＤよりも電圧降下を小さくできる。そこで、デッドタイムＤＴ中は、ＳＢＤ６９を経由させて電流を流し、デッドタイムＤＴ経過後は、ＭＯＳＦＥＴ（Ｍ２）を経由させて電流を流すことにより、ＣＰＵ７５に効率良く電力を供給している。
次に、第１実施形態の主な効果を説明する。第１実施形態によれば、半導体モジュール１を含む半導体装置（例えばＤＣ−ＤＣコンバータ６７）の実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることができる。以下、詳細に説明する。
従来のＤＣ−ＤＣコンバータは、パワーＭＯＳチップ、駆動用ＩＣチップ、ＳＢＤ（ショットキーバリアダイオード）等の部品が個別にパッケージされており、パッケージされたこれらの部品がプリント基板に取り付けられている。近年、パソコン等の低電圧化及び大電流化が急激に進んでおり、このような構造のＤＣ−ＤＣコンバータでは、実装スペースの増大、配線インピーダンスの増加、熱の放散が難しくなるといった問題が生じる。
まず、実装スペースの増大について説明する。現在のＤＣ−ＤＣコンバータで必要な電流容量は、ＭＯＳＦＥＴ単体（一個のパワーＭＯＳチップ）の定格電流を超えることがある。このような場合、複数個のパワーＭＯＳチップを並列接続することにより、上記必要な電流容量を賄っている。したがって、大電流化に対応するためにはパワーＭＯＳチップの数を増やさなければならない。この結果、実装スペースが増えるので、ＤＣ−ＤＣコンバータを小型化できない問題が生じる。
つぎに、配線インピーダンスの増加について説明する。実装スペースが増えることにより実装基板が大面積化すると、必然的に配線長が増えるため抵抗やインダクタンスの増加につながる。抵抗の増加は電圧降下の原因となり、負荷に供給する電圧が不足し誤動作を起こす原因となる。また、インダクタンスの増加は高速化や高周波化を妨げ、さらにリンギングも増加するためこれも誤動作の原因となる。
最後に熱の放散が難しくなる問題について説明する。ＣＰＵのような負荷は、発熱量が多いため負荷自身に大きなヒートシンクを取り付ける必要がある。したがって、上記負荷の近くでは、パワーＭＯＳチップのヒートシンクの取り付けスペースを確保することが難しい。パワーＭＯＳチップにヒートシンクを取り付けない場合、パワーＭＯＳチップの過大な電力損失を避けるためには、パワーＭＯＳチップの個数を増やしてＭＯＳＦＥＴの抵抗を下げなければならない。しかし、パワーＭＯＳチップの個数が増えるため、実装スペースの増大や配線インピーダンスの増加という問題が生じる。
第１実施形態に係る半導体モジュール１によれば、パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９が一つのパッケージに収容されている、つまり、これらのチップが同一外囲器に搭載されている。このため、ＤＣ−ＤＣコンバータ６７の実装スペースの小面積化（小型化）を図ることができる。
また、小型化により実装密度が向上するため、素子間の配線を短くできる。これにより、ＤＣ−ＤＣコンバータ６７の配線インピーダンスを低減できる。よって、ＤＣ−ＤＣコンバータ６７の高速化および高周波化が可能となる。
さらに、ヒートシンク５３，５５により、パワーＭＯＳチップ５，７から発生した熱を効率的に放散できる。特に、ヒートシンク５３，５５の他方の面６５が半導体モジュール１の外部に露出しているため、放熱性をさらに向上させることができる。また、第１実施形態によれば、パワーＭＯＳチップ５，７をフリップチップボンディングにより実装し、パワーＭＯＳチップ５，７の裏面の上にそれぞれヒートシンク５３，５５が配置されている。これにより、実装面積を増やすことなくヒートシンク５３，５５を配置できると共にパワーＭＯＳチップ５，７がＣＰＵの近くに配置されていても、ＣＰＵにヒートシンクを取り付ける際の障害とならない。さらに、ヒートシンク５３，５５が導電性ペースト材５７によりパワーＭＯＳチップ５，７に取り付けられている。導電性ペースト材５７は熱伝導性が優れているので、チップ５，７で発生した熱は速やかに導電性ペースト材５７を介してヒートシンク５３，５５に伝わる。この点からも熱を効率的に放散することができる。
なお、駆動用ＩＣチップ９にはヒートシンクが取り付けられていない。つまり、駆動用ＩＣチップ９は、パワーＭＯＳチップ５，７のようにヒートシンクで覆われていない。しかしながら、駆動用ＩＣチップ９から発生する熱を効率的に放散するために、駆動用ＩＣチップ９の裏面上にヒートシンクを配置してもよい。
また、第１実施形態によれば、次の効果も生じる。ヒートシンク５３，５５はパワーＭＯＳチップ５，７のドレイン電極４３と実装基板３の端子２７とを接続する配線としての機能も有する。ヒートシンク５３，５５は面積が大ききため、寄生抵抗や寄生インダクタが小さい配線となる。
次に、半導体モジュール１の組み立て方法について、図７を用いて説明する。図７は、図３に示す構造を分解した図である。導電性ペースト材３３がスクリーン印刷された実装基板３を用意する。パワーＭＯＳチップ５，７を、それぞれ、表面４５（図４）が実装基板３と面するようにマウントし、ゲート電極３９及びソース電極４１を導電性ペースト材３３と接触させる。図示しないが、駆動用ＩＣチップ９も実装基板３と面するようにマウントし、チップ９の電極４９（図２）を導電性ペースト材３３と接触させる。そして、導電性ペースト材３３をリフローすることで、パワーＭＯＳチップ５，７のゲート電極３９及びソース電極４１や駆動用ＩＣチップ９の電極４９を実装基板３の配線２９に半田付けする。
次に、チップ５，７，９と実装基板３との隙間に、アンダーフィル材５１をディスペンサーによって供給する。その後、熱処理によりアンダーフィル材５１を硬化させる。なお、上記隙間をこの後の樹脂封止にて使用する樹脂で充填でき、この方法でも特性上および信頼性上問題なければ、アンダーフィル材を使用しなくとも良い。
次に、パワーＭＯＳチップ５，７のドレイン電極４３上及びドレイン電極４３と接続される実装基板３の所定の位置に、導電性ペースト材５７をディスペンサーによって供給する。そして、チップ５，７，９を覆うように、予め作製しておいたキャップ７７を実装基板３上にマウントする。キャップ７７は、ヒートシンク５３，５５と樹脂部材６１で構成されている。
その後、リフローして樹脂部材６１によりチップ５，７，９を封止する。また、このリフローにより、ヒートシンク５３，５５がそれぞれパワーＭＯＳチップ５，７の裏面に固定かつ電気的に接続されると共にヒートシンク５３，５５の折曲部５９が実装基板３の配線２９に固定かつ電気的に接続される。
なお、導電性ペースト材５７をディスペンサーにより供給した後の工程は、以下のような工程でもよい。導電性ペースト材５７上にヒートシンク５３，５５をマウントする。その後、リフローすることで、ヒートシンク５３，５５をそれぞれパワーＭＯＳチップ５，７の裏面に固定かつ電気的に接続すると共にヒートシンク５３，５５の折曲部５９を実装基板３の配線２９に固定かつ電気的に接続する。最後に、ヒートシンク５３，５５の最表面が外部に露出するよう樹脂部材６１にて封止する。なお、半導体モジュール１の取り出し端子がＢＧＡ(Ball Grid Array)のように、実装基板３の裏面から取り出すようにする場合は、実装基板３の表面を全面樹脂封止しても良い。
［第２実施形態］
図８は、第２実施形態に係る半導体モジュール８１の平面図である。図９は、図８のIX（ａ）−IX（ｂ）線に沿った断面図である。図８及び図９を用いて、第２実施形態を第１実施形態と相違する点を中心に説明する。
第２実施形態では、パワーＭＯＳチップ５を覆うヒートシンク５３が、駆動用ＩＣチップ９を覆うように駆動用ＩＣチップ９の上まで延びている。パワーＭＯＳチップ５と駆動用ＩＣチップ９とでヒートシンク５３を共用している。したがって、ヒートシンク５３とは別に駆動用ＩＣチップ９を覆うヒートシンクを配置した場合に比べて、ヒートシンクを大面積にでき、その分だけ放熱性を向上させることができる。
但し、駆動用ＩＣチップ９の裏面８３はグランド電位であり、パワーＭＯＳチップ５のドレイン領域の電位と異なる。したがって、ヒートシンク５３と駆動用ＩＣチップ９との間は樹脂部材６１で絶縁されている。つまり、ヒートシンク５３は、駆動用ＩＣチップ９と絶縁されて駆動用ＩＣチップ９の上まで延びている。
逆の構造、つまり、ヒートシンク５３が駆動用ＩＣチップ９の裏面８３と導電性ペースト材により接続され、ヒートシンク５３とパワーＭＯＳチップ５との間が樹脂部材６１で絶縁された構造も可能である。熱は、樹脂よりも導電性ペースト材を介した方がヒートシンク５３に伝導しやすい。パワーＭＯＳチップ５は駆動用ＩＣチップ９よりも発熱量が多い。このため、第２実施形態では、パワーＭＯＳチップ５がヒートシンク５３と導電性ペースト材５７より接続されている。
上記接続により、ヒートシンク５３の電位がパワーＭＯＳチップ５のドレイン電位と同じになる。よって、駆動用ＩＣチップ９は、電位が固定されたヒートシンク５３によりシールドされることになる。駆動用ＩＣチップ９の裏面８３はグランド電位である。ＤＣ−ＤＣコンバータが高周波化すると、高周波によりグランド電位が変動し、駆動用ＩＣチップ９が誤動作する可能性がある。第２実施形態では、駆動用ＩＣチップ９が電位の固定されたヒートシンク５３でシールドされるので、高周波によるグランド電位の変動を防止することが可能となる。
ヒートシンク５３と駆動用ＩＣチップ９との間の絶縁を確保するために、この間の樹脂部材６１の厚みを所定値（例えば１０μｍ）以上にしなければならない（なお、パワーＭＯＳチップ５の上の導電性ペースト材５７の厚みは、上記所定値よりかなり小さい。）。よって、駆動用ＩＣチップ９の厚みがパワーＭＯＳチップ５の厚みと同じであると、ヒートシンク５３が駆動用ＩＣチップ９上で盛り上がった構造となる。そこで、第２実施形態では、駆動用ＩＣチップ９を薄く研磨することにより、駆動用ＩＣチップ９の厚み（例えば１４０μｍ）をパワーＭＯＳチップ５の厚み（例えば１５０μｍ）より小さくしている。これにより、ヒートシンク５３を平坦（略平坦）にし、平坦な半導体モジュール８１を実現している。
［第３実施形態］
第３実施形態では、ＳＢＤ６９が内蔵されたパワーＭＯＳチップ（同期整流側素子）７を備えたことがこれまでの実施形態と異なる。図１０は、第３実施形態に備えられるパワーＭＯＳチップ（同期整流側素子）７の一部の断面図であり、図４と対応する。ＭＯＳＦＥＴの形成領域の終端８５から所定の距離を離して、ＳＢＤ６９が形成されている。この所定の距離とは、ＭＯＳＦＥＴとＳＢＤとが互いに干渉しない距離である。
ＳＢＤ６９は、エピタキシャル層１１と、この上に形成されたアルミニウム等からなる金属膜８７と、で構成される。エピタキシャル層１１と金属膜８７とが接触することにより、この接触部分にショットキーバリアが形成される。ＳＢＤ６９は、パワーＭＯＳチップ７のＭＯＳＦＥＴと並列接続されている。なお、ＳＢＤ６９の替りにｐｎ接合を有するダイオードを用いることも可能である。
第３実施形態のように、ＳＢＤ６９を内蔵したパワーＭＯＳチップ７を半導体モジュールに使用すれば、ＳＢＤ６９のチップを使用した場合に比べて部品点数を削減出来る。このため、半導体モジュールの組立時間を短縮できると共に半導体モジュールの小型化も可能となる。また、パワーＭＯＳチップ７とＳＢＤ６９のチップとを接続する配線が不要となる。よって、この配線のインピーダンスを無くすことができるため、高速性能の良い半導体モジュールが得られる。
［第４実施形態］
図１１は、第４実施形態に係る半導体装置９１の平面図である。半導体装置９１は、プリント基板９３と、この上に実装された半導体モジュール９５及びＰＷＭ制御用ＩＣチップ９７と、を備える。半導体モジュール９５が図１に示す半導体モジュール１と異なる点は、次ぎの通りである。半導体モジュール１の駆動用ＩＣチップ９にはＰＷＭ制御回路が内蔵されているが、半導体モジュール９５の駆動用ＩＣチップ９にはＰＷＭ制御回路が内蔵されていない。このため、第４実施形態では、ＰＷＭ制御用ＩＣチップ９７を駆動用ＩＣチップ９と別個に設けている。
駆動用ＩＣチップ９によるパワーＭＯＳチップ５，７のＭＯＳＦＥＴのゲートの駆動は、ＰＷＭ制御される。高速化を図る上で重要となるのは、パワーＭＯＳチップ５，７のＭＯＳＦＥＴのゲート端子と直結しゲートの電荷の充放電を制御する駆動回路である。そのため、パワーＭＯＳチップ５，７のＭＯＳＦＥＴのゲート端子と駆動用ＩＣチップ９の駆動回路とは可能な限り低インピーダンスで接続する必要がある。よって、パワーＭＯＳチップ５，７と駆動用ＩＣチップ９を半導体モジュール９５に組み入れている。一方、ＰＷＭ制御回路自体は、配線インピーダンスの影響はあまり受けない。また、ＰＷＭ制御回路は駆動回路に比べて面積が大きい。第４実施形態では、ＰＷＭ制御用ＩＣチップ９７を別個設けているため、駆動用ＩＣチップ９を小型化でき、したがって、駆動用ＩＣチップ９の配置の自由度を向上させることができる。
［第５実施形態］
図１２は、第５実施形態に係る半導体装置１０１の一部の断面図である。半導体装置１０１は、プリント基板１０３に半導体モジュール１０５及びＣＰＵ１０７が実装された構造を有する。ＣＰＵ１０７には、半導体モジュール１０１を含むＤＣ−ＤＣコンバータにより電力が供給される。
半導体モジュール１０５が図２の半導体モジュール１と相違する点は、半導体モジュール１のヒートシンク５３，５５（ヒートシンク５５は図１２に表れていない。）の全体が樹脂部材６１で覆われていることである。つまり、ヒートシンクは外部に露出している部分を有さない。
ＣＰＵ１０７の上にはヒートシンク１０９が配置されており、ヒートシンク１０９は半導体モジュール１０５を覆う位置まで延びている。これによりヒートシンク１０９の大面積化を図っている。半導体モジュール１０５のヒートシンクの全体が樹脂部材６１で覆われている。よって、半導体モジュール１０５がヒートシンク１０９を介して外部とショートするのを防止することができる。
以上説明した発明を実施するための最良の形態の構成について要約すると、次のようになる。
（１）実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワーＭＩＳチップと、
前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
前記複数のパワーＭＩＳチップの前記裏面上に配置された複数のヒートシンクと、
前記複数のパワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
ことを特徴とする半導体モジュール。
（２）前記複数のヒートシンクのうち少なくとも一つが、前記駆動用ＩＣチップと絶縁されて前記駆動用ＩＣチップの上まで延びている、
ことを特徴とする（１）に記載の半導体モジュール。
（３）前記駆動用ＩＣチップは、前記駆動用ＩＣチップの上まで延びている前記ヒートシンクが前記裏面上に配置されている前記パワーＭＩＳチップよりも厚みが薄い、
ことを特徴とする（２）に記載の半導体モジュール。
（４）前記駆動用ＩＣチップの上まで延びている前記ヒートシンクは平坦である、
ことを特徴とする（３）に記載の半導体モジュール。
（５）前記複数のヒートシンクは、それぞれ、前記複数のパワーＭＩＳチップのうち対応するパワーＭＩＳチップの前記裏面のソース電極又はドレイン電極と電気的に接続されていると共に前記実装基板の端子と電気的に接続されている、
ことを特徴とする（１）に記載の半導体モジュール。
（６）前記複数のヒートシンクは、それぞれ、前記複数のパワーＭＩＳチップのうち対応するパワーＭＩＳチップの前記裏面と面する一方の面及びこれの反対側にある他方の面を有しており、
前記他方の面が前記半導体モジュールの外部に露出している、
ことを特徴とする（１）に記載の半導体モジュール。
（７）前記複数のパワーＭＩＳチップの前記表面にはゲート電極及びソース電極が形成されており、前記裏面にはドレイン電極が形成されている、
ことを特徴とする（１）に記載の半導体モジュール。
（８）前記駆動用ＩＣチップはヒートシンクで覆われていない、
ことを特徴とする（１）に記載の半導体モジュール。
（９）前記複数のパワーＭＩＳチップのうち少なく一つのチップに前記ＭＩＳＦＥＴと並列接続されたダイオードが内蔵されている、
ことを特徴とする（１）に記載の半導体モジュール。
（１０）前記複数のヒートシンクの全体が前記樹脂部材で覆われている、
ことを特徴とする（１）に記載の半導体モジュール。
（１１）実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、
前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
前記パワーＭＩＳチップの前記裏面上に配置されると共に前記駆動用ＩＣチップの上まで延びているヒートシンクと、
前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
ことを特徴とする半導体モジュール。
（１２）実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、
前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
前記パワーＭＩＳチップの前記裏面上に配置されると共に前記裏面及び前記実装基板の端子に電気的に接続されたヒートシンクと、
前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
ことを特徴とする半導体モジュール。
（１３） （１）に記載の前記半導体モジュールを含む、
ことを特徴とするＤＣ−ＤＣコンバータ。
（１４） （１）に記載の前記半導体モジュールと、
前記駆動用ＩＣチップによる前記ゲートの駆動を、ＰＷＭ(Pulse Width Modulation) 制御するＰＷＭ制御用ＩＣチップと、を備える
ことを特徴とする半導体装置。
（１５） （１）に記載の前記半導体モジュールを含むＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータにより電力が供給されるＣＰＵと、
前記ＣＰＵの上に配置されると共に前記半導体モジュールを覆う位置まで延びる他のヒートシンクと、を備える
ことを特徴とする半導体装置。
第１実施形態に係る半導体モジュールの平面図である。 図１のII（ａ）−II（ｂ）線に沿った断面図である。 図１のIII（ａ）−III（ｂ）線に沿った断面図である。 第１実施形態に備えられるパワーＭＯＳチップの一部の断面図である。 第１実施形態に係るＤＣ−ＤＣコンバータの回路図である。 図５のパワーＭＯＳチップ５，７に入力される信号のタイミングチャートである。 図３に示す構造を分解した図である。 第２実施形態に係る半導体モジュールの平面図である。 図８のIX（ａ）−IX（ｂ）線に沿った断面図である。 第３実施形態に備えられるパワーＭＯＳチップ（同期整流側素子）の一部の断面図である。 第４実施形態に係る半導体装置の平面図である。 第５実施形態に係る半導体装置の一部の断面図である。
符号の説明
１・・・半導体モジュール、３・・・実装基板、５，７・・・パワーＭＯＳチップ、９・・・駆動用ＩＣチップ、１１・・・エピタキシャル層、１３・・・シリコン基板、１５・・・ボディ領域、１７・・・トレンチゲート、１９・・・ゲート酸化膜、２１・・・ソース領域、２３・・・パッシベーション膜、２５・・・樹脂板、２７・・・端子、２９・・・配線、３１・・・絶縁膜、３３・・・導電性ペースト材、３５・・・絶縁膜、３７・・・埋込導電膜、３９・・・ゲート電極、４１・・・ソース電極、４３・・・ドレイン電極、４５・・・パワーＭＯＳチップの表面、４７・・・パワーＭＯＳチップの裏面、４９・・・電極、５１・・・アンダーフィル材、５３，５５・・・ヒートシンク、５７・・・導電性ペースト材、５９・・・折曲部、６１・・・樹脂部材、６３・・・ヒートシンクの一方の面、６５・・・ヒートシンクの他方の面、６７・・・ＤＣ−ＤＣコンバータ、６９・・・ＳＢＤ（ショットキーバリアダイオード）、７１・・・インダクタ、７３・・・コンデンサ、７５・・・ＣＰＵ、７７・・・キャップ、８１・・・半導体モジュール、８３・・・駆動用ＩＣチップの裏面、８５・・・ＭＯＳＦＥＴの形成領域の終端、８７・・・金属膜、９１・・・半導体装置、９３・・・プリント基板、９５・・・半導体モジュール、９７・・・ＰＷＭ制御用ＩＣチップ、１０１・・・半導体装置、１０３・・・プリント基板、１０５・・・半導体モジュール、１０７・・・ＣＰＵ、１０９・・・ヒートシンク

Claims (5)

  1. 実装基板と、
    表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワーＭＩＳチップと、
    前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
    前記複数のパワーＭＩＳチップの前記裏面上に配置された複数のヒートシンクと、
    前記複数のパワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
    ことを特徴とする半導体モジュール。
  2. 前記複数のヒートシンクのうち少なくとも一つが、前記駆動用ＩＣチップと絶縁されて前記駆動用ＩＣチップの上まで延びている、
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記複数のヒートシンクは、それぞれ、前記複数のパワーＭＩＳチップのうち対応するパワーＭＩＳチップの前記裏面のソース電極又はドレイン電極と電気的に接続されていると共に前記実装基板の端子と電気的に接続されている、
    ことを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 実装基板と、
    表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、
    前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
    前記パワーＭＩＳチップの前記裏面上に配置されると共に前記駆動用ＩＣチップの上まで延びているヒートシンクと、
    前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
    ことを特徴とする半導体モジュール。
  5. 実装基板と、
    表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装されたパワーＭＩＳチップと、
    前記実装基板にフリップチップボンディングで実装されると共に前記パワーＭＩＳチップに形成されたＭＩＳＦＥＴのゲートを駆動するための駆動用ＩＣチップと、
    前記パワーＭＩＳチップの前記裏面上に配置されると共に前記裏面及び前記実装基板の端子に電気的に接続されたヒートシンクと、
    前記パワーＭＩＳチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
    ことを特徴とする半導体モジュール。
JP2004027066A 2004-02-03 2004-02-03 半導体モジュール Expired - Fee Related JP3809168B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004027066A JP3809168B2 (ja) 2004-02-03 2004-02-03 半導体モジュール
US10/814,290 US7071550B2 (en) 2004-02-03 2004-04-01 Semiconductor module having heat sink serving as wiring line
US11/299,812 US7372146B2 (en) 2004-02-03 2005-12-13 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004027066A JP3809168B2 (ja) 2004-02-03 2004-02-03 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2005223008A true JP2005223008A (ja) 2005-08-18
JP3809168B2 JP3809168B2 (ja) 2006-08-16

Family

ID=34805860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027066A Expired - Fee Related JP3809168B2 (ja) 2004-02-03 2004-02-03 半導体モジュール

Country Status (2)

Country Link
US (2) US7071550B2 (ja)
JP (1) JP3809168B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
JP2007227416A (ja) * 2006-02-21 2007-09-06 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009176877A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd マイクロ電源モジュール
US7633153B2 (en) 2004-08-31 2009-12-15 Kabushiki Kaisha Toshiba Semiconductor module
JP2010154687A (ja) * 2008-12-25 2010-07-08 Canon Inc モータ駆動装置
JP2010205814A (ja) * 2009-03-02 2010-09-16 Panasonic Corp 半導体装置及びその製造方法
JP4843605B2 (ja) * 2004-06-03 2011-12-21 インターナショナル レクティフィアー コーポレイション 共通リードフレーム上にフリップチップデバイスを備えた半導体デバイスモジュール
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
JP2016063127A (ja) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 半導体装置
JP7416638B2 (ja) 2020-02-05 2024-01-17 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JPWO2004112450A1 (ja) * 2003-06-12 2006-07-20 富士通株式会社 基板実装方法及び実装構造
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US7397133B2 (en) * 2004-05-18 2008-07-08 Jiahn-Chang Wu Submount for diode with single bottom electrode
TWI324328B (en) * 2004-06-08 2010-05-01 Hannstar Display Corp Liquid crystal display module
JP4687066B2 (ja) * 2004-10-25 2011-05-25 株式会社デンソー パワーｉｃ
US7521789B1 (en) * 2004-12-18 2009-04-21 Rinehart Motion Systems, Llc Electrical assembly having heat sink protrusions
JP2006237564A (ja) * 2005-01-31 2006-09-07 Renesas Technology Corp 半導体装置及びその製造方法並びに半導体集積回路
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7636242B2 (en) * 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
TWI329911B (en) * 2006-08-03 2010-09-01 Mstar Semiconductor Inc Integrated circuit utilizing down bond to define the function of the die
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
US7678632B2 (en) * 2006-11-17 2010-03-16 Infineon Technologies Ag MuGFET with increased thermal mass
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7602060B2 (en) * 2007-06-25 2009-10-13 Intel Corporation Heat spreader in a flip chip package
TWI355057B (en) * 2007-07-10 2011-12-21 Unimicron Technology Corp Wire bonding type package substrate having heat-co
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US20090035454A1 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of Encapsulated Electronic Components to a Printed Circuit Board
DE102007041921A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
JP5153316B2 (ja) * 2007-12-21 2013-02-27 新光電気工業株式会社 半導体パッケージ用放熱板およびそのめっき方法
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8319114B2 (en) * 2008-04-02 2012-11-27 Densel Lambda K.K. Surface mount power module dual footprint
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
US8946886B1 (en) * 2010-05-13 2015-02-03 Amkor Technology, Inc. Shielded electronic component package and method
US8497574B2 (en) * 2011-01-03 2013-07-30 International Rectifier Corporation High power semiconductor package with conductive clips and flip chip driver IC
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8736046B2 (en) * 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
US9006889B2 (en) * 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
US9198328B1 (en) * 2012-04-26 2015-11-24 Hamilton Sundstrand Corporation Thermal separation of electronic control chassis heatsink fins
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US9159703B2 (en) 2012-10-18 2015-10-13 International Rectifier Corporation Power converter package including vertically stacked driver IC
US9111776B2 (en) 2012-10-18 2015-08-18 International Rectifier Corporation Power semiconductor package with non-contiguous, multi-section conductive carrier
KR101366889B1 (ko) * 2012-10-18 2014-02-24 삼성전기주식회사 반도체 패키지
US9111921B2 (en) 2012-10-18 2015-08-18 International Rectifier Corporation Semiconductor package with conductive carrier integrated heat spreader
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9564389B2 (en) * 2014-03-18 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated die paddles for power stage
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
JP2016092300A (ja) * 2014-11-07 2016-05-23 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
DE102016100504B4 (de) * 2016-01-13 2021-11-18 Infineon Technologies Ag Transistorbauelement mit segmentierter Kontaktschicht
CN105720477B (zh) * 2016-02-29 2018-08-10 中国科学院半导体研究所 应用于异面电极激光器芯片的封装结构
US9953913B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
CN110073726B (zh) * 2016-12-16 2022-03-01 三菱电机株式会社 印刷布线基板、空调机以及印刷布线基板的制造方法
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
EP4203010A4 (en) * 2020-09-15 2024-01-10 Huawei Tech Co Ltd POWER MODULE AND MANUFACTURING METHOD THEREFOR, CONVERTER AND ELECTRONIC DEVICE
CN112736043B (zh) * 2020-12-30 2022-09-06 成都芯源系统有限公司 多裸片封装模块及方法
US11601065B1 (en) * 2021-08-30 2023-03-07 Texas Instruments Incorporated Power converter module

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057909A (en) * 1990-01-29 1991-10-15 International Business Machines Corporation Electronic device and heat sink assembly
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US6069793A (en) * 1997-01-24 2000-05-30 Hitachi, Ltd. Circuit module and information processing apparatus
JPH1145976A (ja) 1997-07-28 1999-02-16 Hitachi Ltd 高周波マルチチップモジュール及びその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3144377B2 (ja) * 1998-03-13 2001-03-12 日本電気株式会社 半導体装置の製造方法
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2001291823A (ja) 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2001358259A (ja) 2000-06-15 2001-12-26 Seiko Epson Corp 半導体パッケージ
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
EP1315212A4 (en) * 2000-11-21 2008-09-03 Matsushita Electric Ind Co Ltd SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP3611548B2 (ja) * 2002-02-20 2005-01-19 Ｔｄｋ株式会社 スイッチング電源とその製造方法
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
JP3993461B2 (ja) * 2002-05-15 2007-10-17 株式会社東芝 半導体モジュール
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843605B2 (ja) * 2004-06-03 2011-12-21 インターナショナル レクティフィアー コーポレイション 共通リードフレーム上にフリップチップデバイスを備えた半導体デバイスモジュール
US7633153B2 (en) 2004-08-31 2009-12-15 Kabushiki Kaisha Toshiba Semiconductor module
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
JP2007227416A (ja) * 2006-02-21 2007-09-06 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009176877A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd マイクロ電源モジュール
JP2010154687A (ja) * 2008-12-25 2010-07-08 Canon Inc モータ駆動装置
JP2010205814A (ja) * 2009-03-02 2010-09-16 Panasonic Corp 半導体装置及びその製造方法
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
JP2016063127A (ja) * 2014-09-19 2016-04-25 ルネサスエレクトロニクス株式会社 半導体装置
US9659906B2 (en) 2014-09-19 2017-05-23 Renesas Electronics Corporation Semiconductor device
JP7416638B2 (ja) 2020-02-05 2024-01-17 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20060097380A1 (en) 2006-05-11
US20050167849A1 (en) 2005-08-04
US7071550B2 (en) 2006-07-04
US7372146B2 (en) 2008-05-13
JP3809168B2 (ja) 2006-08-16

Similar Documents

Publication Publication Date Title
JP3809168B2 (ja) 半導体モジュール
JP4445351B2 (ja) 半導体モジュール
JP4426955B2 (ja) 半導体装置
JP2006073655A (ja) 半導体モジュール
US6842346B2 (en) Semiconductor device
US8044468B2 (en) Semiconductor device
JP4999684B2 (ja) 集積トランジスタモジュール及びその製造方法
US20060169976A1 (en) Semiconductor device
JP4010792B2 (ja) 半導体装置
US7659144B2 (en) Semiconductor device and manufacturing the same
KR101204139B1 (ko) Ｄｃ／ｄｃ 컨버터용 반도체장치
CN101378053A (zh) 高、低压侧n沟道金属氧化物半导体场效应晶体管组合封装
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP4344776B2 (ja) 半導体装置
JP2006253734A (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees